CN1078068A

CN1078068A - 形成半导体器件的方法

Info

Publication number: CN1078068A
Application number: CN93105438A
Authority: CN
Inventors: 山崎舜平; 张宏勇; 鱼地秀贵; 安达广树; 竹村保彦
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1992-04-07
Filing date: 1993-04-07
Publication date: 1993-11-03
Anticipated expiration: 2013-04-07
Also published as: CN1054469C; KR930022600A; TW223703B; KR970003917B1

Abstract

本发明公开了一种改进了的制造绝缘栅场效应晶体管的方法。该方法包括下列步骤：在绝缘衬底上形成半导体薄膜，在所说半导体薄膜上形成栅绝缘薄膜，在所说的栅绝缘薄膜上形成栅电极，阳极氧化所说栅电极，以形成覆盖栅电极的外表面的氧化物薄膜，按相应的半导体薄膜给栅电极加负电压或正电压。加负电压能有效地消除在正电压进行阳极氧化过程中产生的晶格缺陷和界面态。

Description

本发明涉及形成半导体器件的一种方法，特别涉及制造薄膜绝缘栅场效应晶体管的一种方法。可以在象玻璃的绝缘衬底上，单晶硅半导体衬底上以及类似的衬底上形成薄膜晶体管。

最近，在研究具有薄膜有源层（有源区）的绝缘栅型半导体器件中。特别热心于研究一种称为薄膜晶体管的薄膜绝缘栅晶体管。根据所用半导体的材料结晶条件将其定义为非晶硅TFT，晶体硅TFT。

晶体半导体与非晶体半导体相比，具有较大的场迁移率并高速工作。由晶体硅不仅能制得NMOS TFT，也能制成PMOS TFT。由于能形成CMOS电路，所以现在热心于研究利用晶体硅制造TFT。

按目前取得的成果看，在形成这种绝缘栅器件中，用硅热氧化薄膜作栅绝缘薄膜能获得最合适的特性。然而，要获得热氧化薄膜需在约1000℃下对薄膜加热。在类似这样的温度下所用的衬底材料受到限制。在类似这种TFT的形成中采用溅射法和各种化学汽相淀积法（CVD）形成绝缘薄膜。

由于形成这种绝缘薄膜不需要这样的高温，因此对衬底材料无限制。另一方面，存在的问题是，用汽相淀积法制成的这种绝缘薄膜具有高的界面态密度和许多象针孔这类的缺陷。对这类缺陷的补救和对性能的改进，不是采取在薄膜淀积后处理，而是主要采用最合适的淀积条件来解决。

近来，研究者的兴趣在于改进薄膜绝栅场效应晶体管（TFT）。例如，在日本专利申请NO.Hei4-30220或同一申请人的另一日本专利申请NO.Hei4-38637中所推荐的，用Al，Ti，Cr，Ta，或硅制成栅电极，并用它们的氧化物薄膜复盖栅电极的外表面。以阳极氧化的栅电极作掩模，用离子注入法形成器件的源区和漏区，这样，源区和漏区位于从栅电极边缘向后铺设处，使在它们之间形成所谓的偏移结构。然后对器件的源区和漏区进行激光退火处理使其重结晶。

具有这种偏移结构的晶体管与具有用硅、钽或铬制成栅电极而无偏移结构的那些晶体管相比，具有很好的特性。然而，使用偏移结构的这种情况下重复性不是那么高。低重复性的原因是，将高电压加到栅电极上使之阳极氧化的过程中，半导体区也处于高电场下，因而在半导体中产生了许多俘获能级态，侭管没将电场实际中加到半导体区上，然而由于在加栅电极上的高电压的影响，在半导体上也产生了一个20至150V的薄膜电压。

现在参考显示现有晶体管剖视图的图1（A）说明存在的问题。晶体管包括玻璃衬底101，在玻璃衬底101上形成的半导体薄膜102，形成在半导体薄膜102上的栅电极104，栅电极104上复盖栅绝缘薄膜103和用铝制成的栅电极104阳极氧化形成的氧化铝薄膜105。阳极氧化是这样实现的，对处于电解液中的栅电极104加一高的正电压，电解液通过一适当电极接地。首先，在阳极氧化刚开始将所产生的电场在电解液中主要环绕栅电极。在这个阶段，并联在半导体薄膜102上的电压不是那么高，当氧化膜厚度变厚时，电场集中在氧化薄膜上，因而并联在栅绝缘薄膜上的电压增大，并使电子注入恰好在栅电极104下面的栅绝缘薄膜106中。

按日本专利申请NO.Hei4-30220或NO.Hei4-38637所述的方法形成氧化膜时，氧化膜105的厚度例如为300至400nm。栅绝缘膜103的厚度例如为100nm。在这种情况下，假定氧化硅的电阻率与氧化铝的电阻率彼此相等，甚至假定在栅绝缘薄膜103下面半导体区102是本征的，并具有一定的电阻率，从而在其上产生了电压降，使栅绝缘薄膜103中的电场超过并联在氧化铝薄膜105上的电压降。由于这种高电场，使阳极化不可能在不损坏栅绝缘薄膜103的情况下继续下去。

此外，为防止对半导体薄膜102下的玻璃衬底的不希望有的影响，在玻璃衬底101和半导体薄膜102之间形一层像氧化硅薄膜这样的打底绝缘薄膜，对打底的氧化硅薄膜和半导体薄膜的结构必须特别注意，例如，为了不含可移动离子必须形成氧化硅薄膜。较大的危害是俘获态的存在。用清洁处理使可移动离子限定到一定程度。但是，不可能根本解决与俘获态相关的问题。因为，这种问题是对工艺的总的限制引起的。氧化硅薄膜103与位于下面的半导体层102之间的界面态密度是决定晶体管特性的重要因素。在单晶半导体衬底上进行MOS工艺的情况下，单晶半导体与在半导体上热氧化法形成的栅氧化薄膜之间的界面态密度为10¹⁰cm^-2数量级。另一方面，在薄膜晶体管的情况下，由于相应的半导体是以多晶硅的形式淀积在用等离子CVD、大气压CVD、或低压CVD法形成的氧化薄膜上，所以界面态密度高达10¹²cm^-2或更高。该界面态密度太高致使晶体管不能实用。也就是说，假若界面密度是如此之高，使在界面俘获一些载流子，并使半导体区的导电类型与栅电压无关，因此使漏导电流增大。因此，对栅绝缘薄膜而言，必须构成具有所要求的高质量的打底用氧化硅薄膜，在用溅射法，或ECR等离子体CVD法形成氧化硅薄膜的情况下，不能用中温或低温进行热氧化处理，界面态密度比用热氧化情况的界面态密度高一个数量级，因而类似的问题是不可避免的。

本发明的目的是提供一种制造改良的薄膜绝缘栅场效应晶体管的方法。

本发明的另一个目的是提供一种具有高合格率的制造改良的薄膜绝缘栅场效应晶体管的方法。

本发明的进一步的目的是提供一种制造具有高可靠的栅绝缘薄膜的改良的薄膜绝缘栅场效应晶体管的方法。

本发明的再进一步的目的是提供一种制造俘获电子和晶格缺陷被从栅绝缘薄膜中排除的改良的薄膜绝缘场效应晶体管的方法。

本发明的其他目的，发明的优点及新特征将在下文说明，本行业的普通技术人员在经过验证之后，有的部分会变得显而易见或通过对本发明的实践而理解发明的目的和优点。本发明的目的可以借助于并结合所附的权利要求书中特别指出的内容实现。

为实现本发明的上述目的和其他目的，这里对其作具体而广泛地描述，一种制造绝缘栅场效应晶体管的方法包括工序：在一绝缘衬底上形成半导体薄膜，在所说半导体上形成栅绝缘薄膜，在所说栅绝缘膜上形成栅电极，所说的栅绝缘薄膜在半导体膜与栅电极之间，为用栅电极的氧化薄膜复盖栅电极的外表面，对栅电极进行阳极氧化，并给所说的栅电极加一个相对于半导体薄膜的负电压。正如下文详细叙述的那样，加负电压能有效地消除在阳极氧化中加正电压引起的晶格缺陷和界面态。

现在参考显示能带结构与栅电极上所加电压关系的图1（B）至1（E）说明本发明的基本机理。阳极氧化过程中栅电极的电压电平很高，所以能级很低，使其产生一个并联在栅绝缘薄膜上的高电场，如图1（B）所示。由于高电场使电子与栅绝缘薄膜碰撞，产生晶格缺陷，并在栅绝缘薄膜中，特别在半导体区与栅绝缘膜之间的界面处被俘获。当栅绝缘膜用氧化硅制成时，电子的俘获和晶格缺陷的产生是明显的。

即使将高电压从栅电极上除去后电子俘获和晶格缺陷仍然保留，如图1（C）所示。晶体管的沟道特性主要受俘获电子影响。例如，假若器件是P-沟道晶体管，半导体区刚好在栅绝缘薄膜的下面，也就是说，沟道区转变成P-型区允许漏电路由此通过。假若器件是N-沟道晶体管，阈电压向正向漂移。

根据本发明，为产生一个反向电场并联于栅绝缘薄膜上，在阳极化后给栅电极加一负电压。由于负电压的作用使栅绝缘薄膜中所俘获的电子被释出，如图1（D）所示。与此同时，由负电压引入的空穴使晶格缺陷被抵消。按此方法，在除去负电压之后能带结构恢复正常状态，如图1（E）所示。如果需要可以将阳极氧化后加负电压的工作重复几次。在加正电压给半导体区和栅绝缘薄膜造成的损伤变得严重之前还基本上能补救的情况下，加负电压可以消除这种损伤。

加负电压可以在栅电极阳极氧化用的电解液中进行。在该情况下，半导体区通过电解液与阴极完全电连接，因不在需要形成为完成与半导体区的连接所需的专门的布线。此外，加负电压可以在衬底从电解液中除去之后进行。然而，在衬底上形成多个分开的半导体区的情况下，在加负电压的过程中，必须用专门的连接装置即一个三维的布线将半导体区整体地连接到相对于栅电极的一个正电平上。此外，从生产成本和合格率观点看，在电解液中加负电压是可取的。而且，假若在电解液中给栅电极加负电压，则氢离子会进入半导体区和栅绝缘薄膜中。例如，用氢离子连接悬空健以减少晶格缺陷。

按本发明的优选实施例，由于栅电极保持在电解液中在负电压下，电解液有助于还原阳极化生成的氧化薄膜并溶解栅电极，因此，栅电极最好用铝、钛、钽形成，使其不具有足够的抗还原作用能力，但不能用那些不易还原的金属如铜、锌和银形成栅电极。当用后面所说的金属形成栅电极时，应在电解液外加负电压。

在本发明的另一种方法中，是将加到栅电极氧化薄膜下面的栅电极上的电压V_CG保持到一个适当的值，以实现电流处理，例如电压V_CG为30至80V。

本发明人研究中发现，当在栅电极和半导体管之间加正电压或负电压时，TFT的特性有极大改进。这种作用在下文中称之为电流处理或电流退火。就所加电压而言，不是正负两种类型的电压都能起到电流处理的作用。例如，在N沟道TFT的情况下（源、漏是N型），就必须给栅电极加正电压。在P-沟道TFT（源、漏是P型的情况下，对栅电极最好加负电压）。

有两个因素起到该电流处理作用。一个因素是电化学作用而掩埋了氧化膜的针孔。这是在栅绝缘薄膜中的离子迁移现象（主要是氧离子）。假若栅绝缘薄膜不均匀，用加电压的方法使离子迁移，使不均匀部分光滑。其结果是TFT中栅绝缘薄膜的均匀性得到改善。

另一因素是用电流加热，实际上与高温下退火有同样的作用。在这种状态中，固定电荷被除去，离子的悬空健与硅的悬空键彼此相连，界面态密度被减小。这种高温退火作用需使整个衬底上的温度在大约1000℃的高温，但要实现电流处理只需使整个衬底在室温或在冷的液体中。然而，对绝缘薄膜在小范围内小规模地进行相应于1000℃的能级（约0.1ev）处理。

图10是一个TFT的源、漏处于相同电压下并且在源、漏和栅电极之间加电压的状态图。[图10（A）-（D）]。图10（A）和（C）是图5（A）中沿A-A′处的能带图。图10（B）和（D）是图5（A）中沿B-B′处的能带图。源和漏没被掺杂，与栅电极下面的有源区一样是本征型。图10（A）和（B）表示加了正电压的栅电极。图10（C）和（D）表示加了负电压的栅电极。在这两种情况下，由于所加电压的作用使能带在靠近栅电极和栅绝缘薄膜处陡峭地弯曲。在靠近氧化硅与硅的界面处硅的一侧能带形成一深度反转。如图10（A）和（C）所示，在能带陡峭部分电子和空穴被加速，并通过复合中心相互复合。然后它们通过该复合失去功能和局部发光。然后悬空健相互复合或抵消。如图10（B）和（D）所示，高能电子和空穴从半导体内部穿过界面猛撞进栅绝缘薄膜。这些电子和空穴与晶格相撞并产生大量局部热量。

该作用已由实验清楚地证实，但以此作为基础实现大量生产是困难的。问题是如何将电压加到半导体区和栅电极上。

实验中是将栅电极和半导体区用电线分别连接的。而在大量生产中这种方法就不能用。关于这个问题，本发明想出了一个用室温电解液或冷电解液的主意。该电解液也有冷穴功能（冷介质），以防止局部过热和永久击穿。该操作简要说明如下。图5（A）示出一个TFT元件。该TFT形成在衬底1和打底的绝缘薄膜2上，包括一小岛状半导体区3，一层栅绝缘薄膜4，和一个栅电极5。栅电极5上有一层绝缘薄膜6。该绝缘薄膜6在用的电解液中非常重要。该绝缘骨膜6通常最好是对栅电极进行阳极氧化而形成的氧化膜。

侭管图中只画出一个TFT，但在同一衬底上可以有许多彼此独立的TFT。栅电极上加电压令栅绝缘薄膜的上部与下部之间产生电位差。用该方法实现电流处理。

图5（B）给出了该TFT的等效电路。栅电极电位为VG。从栅电极看有两个回路：一个回路是穿过绝缘薄膜6（电阻R₁）到达电解液;另一个回路是通过栅绝缘薄膜4（电阻R₂）下面的栅电极，半导体区3（电阻R₄），栅绝缘薄膜4（电阻R₃）再达到电解液。显然，控制电阻R₁、R₂、R₃和R₄的电阻值可以选择加到栅绝缘薄膜下面的栅电极上的电压V_CG的最佳值。

假若不存在绝缘薄膜6，则R₁＝0，因为R₁＝0，V_CG＝0，也就是说栅绝缘薄膜上没加电压。因而必须要有绝缘薄膜6。如电路中所示，假若R₁＜R₂+R₃+R₄，V_CG就小于加到绝缘薄膜6上的电压。从实验得知，为获得这样大的电压，V_CG必须在30-80V，可按需要增大R₁和减小R₃。

更具体地说，半导体区3上的绝缘薄膜4应整体地做得薄，或能部分地或全部被除去，除了下面有栅电极的区域之外。例如，假若全部被除去，R₃＝0，V_CG大量增大。使绝缘薄膜6变厚也是有效的。其结果是加到栅电极上的电压V_G不要增大很多就能有效地进行电路处理。N沟道型TFT必须加正电压，P沟道型TFT必须加负电压。

假若用栅电极材料的阳极氧化膜作绝缘薄膜6，则应该用铝、钽、硅、钛、钨、铬及类似物作栅电极。要想均匀地电反应，应该将这种电解液保持在恒温下。由于电解液有热扩散能力（冷却），因而能防止因局部过热引起的击穿。

图11为本发明进行电流处理所使用的装置示意图。电解槽7中注满了电解液8。用抗氧化的铂、钯及其类似物制成的衬底9和电极10浸在电解液8中。衬底的浸入方法有两种。一种是直接浸入电解液中，如图11（A）所示;另一种方法是将衬底9固定在衬底支承板9A上浸入电解液中，如图11（B）所示。在由该电极和衬底伸出的引出端A、B上加正电压或负电压。

附图包含在本发明中并构成发明的一部分，附图与说明书一起用于说明发明的原理。

图1（A）是现有技术的薄膜绝缘栅场效应晶体管的剖面图。

图1（B）至1（E）是按本发明方法制成的薄膜绝缘栅场效应晶体管的能带结构示意图。

图2（A）至2（D）是按本发明的第一个实施例制成的薄膜绝缘栅场效应晶体管的剖面图。

图3（A）至3（D）是本发明的第二个实施例制成的薄膜绝缘栅场效应晶体管的剖面图。

图4（A）至4（E）是按本发明的第三个实施例制成的薄膜绝缘栅场效应晶体管的剖面图。

图5是本发明的示意图。

图6是表示第四个实施例的制造工艺的剖面图。

图7是表示第五个实施例的制造工艺的剖面图。

图8是表示第六个实施例的制造工艺的剖面图。

图9是表示第七个实施例的制造工艺的剖面图。

图10是表示电流处理的能带图。

图11是进行电流处理的装置图。

现在参考图2（A）至2（D）说明按本发明的第一个实施例的互补薄膜绝缘栅场效应晶体管的制造方法。

用一个不贵的玻璃板作衬底201，玻璃板是由Nippon电气玻璃有限公司制造的N-O玻璃板。玻璃板是具有高变形温度和富锂富钠的玻璃。为阻挡锂离子和钠离子，在衬底上形成一层氮化硅薄膜202。用等离子CVD法淀积的氮化硅薄膜202厚度为10至50nm。然后在氮化硅薄膜上用溅射法按同样的方式淀积厚度为100至800nm的一层氧化硅薄膜203。用等离子CVD法在氧化硅薄膜203上淀积厚度为20至100nm的一层非晶型半导体薄膜。然后将半导体薄膜在600℃下经12至72小时的热退火处理使其重结晶，并用光刻法及活性离子刻蚀（RIE）构成多个半导体小岛204和205图形。用氧化硅为靶在氧气氛中溅射淀积厚度为50至200nm的一层氧化硅薄膜206。用等离子CVD法或低压CVD法按同样的方式淀积厚度为2至20nm，最好厚度为8至11nm的一层氮化硅薄膜207，使其与氧化硅薄膜206一起构成一双栅绝缘薄膜。用溅射法或电子束蒸发法在氮化硅薄膜207上形成一层铝薄膜，并用磷酸中加5%的硝酸制成的混合酸为刻蚀剂制出栅电极209和210及必需的导线208和211的图形。用上述方法在衬底上制成晶体管的必需构件。

为了形成氧化铝薄膜212、213、214和215，对栅电极209、210和导线208、211的外表面阳极氧化。也就是说，将具有栅电极209、210和导线208、211的衬底作阳极，与作为阴极的适当电极一起浸在电解池中。日本专利申请NO，Hei4-30220对阳极氧化法作了详细描述。阳极化系统的实际结构和阳极化工艺由晶体管所需特性，工艺要求、投资规模等因素决定。用下述的本发明的该实施例说明如何将负电压加到栅电极209、210和导线208、211上。

首先，以每分钟10伏的速度使栅电极209、210和导线208、211上的电压从0升至300伏。当加到栅电极209、210和导线208、211上的电压达到300伏时保持1小时，使栅电极209、210和导线208，211阳极氧化，形成复盖其上的厚度为350nm的氧化铝薄膜212、213、214和215。接着将栅电极209、210和导线208、211上的电压从300伏降低负电压-30伏至-100伏。最好是-35伏至-50伏，降压速度为每分钟10伏。阳极氧化中引起的电子俘获和晶格缺陷在随后用加负电压的方法被消除。

其次，根据已知的CMOS制造技术用离子注入法在半导体岛区204和205内形成源区和漏区216和217。即，用110Kev（千电子伏特）的磷离子注入半导体小岛区204中。而栅电极209和氧化铝薄膜213复盖是沟道区的半导体小岛中间部分。用同样的方法将具有80Kev的氟化硼离子注入半导体小岛205。在氧化铝薄膜213和214未掩盖的，距离栅电极边缘有一定距离的所谓偏移结构中形成源区和漏区216和217，如图2（C）所示。

由于离子注入使源区和漏区216和217的结晶度基本上被破坏而成为非晶态或很接近非晶态的多晶态，因此对其进行激光退火使其在源区和漏区重结晶。日本专利申请NO.Hei4-30220对激光退火的条件作了说明。可以用在600℃至850℃下的加热退火代替激光退火。退火之后经过退火的衬底再放入氢气中（气压为1至700乇，最好是500至700乇）在250至450℃下经过30分钟至3小时再退火。用这种氢气中退火方法使氢原子进入半导体区，以减少晶格缺陷，如象是使悬空健终止。

然后用溅射淀积的氧化硅层间薄膜218复盖该结构。用光刻法开适当的接触孔，穿过氧化硅薄膜218，氮化硅薄膜207和氧化硅薄膜206，露出源区和漏区216和217。最后淀积铝或铬薄膜并刻图构成通过接触孔与源区和漏区连接的包括源电极和漏电极220的必需的导线。

现在参考图3（A）至3（D）说明按本发明的第二个实施例的互补薄膜绝缘栅场效应晶体管的制造方法。

用一种价兼的玻璃板作衬底301。玻璃板是由Corning有限公司制造的Corning7059玻璃。在衬底上形成一层氮化硅薄膜302以抑制可移动离子。所淀积的氮化硅薄膜302的厚度为5nm至200nm。例如用RF等离子CVD法淀积10nm厚的氮化硅薄膜。然后用相同的方法在氮化硅薄膜上淀积厚度为200nm至1000nm的氧化硅薄膜303，例如用RF等离子CVD法淀积厚度为50nm的氧化硅薄膜。对氮化硅薄膜302和氧化硅薄膜303的厚度应根据防止穿过它的可移动离子的倾向及对在下道工序形成在它上面的半导体薄膜的影响来确定。当然，这些薄膜302和303可以用其他技术淀积。例如低压CVD，溅射及类似的淀积技术，但应根据投资规模，大量生产的效率等因素来选择。这些薄膜可以在同一淀积室里连续地淀积。

首先，在氧化硅薄膜303上淀积一层厚度为20至200nm的非晶形半导体薄膜304，例如，在衬底温度为430至450℃，用带单硅烷组成的反应气体的低压CVD淀积厚度为100nm的非晶形半导体层。在第一层半导体薄膜304上，在衬底温度从520℃至560℃的不同温度下，例如在550℃下连续淀积，形成厚度为5至200nm，例如为10nm的第二层非晶态半导体薄膜305，如图3（A）所示。经本发明人研究证实，衬底温度主要影响随后的半导体薄膜的再结晶进程。例如，半导体薄膜在不高于480℃的衬底上淀积的，则半导体薄膜重结晶困难。相反，当半导体薄膜是在不低于520℃的衬底温度下淀积的，则容易实现重结晶。

然后将半导体薄膜305在600℃下经24小时热退火处理使其重结晶，使它转变成所谓的半-非晶态半导体薄膜。然而，埋在下面的半导体薄膜304仍然是非晶态。为了使半导体薄膜305有效地实现重结晶，半导体薄膜305中存在的碳原子，氮原子和氧原子的密度应分别不高于7×10¹⁹Cm^-3。试验中分别测得的密度不高于1×10¹⁷Cm^-3。这些半导体薄膜304和305用光刻和腐蚀技术构图，形成多个半导体岛306和307。然后用本征半导体主要构成每个半导体岛的顶层薄膜。淀积厚度为50-300nm的氧化硅薄膜310，例如，以氧化硅作靶在氧气氛中溅射150nm厚的氧化硅薄膜构成栅绝缘薄膜。用溅射法或电子束蒸发在氧化硅薄膜310上形成铝薄膜，并用磷酸中加5%的硝酸组成的混合酸腐蚀构图形成图中未画的栅电极311、312和必需的导线。在40℃下腐蚀速度为225毫米/分钟。然后形成的栅电极确定位于下面的半导体小岛306和307中的长8毫米的沟道长度和沟道宽度为20微米，如图3（B）所示。

为形成氧化铝薄膜313和314对栅电极311、312和导线的外表面阳极氧化。即将带有栅电极311、312和导线的衬底作阳极，与作为阴极的适当电极一起浸入电解液中。阳极氧化方法在日本专利申请NO Hei3-231188或NO.Hei3-238713中已详细说明。阳极氧化系统的实际结构和工艺过程取决于晶体管的所需特性，工艺要求及投资规模等等因素。随后按本发明的该实施例给栅电极311、312和导线加负电压。

首先，按每分钟加10伏的速度使栅电极311、312和导线上的电压从0增大至300伏。当栅电极311、312和导线上的电压达到300伏特，在此状态下保持1小时，使栅电极311、312和导线阳极氧化形成复盖其上的厚度为350nm的氧化铝薄膜313、和314。接着，以每分钟10伏的速度使栅电极311、312和导线上的电压从300伏降低至-30伏至-100伏的负电压，最好是-35伏至-50伏。阳极氧化中产生的电子俘获和晶格缺陷用所加的负电压消除了。

其次，按已知的CMOS制造技术用离子注入法在半导体小岛306和307中形成源区和漏区315和316，即，具有110Kev的磷离子注入半导体小岛306中，而栅电极311和氧化铝薄膜313复盖是沟道区的半导体小岛的中间部分。用同样的方式将具有80Kev的氟化硼离子注入半导体小岛307中。在氧化铝薄膜313和314未掩盖的，距离栅电极边缘有一定距离的所谓偏移结构中形成源区和漏区316和317，如图3（C）所示。

可以用离子掺杂技术代替离子注入形成源区和漏区315和316。而对大的衬底的情况通常不用离子注入法处理。对于对角线长30英寸或更大的衬底用离子掺杂设备来处理。在离子掺杂技术中不需要对氢离子加速并引进薄膜中，因而衬底的温度倾向于大大地升高，因而难以选择光致抗蚀剂掩模用作离子注入掩模。

由于离子注入使源区和漏区315和316的结晶度基本上被破坏，因此变成了非晶态或接近于非晶态的多晶态，因此需进行激光退火，使带有用氧化薄膜313、314复盖的栅电极311、312的源区和漏区重结晶。激光退火的条件已在日本专利申请NO.Hei3-231188和238713中公开。该结构用RF等离子CVD淀积的氧化硅层间薄膜319复盖。用光刻法开适当的连接孔，通过氧化硅薄膜319和氧化硅薄膜310露出源区和漏区315和316。最后淀积并构图铝薄膜形成穿过连接孔与源区和漏区315和316相连的包括源电极和漏电极320至322的必需的导线。

激光退火的能量应高到使第二层半导体膜304重结晶，像第一层半导体膜305一样构成全膜厚的均匀结晶的源和漏。然而，按本发明的第二个实施例，源区和漏区316和315的厚度约为100nm，由于存在栅电极与激光退火无关的第一层半导体薄膜304仍然为非晶态，因此恰好在栅电极312和311下面的沟道区的厚度为10nm这样小。其结果是，源区和漏区316和317的面电阻值减小，使穿过沟道区的截止电流基本上被限制。此外，在这种情况下可以避免半导体薄膜与下面的氧化硅薄膜之间的界面态和在下面的氧化硅薄膜中产生的俘获态的不希望的影响。即起沟道区作用的半导体薄膜305不要与氧化硅薄膜303直接接触，但不直接接触仅仅是与非晶态半导体薄膜304之间不起沟道作用的半导体膜与氧化硅膜之间的接触。本发明人的实验表明，除非氧化硅薄膜303和非晶态半导体薄膜304之间的界面态密度超过5×10¹²cm^-2，否则不会出现不希望有的影响。

现在参考图4（A）至4（E）说明按本发明的第三个实施例的互补薄膜绝缘栅场效应晶体管的制造方法。

用廉价玻璃板作衬底401，例如玻璃板是由Nippon电气玻璃有限公司制造的N-O玻璃板。在衬底上形成氧化硅薄膜402。用等离子CVD或低压CVD淀积厚度为100至800nm的氧化硅薄膜402。在氧化硅薄膜402上用等离子CVD淀积厚度为20至100nm非晶态半导体薄膜。然后将半导体薄膜在600℃下经12至72小时热退火使其重结晶，用光刻和活性离子腐蚀（RIE）形成N-沟道和P-沟道FET用的多个半导体小岛403和404的图形。为了形成栅绝缘薄膜，以氧化硅为靶在氧中溅射淀积厚度为50至200nm的氧化硅薄膜405。用溅射法或电子束蒸发在氧化硅薄膜405上形成铝薄膜，并用磷酸中加5%的硝酸制成的混合酸刻蚀成构图形栅电极406和407和必需的导线（图中未画出来）。用上述工艺在衬底上制成晶体管的必不可少的构成部分，如图4（A）所示。

为了形成氧化铝薄膜408和409对栅电极406和407和导线的外表面阳极氧化，如图4（B）所示。即，带有栅电极406，407和导线的衬底作阳极，与作阴极的适当电极一起浸入电解液中。日本专利申请NO.Hei4-30220中对阳极化方法作了详细说明。阳极化系统的实际结构和阳极化工艺取决于晶体管的所需特性，工艺要求，投资规模等等因素。

然后开通过氧化硅薄膜405的连接孔。在结构上淀积铬薄膜并构图，以提供与半导体小岛403，404电气连接的电极411和412，如图4（C）所示。分别给电极411和接地电极412加电压30伏至100伏，最好是35伏至50伏，使通过半导体小岛403的电流为1小时。电流引起的自热和电迁移使半导体小岛退火。在自热和电迁移退火的同时在栅电极406和407上加负电压-30至-100伏。最好是-35伏至-50伏一小时。加负电压的过程中用波长为300至350nm的紫外线通过衬底的下表面照射结构。紫外线的功率密度为100至300毫瓦/厘米²。阳极氧化中引起的电子俘获和晶格缺陷用与上述实施例相同的方法加负电压来消除。该情况下用紫外线照射使其更优良。

其次，按已知的CMOS制造技术在半导体小岛403和404中形成源区和漏区403和404。即，用具有110Kev的磷离子注入半导体小岛403中，而栅电极406和氧化铝薄膜408复盖是沟道区的半导体小岛的中间部分。用同样的方法将具有80Kev的氟化硼离子注入半导体小岛404中，在氧化铝薄膜408和409未掩蔽的，离栅电极边缘有一定距离的所谓偏移结构中形成源区和漏区413和414，如图4（D）所示。

由于离子注入使源区和漏区的结晶度基本破坏而成为非晶态或接近于非晶态的多晶态，用与第一个实施例相同的方式对源区和漏区进行激光退火使其重结晶。日本专利申请NO.Hei4-30220公开发激光退火的条件。退火之后，衬底再在氢气中（压力为1至700乇，最好为500至700乇），在250至450℃经30分钟至3小时退火处理。用这种在氢中的退火方法使氢原子进入半导体区并减少了晶格缺陷，正如象使悬空健终结。

然后溅射淀积一层氧化硅层间薄膜415复盖结构。用光刻法开通过氧化硅薄膜415和405的适当的连接孔，露出源区和漏区413和414和栅导线。最后淀积铝薄膜或铬薄膜并构图，形成通过连接孔与源区和漏区连接的包括源电极和漏电极417和416的必需的导线。

现在参考图6（A）至6（F）说明按本发明的第四个实施例的半导体器件的制造方法。该实施例是N沟道TFT的制造例。首先，用溅射法在衬底11（Coning7059玻璃）上淀积厚2000 的氧化硅底层薄膜12。此外，用等离子CVD法淀积厚度为500至1500 例如1500

的本征（I型）非晶态硅薄膜，并用溅射或类似方法在其上淀积厚200

的氧化硅薄膜。非晶态硅薄膜在600℃下在氮气中经48小时结晶处理。

结晶工序之后，对硅薄膜构图，形成小岛硅区13。然后溅射淀积厚度为1000

的氧化硅薄膜作为栅绝缘薄膜，溅射中以氧化硅为靶。溅射中的衬底温度是200至400℃，例如为250℃，溅射气氛为氧和氩，氩/氧＝0-0.5，例如为0.1或更小。

淀积厚度为1000至10000

，例如为5000

的含硅0.5至3%，例如2%的铝薄膜。希望连续地淀积氧化硅薄膜和铝薄膜。用主要是磷酸的混合酸腐蚀该铝薄膜，形成栅电极15（图6（A））。

衬底浸在含酒石酸（1-5%，用氨水中和）的乙二醇溶液中。给栅电极加正电压，通入电流，在栅电极表面上生长阳极氧化薄膜（氧化铝）16。栅电极上的电位以2-5伏/分钟的速度增大，例如按4伏/分钟的速度增大到200-300伏，例如250伏，并在该电位下保持两小时。优选的阳极氧化薄膜的厚度为1000至5000

，最好是2000至3000 。在该第四个实施例中做成2500

。

用干法刻蚀栅绝缘薄膜，只刻蚀500

。用四氟化碳（CF₄）作蚀刻气体。衬底浸在含洒石酸（1-5%，用氨水中和）的乙二醇溶液中。给栅电极加正电压进行电流处理。由于栅电极为正，电流按图6（C）中箭头所指方向流通，并进行图6（A），6（B）和6（C）所示的电流处理。栅电极的电位首先以2-5伏/分钟的速度增大。例如以4伏/分钟的速度增大到30-80伏，例如60伏，并在该电位保持1小时（图6（C））。

用等离子掺杂法，用栅电极及其包围它的阳极氧化膜作掩模将杂质（磷）注入硅区。用磷化氢作掺杂气体。加速电压为60-90KV，例如80KV，掺入量为1×10¹⁵至8×10¹⁵cm^-2，例如2×10¹⁵cm^-2。其结果是形成了N型杂质区17a和17b。如图所示杂质区17和栅电极处在偏移态中，几何位置彼此不重叠（如图6（D））。

之后用激光照射进行激光退火，用KrF激发物激光器（波长为248nm，脉冲宽度为20nsec），可以用的其他类型的激光器和XeF激发物激光器（波长353nm），XeCl激发物激光器（波长308nm），ArF激发物激光器（波长193nm）。激光器的能量密度为200-500mJ/cm²，例如250mJ/cm²，在一个地方照射2-10次，例如照射2次。在激光照射中衬底加热到100-450℃，例如250℃。用这种方法激活杂质（图6（E））。

用等离子CVD法形成厚度为6000

的氧化硅薄膜作层间绝缘体。在其中形成连接孔，用金属层形成TFT的源区和漏区的电极引线19a和19b。该金属层是用氮化钛和铝组成的多层结构。最后，在一个大气压的氢气中，在温度350℃下经30分钟退火处理。用此方法形成薄膜晶体管（图6（F））。

这里形成的薄膜晶体管当栅电压为10伏时的场效应迁移率为70-100cm²/vs，栅电压为-20伏时的阈值电压为2.5-4V，漏电流是10^-13A或更小。

由于关于N沟道TFT制造方法的该实施例中在电流处理工序中是加的正电压。因此，在制造P沟道的TFT中应该加同样大小的负电压，即应该加-30至-80伏。

现在参考图7（A）至7（F）说明按本发明的第五个实施例的半导体器件的制造方法。用溅射法在衬底（Coning 7059玻璃）21上形成厚度为2000

的氧化硅底膜22。而且，用等离子CVD法淀积一层厚度为200-1500

，例如为500

的本征（I型）非晶态硅薄膜，对该硅薄膜构图，形成岛状半导体膜23。用激光退火使硅区结晶。用KrF激发物激光器（波长为248nm）。使激光的能量密度为200至500mJ/cm²，例如为350mJ/cm²，在一个地方的照射次数为2-10次，例如为2次。激光照射中衬底的温度为100-450℃，例如为350℃。

用等离子CVD法以四乙氧基硅（Si（OC₂H₅）₄.TEOS）和氧为原料形成厚度为1000

的氧化硅薄膜24作晶体硅TFT的栅绝缘薄膜。除上述气体外还可用三氯乙烯。淀积之前给淀积室通入400SCCM的氧，在衬底温度为300℃时产生等离子，总气压为5Pa，射频功率为150瓦。将该状态保持10分钟，然后给淀积室内输入300SCCM的氧，15SCCM的TEOS，2SCCM的三氯乙烯，并淀积成氧化硅薄膜。衬底温度、射频功率，压力分别是300℃，75瓦和5Pa。淀积结束后，给淀积室通入100乇氢，在350℃下经35分钟氢气退火。

淀积厚度为1000-10000

，例如5000

的含0.5-3%的硅的铝薄膜。用主要为磷酸的混合酸刻蚀铝薄膜形成栅电极25。

将衬底浸入含酒石酸的乙二醇溶液（1-5%，用氨水中和）中，给栅电极通电流，在栅电极表面形成阳极氧化膜（氧化铝）层26。阳极氧化膜的厚度是1000-5000

，最好是2000-3000

。在该第五实施例中为2500

（图4（A））。

用光刻胶制成掩模27，露出TFT的部分半导体区。用该掩模刻蚀氧化硅薄膜24。腐蚀剂用10%的氢氟酸（图7（B））。

通常，在大面积的衬底的情况下，技术上不可能均匀地刻蚀如第四个实施例所示的氧化硅薄膜。氧化硅膜中会有厚的和薄的部分。这种氧化硅薄膜此起加到氧化硅薄膜（栅绝缘薄膜）下面的栅电极板上的电压是不均匀的，这是不可取的。由于该第五实施例中没有这个问题，因此是可取的。

衬底浸在含酒石酸的乙二醇溶液（1-5%，用氨水中和）中，给栅电极加正电压进行电流处理。电流通入硅薄膜，特别是通入沟道结构区（有源区进行电流处理，如图10（A）至10（B）所示。用这种方法使绝缘薄膜与硅薄膜的界面层中的沟道构成区，特别是复合中心被抵消和排除使其部分地夹断。首先以2-5伏/分钟的速度，例如4伏/分钟的速度增大到30伏至80伏，例如60伏，在此保持1小时。

用等离子掺杂法，用栅电极和它四周的阳极氧化膜作掩膜将杂质（磷）注入硅区。用磷化氢（PH₃）作掺杂气体，加速电压为60-90KV，例如为80KV，掺杂剂量为1×10¹⁵-8×10¹⁵cm^-2，例如为2×10¹⁵cm^-2。其结果是，形成N型杂质区25a和28b（图7（D））。

然后，用激光照射进行激光退火，所用激光器是KrF激励物激光器（波长为248nm，脉冲宽度为20nsec）。激光能量密度是200-500mJ/cm²，例如250mJ/cm²，一个地方照射2-10次，例如2次。激光照射中衬底加热到100-450℃，例如250℃用该方法活化杂质（图7（E））。

用等离子CVD法形成厚度为6000 的氧化硅薄膜作层间绝缘体。在其中形成连接孔，用金属层构成TFT的源区和漏区的电极布线30a和30b，金属层是由氮化钛薄膜和铝薄膜组成的多层结构。最后，在一个大气压的氢气中在350℃下经30分钟退火。用该工艺制成薄膜晶体管（图7（F））。

现在参考图8（A）至8（F）说明按本发明的第六个实施例的半导体器件的制造方法。该实施例在同一个衬底上形成的N-沟道TFT和P沟道TFT组成的一个互补TFT_S（CTFT）的实例。

首先，在衬底（Coning 7059玻璃）31上用溅射法形成厚度为2000 的氧化硅底层膜32。用等离子CVD法形成厚度为500-1500 ，例如1500

的本征（I型）非晶态硅薄膜，用溅射法形成厚度为200 的氧化硅薄膜，在氮气中，在600℃经48小时退火处理使该非晶硅薄膜晶化。

结晶化工序之后，对硅薄膜刻图，形成小岛状硅区33P（用于P沟道TFT）和33n（用于N-沟道TFT）。然后用溅射法淀积厚度为1000

的氧化硅薄膜34作栅绝缘薄膜。溅射中用氧化硅作靶，衬底温度为200-400℃，例如为250℃，溅射气氛为氧和氩，氩/氧＝0-0.5，例如0.1或更低。

淀积厚度为1000-10000

例如5000

的含0.5-3%例如为2%的硅的铝薄膜。希望氧化硅薄膜和铝薄膜的淀积连续进行。用主要含磷酸的混合酸刻蚀该铝薄膜，形成栅电极35P（用于P沟道TFT）和35n（用于N沟道TFT）。

衬底浸入含酒石酸的乙二醇溶液中（1-5%，用氨水中和）。给栅极加正电压使在每个栅电极上淀积阳极化层36P和36n（氧化铝层）。阳极化层的厚度为2500

（图8（F））。

用光刻胶做成掩模37n，露出N沟道TFT的半导体区。用该掩模刻蚀氧化硅34，用10%的氢氟酸为腐蚀剂。衬底再次浸入酒石酸的乙二醇溶液中（1-5%，用氨水中和），给栅电极加正电压后进行电流处理。栅电极上的电位以4伏/分钟的速度增大到30-80伏，例如60伏，并在此保持1小时。

在P-沟道型TFT的栅电极加电压的情况下，由于栅电极全部被绝缘材料复盖，有效电压加不到绝缘膜下面的电极上。在该工序中不能使P-沟道TFT进行电流处理。将这种电流处理用于P沟道TFT，由于正电压加到栅绝缘膜上时会使晶体管性能变坏。（图8（B））。

用掩模37n，用栅电极35n及包围栅电极的阳极氧化膜36作掩模将杂质（磷）注入N沟道TFT的硅区33n。用磷化氢（PH₃）作杂质气体，加速电压为60-90KV，例如80KV，剂量为1×10¹⁵cm^-2-8×10¹⁵cm^-2，例如2×10¹⁵cm^-2，其结果是形成了N型杂质区38n（图8（C））。

用光刻胶做成的掩模37P复盖N沟道TFT，露出P沟道TFT的半导体区33P，用该掩模刻蚀氧化硅薄膜34。用10%的氢氟酸作腐蚀剂。衬底再次浸入酒石酸的乙二醇溶液中（1-5%，用氨水中和）。给栅极上加负电压进行电流处理。栅电极电位以-4伏/分钟的速度首先增至-30至80伏，例如-60伏，并保持1小时。

在该情况下电压也是加到N沟道型TFT的栅电极上，由于栅电极全部被绝缘材料复盖，实际电压加不到绝缘薄膜下面的栅电极上（图8（D））。

用掩膜37P和栅电极35P，及包围栅电极的阳极氧化膜36P作掩模，用等离子掺杂法将杂质（氢）注入P-沟道TFT的硅区33P。用乙硼烷（B₂H₆）作杂质气体，加速电压为40-80KV，例如65KV，剂量为1×10¹⁵cm^-2-8×10¹⁵cm^-2，例如5×10¹⁵cm^-2。其结果是形成了杂质区38P（图8（E））。

然后，用激光照射进行激光退火。用KrF激励物激光器（波长248nm，脉冲宽度为20nsec）。激光的能量密度为200-500mJ/cm²，例如250mJ/cm²，每个地方照射2-10次，例如2次，衬底加热到100-450℃，例如250℃，用这种方法使杂质活化。

用等离子CVD法形成厚度为6000 的氧化硅薄膜39作层间绝缘体，在其中形成连接孔。用金属膜形成TFT的源区和漏区的电极布线40a，40b，40c，40d，金属膜是由氮化钛薄膜和铝薄膜构成的多层结构。最后，在一个大气压的氢气中，在350℃下经30分钟退火处理。用该方法形成薄膜晶体管（图8（F））。

用此处形成的薄膜晶体管构成移位电阻器，证明当漏电压为15伏时可在11MHz工作，当漏电压为18伏时可在20MHz下工作。

假若像本实施例这样对CTFT进行电流处理，由于分别形成P沟道TFT和N沟道TFT的栅电极，所以给每个栅电极上加的电压也应是分开的。然而，在CTFT电路中，很多时候是将P沟道TFT的栅极与N沟道TFT的栅极连接在一起的。假若像这里所说的用不同的系统来加电压，则需要再构成一个连接它们的图。

另一方面，本发明中是用掩膜37P和37n来解决这种问题的。这种掩膜也可以用作掺杂掩模，使制造工序不增加。

现在参考图9（A）到9（F）说明按本发明第七个实施例的半导体器件的制造方法。该实施例是制造CTFT的一个实例。用溅射法在衬底（Coning 7059玻璃）41上形成厚度为2000

的氧化硅底层薄膜42。用等离子CVD法形成厚度为500-1500

，例如1500

的本征（I型）非晶态硅薄膜，用溅射法在它上面淀积一层厚度为200 的氧化硅薄膜。在氮气气氛中在600℃经48小时对非晶态硅薄膜进行结晶处理。

结晶处理之后，对硅薄膜构图制成岛状半导体区43n（N沟道TFT用）和43P（P沟道TFT用），用溅射法形成厚度为1000

的氧化硅薄膜44。淀积厚度为1000-10000

，例如5000

的含硅0.5-3%，例如2%的铝薄膜。刻蚀铝薄膜形成栅电极45n（N沟道TFT用）和45P（P-沟道TFT用）。

衬底浸入含酒石酸的乙二醇溶液中（1-5%，氨水中和），通电流给栅电极加正电压，在栅电极表面生成阳极氧化薄膜（氧化铝）46n和46p。阳极氧化膜厚1000-5000

，较好的是2000-3000

，在第七实施例中是2500 。（图9（A））。

用干式刻蚀法刻蚀栅绝缘膜，只腐蚀500

。用四氟化碳（CF₄）作腐蚀体。将衬底浸入含酒石酸的乙二醇溶液中（1-5%，氨水中和），加正电压给栅电极45n进行电流处理。栅电极电位以2-5伏/分钟例如4伏/分钟的速度增大到30-80伏，例如到60伏，在该电位保持1小时。另一栅电极45p的电位为0，其结果是只对N沟道TFT进行了电流处理。（图9（B））。

对另一栅电极45P加负电压进行电流处理。栅电极的电位首先以-2至-5伏/分钟的速度，例如，-4伏/分钟的速度增大至-30至-80V。例如-60V，保持该电位1小时。此时栅电极45n的电位为0，其结果是两个TFT均完成了电流处理（图9（C））。

用通用的CMOS制造技术，用等离子掺杂法将杂质（磷和硼）注入硅区。剂量为2×10¹⁵cm^-2的磷，5×10¹⁵cm^-2的硼，构成了N型杂质区47n和P型杂质区47P。（图9（D））。

然后，用激光照射进行激光退火。激光器用KrF激励物激光器（波长为248nm，脉冲宽度为20nsec）。激光器的能量密度为200-500mJ/cm²，例如，250mJ/cm²，一个地方照射2-10次，例如2次。衬底加热100-450℃，例如250℃，用该方法活化杂质。（图9（E））。

用等离子CVD法淀积厚度为6000

的氧化硅薄膜48作层间绝缘体。在其中开连接孔，用金属层构成TFT的源区和漏区的电原布线49a，49b，49c和49d，金属层是由氮化钛和铝薄膜构成的多层结构。最后在一个大气压的氢气中，在350℃下经30分钟的退火处理，用该方法制成了CMOS（CTFT）的TFT电路（图9（F））。

前面已经用图和文字说明了最佳实施例。所述的精确构形不是本发明的全部，也不是对本发明的限制，显然按上述技术还会做出各种改进和变化。选择这些实施例只是为了很清楚地说明发明的实质，在实际应用中本领域的其他人员可以用各种实施例和各种改型来最有效的利用发明。

Claims

1、一种制造绝缘栅场效应晶体管的方法，包括下列步骤：

在绝缘衬底上形成半导体区；

在所说的半导体区上形成作为栅绝缘薄膜的绝缘薄膜；

在所说的绝缘薄膜上形成导电薄膜，该导电薄膜用铝、铬、钛、钽和硅中的一种制成，或由主要包含这些金属中的至少一种的合金制成，或是这些金属的多层金属薄膜；

形成复盖在所说导电薄膜表面上的氧化薄膜，该氧化薄膜是在电解液中给导电薄膜加正电压形成的；

给所说的导电薄膜加正电压之后，给所说导电薄膜加负电压或正电压，以改善所说的半导体区，或所说半导体区与所说绝缘薄膜之间的界面。

2、根据权利要求1的方法，其特征是，在加所说的负电压或正电压的同时使电流通过半导体区。

3、根据权利要求1的方法，其特征是，所说的加负电压或正电压是在电解液中加的。

4、根据权利要求1的方法，其特征是，在加负电压的过程中给所说衬底的背面用紫外线照射。

5、一种制造绝缘栅场效应晶体管的方法，包括下列步骤：

在一个绝缘衬底上形成半导体区;

在所说的半导体区上形成起栅绝缘薄膜作用的一层绝缘薄膜;

在所说的绝缘薄膜上形成导电薄膜，该导电薄膜用铝、铬、钛、钽和硅中的一种金属制成，或主要包含这些金属中的至少一种的合金制成，或这些金属的多层薄膜制成;

在电解液中对所说的导电薄膜交替加正电压和负电压，在导电薄膜表面形成氧化薄膜。

6、一种制造半导体器件的方法，包括下列步骤：

在衬底上形成半导体小岛;

形成绝缘薄膜复盖所说半导体小岛;

在所说绝缘薄膜上形成栅电极;

除去一层绝缘薄膜的上部而不除去所说绝缘薄膜下面的所说栅电极;

除去绝缘薄膜之后，在衬底浸入电解液中时，给栅电极加电压;和

在加压之后给所说半导体岛掺杂质。

7、根据权利要求6的方法，其特征是，所说电压是正的，用所说的掺杂工艺形成N沟道晶体管。

8、根据权利要求6的方法，其特征是，所说的电压是负的，用所说的掺杂工艺形成P沟道晶体管。

9、根据权利要求6的方法，其特征是，所说的复盖绝缘膜是由阳极氧化膜构成。

10、根据权利要求6的方法，其特征是，除去工序除去的绝缘膜的深度与该绝缘膜的厚度相等。

11、根据权利要求6的方法，其特征是，所说的电解液在加电压过程中保持在室温或冷却状态。

12、根据权利要求6的方法，其特征是，加电压工序中加到所说绝缘薄膜上的电压为30至80伏。

13、根据权利要求6的方法，其特征是，所说的栅电极构成材料是从铝、钽、硅、钛、钨和铬组成的金属组中选出的。

14、根据权利要求9的方法，其特征是，所说的阳极氧化膜的厚度为1000至5000

。

15、一种制造半导体器件的方法，包括步骤：

在一个衬底上形成至少两个半导体小岛;

形成一绝缘薄膜复盖所说半导体小岛;

在所说的绝缘薄膜上并分别在所说的各个半导体小岛上形成栅电极;

将所说衬底浸入电解液中，以所说的栅电极作阳极，给所说栅电极通电流，在所说栅电极表面形成阳极氧化膜;

用一层绝缘材料复盖至少一个所说半导体小岛的全部表面;

用所说的绝缘材料作掩模除去至少一部分绝缘薄膜;

除去绝缘薄膜的工序之后，将所说的衬底浸入电解液中，给所说栅电极加电压;

以绝缘材料为腌模给所说半导体小岛中的至少一个掺杂，和

除去所说绝缘材料。

16、根据权利要求15的方法，其特征是，用所说的掺杂工序形成的N-沟道晶体管所加电压为正。

17、根据权利要求15的方法，其特征是，用所说的掺杂工序形成的P-沟道晶体管所加电压为负。

18、根据权利要求15的方法，其特征是，在所说的加电压工序中，所说的电解液保持在室温或冷却状态。

19、根据权利要求15的方法，其特征是，由所说的加电压工序加的电压为30至80伏。

20、根据权利要求15的方法，其特征是，所说栅电极构成材料选自由铝、钽、硅、钛、钨和铬组成的金属组。

21、一种制造绝缘栅场效应晶体管的方法，包括下列步骤：

在一衬底上形成半导体小岛;

在所说半导体小岛上形成起栅绝缘薄膜作用的绝缘薄膜;

在所说绝缘薄膜上形成栅电极，该栅电极用铝、铬、钛、钽和硅中的一种制成，或主要包含这些金属中的一种金属的合金制成，或这些金属制成的多层结构;

在电解液中给所说的栅电极加正电压形成复盖所说栅电极的氧化物薄膜;

将所说的衬底浸入所说的电解液中形成所说的氧化物薄膜的同时或之后，通入电流，使电流从所说的栅电极穿过所说的栅绝缘薄膜到所说的电解液，改善所说的半导体小岛或所说半导体小岛与所说绝缘薄膜之间的界面;和

将杂质掺入所说的半导体小岛，在半导体小岛中形成源和漏。

22、一种制造绝缘栅场效应晶体管的方法，包括下列步骤：

在一个绝缘衬底上形成半导体小岛;

在所说的半导体小岛上形成起栅绝缘薄膜功能的绝缘薄膜;

在所说绝缘薄膜上形成栅电极，栅电极由铝、铬、钛、钽和硅中的一种金属制成，或由主要包括这些金属中的至少一种金属的金属合金制成，或由这些金属的多层金属构成;

在电解液中给所说栅电极加正电压形成复盖所说栅电极表面的氧化物薄膜;

在所说的将衬底浸入电解液中形成所说的氧化物薄膜的同时或之后，通入电流，使电流从电解液通过所说栅绝缘薄膜和所说的半导体小岛进入栅电极，以改善半导体小岛或所说半导体小岛与所说绝缘薄膜之间的界面;和

给所说的半导体小岛注入杂质，在半导体小岛中形成源或漏。