CN107785364A - 有界栅极的硅控整流器 - Google Patents

有界栅极的硅控整流器 Download PDF

Info

Publication number
CN107785364A
CN107785364A CN201610785746.7A CN201610785746A CN107785364A CN 107785364 A CN107785364 A CN 107785364A CN 201610785746 A CN201610785746 A CN 201610785746A CN 107785364 A CN107785364 A CN 107785364A
Authority
CN
China
Prior art keywords
type semiconductor
type
area
semiconductor area
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610785746.7A
Other languages
English (en)
Other versions
CN107785364B (zh
Inventor
林群祐
柯明道
王文泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610785746.7A priority Critical patent/CN107785364B/zh
Priority to US15/397,741 priority patent/US9748220B1/en
Publication of CN107785364A publication Critical patent/CN107785364A/zh
Application granted granted Critical
Publication of CN107785364B publication Critical patent/CN107785364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种有界栅极的硅控整流器，包含基板、N型井区、P型井区、第一和第二N型半导体区、第一和第二P型半导体区、以及第三半导体区。N型井区与P型井区配置于基板之中，第一N型半导体区与第二P型半导体区配置于N型井区之中，且连接至阳极端，第一P型半导体区与第二N型半导体区配置于P型井区之中，且连接至阴极端。第二N型半导体区与第二P型半导体区介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。本发明透过将硅控整流器结合栅极结构与深沟渠隔离槽，控制闩锁现象的产生，通过降低阳极端与阴极端之间的等效距离，兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。

Description

有界栅极的硅控整流器
技术领域
本发明是关于一种静电防护元件，特别是关于一种有界栅极的硅控整流器。
背景技术
随着集成电路(Integrated Circuit，IC)中的晶体管尺寸日渐缩小，静电放电(Electrostatic Discharge，ESD)所造成的元件损坏的问题逐渐被重视。寄生PNP与NPN双载子接面晶体管构成的硅控整流器(Silicon Controlled Rectifier，SCR)为目前常用的静电放电保护元件，相较于其他静电防护元件，硅控整流器具有较低的保持电压(holdingvoltage)，可以在较小的布局面积内，承受较大的静电放电能量，却也导致硅控整流器在正常电路运作下，容易无预警的产生闩锁(latch up)现象，此闩锁现象可能导致集成电路无法运作或损坏。
因此，如何在追求静电放电防护的同时，避免闩锁现象的产生，对于硅控整流器的设计是一大难题。
发明内容
本发明揭露的一方面是关于一种有界栅极的硅控整流器。有界栅极的硅控整流器包含基板、N型井区、P型井区、第一N型半导体区、第一P型半导体区、第二N型半导体区、第二P型半导体区以及第三半导体区。N型井区与P型井区皆配置于基板之中，且N型井区与P型井区之间存在一接面，第一N型半导体区连接至第一接脚，且第一N型半导体区配置于N型井区之中，第一P型半导体区连接至第二接脚，且第一P型半导体区配置于P型井区之中，第二N型半导体区连接至第二接脚，且第二N型半导体区配置于P型井区之中，介于第一N型半导体区与第一P型半导体区之间，第二P型半导体区连接至第一接脚，且第二P型半导体区配置于N型井区之中，介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。其中，第一接脚与第二接脚分别连接至阳极端与阴极端。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为P型半导体区，配置于N型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一N型半导体区之间，配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，配置于基板与该P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，配置于N型井区之中。第四深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为N型半导体区，配置于P型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一N型半导体区之间，配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，配置于N型井区之中。第四深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板，第三半导体区为P型半导体区，配置于N型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第二接脚，第三栅极结构配置于第二N型半导体区与第一P型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一N型半导体区之间，且配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，且配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，且配置于N型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为N型半导体区，配置于P型井区之中。
在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第一接脚，第三栅极结构配置于第一N型半导体区与第二P型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一N型半导体区之间，且配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，且配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。
综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本发明所揭示的有界栅极的硅控整流器透过将硅控整流器结合栅极结构与深沟渠隔离槽，从而控制闩锁现象的产生，并通过将N型井区中的第一N型半导区与第二P型半导区连接至阳极端，P型井区中的第一P型半导区与第二N型半导区连接至阴极端，进一步降低阳极端与阴极端之间的等效距离，因此得以兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。
附图说明
图1为依据本发明揭露的第一实施例所绘制的有界栅极的硅控整流器的示意图；
图2为依据本发明揭露的第二实施例所绘制的有界栅极的硅控整流器的示意图；
图3为依据本发明揭露的第三实施例所绘制的有界栅极的硅控整流器的示意图；
图4为依据本发明揭露的第四实施例所绘制的有界栅极的硅控整流器的示意图；
图5为依据本发明揭露的第五实施例所绘制的有界栅极的硅控整流器的示意图；
图6为依据本发明揭露的第六实施例所绘制的有界栅极的硅控整流器的示意图；
图7为依据本发明揭露的第七实施例所绘制的有界栅极的硅控整流器的示意图；以及
图8为依据本发明揭露的第八实施例所绘制的有界栅极的硅控整流器的示意图。
具体实施方式
下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明揭露的描述上额外的引导。
此外，在本发明中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本发明中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本发明中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本发明中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
图1为依据本发明揭露的第一实施例所绘制的有界栅极的硅控整流器的示意图。如图1所示，有界栅极的硅控整流器100包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区110、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132以及第二栅极结构134。
于本发明第一实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面190，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区110介于第二N型半导体区108与第二P型半导体区118之间，配置于N型井区104之中，且第三半导体区110为P型半导体区。
于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二P型半导体区118与第三半导体区110的区间之上。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二N型半导体区108与第三半导体区110的区间之上，其中N型井区104与P型井区114的接面190位于第二栅极结构134之下。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处。第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处。第三深沟渠隔离槽122介于第一N型半导体区106与第二P型半导体区118之间，且配置于N型井区104之中。第四深沟渠隔离槽124介于第二N型半导体区108与第一P型半导体区116之间，且配置于P型井区114之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
图2为依据本发明揭露的第二实施例所绘制的另一种型态之下有界栅极的硅控整流器的示意图。如图2所示，有界栅极的硅控整流器200包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区110、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第一触发器元件236以及第二触发器元件238。
于本发明第二实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面190，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区110介于第二N型半导体区108与第二P型半导体区118之间，配置于N型井区104之中，且第三半导体区110为P型半导体区。
于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二P型半导体区118与第三半导体区110的区间之上。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二N型半导体区108与第三半导体区110的区间之上，其中N型井区104与P型井区114的接面190位于第二栅极结构134之下。
关于本发明第二实施例中，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124的配置相同于本发明第一实施例中所示范的相对应构造的配置，故于此不详加叙述。
于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
图3为依据本发明揭露的第三实施例所绘制的有界栅极的硅控整流器的示意图。如图3所示，有界栅极的硅控整流器300包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区310、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132以及第二栅极结构134。
于本发明第三实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面390，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区310介于第二N型半导体区108与第二P型半导体区118之间，配置于P型井区114之中，且第三半导体区310为N型半导体区。
于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二P型半导体区118与第三半导体区310的区间之上，其中N型井区104与P型井区114的接面390位于第一栅极结构132之下。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二N型半导体区108与第三半导体区310的区间之上。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处。第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处。第三深沟渠隔离槽122介于第一N型半导体区106与第二P型半导体区118之间，且配置于N型井区104之中。第四深沟渠隔离槽124介于第二N型半导体区108与第一P型半导体区116之间，且配置于P型井区114之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
图4为依据本发明揭露的第四实施例所绘制的有界栅极的硅控整流器的示意图。如图4所示，有界栅极的硅控整流器400包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区310、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第一触发器元件236以及第二触发器元件238。
于本发明第四实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面390，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区310介于第二N型半导体区108与第二P型半导体区118之间，配置于N型井区104之中，且第三半导体区310为N型半导体区。
于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二P型半导体区118与第三半导体区310的区间之上，其中N型井区104与P型井区114的接面390位于第一栅极结构132之下。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二N型半导体区108与第三半导体区310的区间之上。
关于本发明第四实施例中，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124的配置相同于本发明第三实施例中所示范的相对应构造的配置，故于此不详加叙述。
于一实施例中，通过添加栅极结构(如，第一栅极结构132与第二栅极结构134)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
图5为依据本发明揭露的第五实施例所绘制的有界栅极的硅控整流器的示意图。如图5所示，有界栅极的硅控整流器500包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区510、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134以及第三栅极结构133。
于本发明第五实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面590，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区510介于第二N型半导体区108与第二P型半导体区118之间，配置于N型井区104之中，且第三半导体区510为P型半导体区。
于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二P型半导体区118与第三半导体区510的区间之上。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二N型半导体区108与第三半导体区510的区间之上，其中N型井区104与P型井区114的接面590位于第二栅极结构134之下。第三栅极结构133连接至阴极端130，且第三栅极结构133配置于第二N型半导体区108与第一P型半导体区116的区间之上。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处。第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处。第三深沟渠隔离槽122介于第一N型半导体区106与第二P型半导体区118之间，且配置于N型井区104之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第三深沟渠隔离槽122)于硅控整流器，控制触发闩锁现象所需的临界电压。
图6为依据本发明揭露的第六实施例所绘制的有界栅极的硅控整流器的示意图。如图6所示，有界栅极的硅控整流器600包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区510、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第三深沟渠隔离槽122、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第三栅极结构133、第一触发器元件236以及第二触发器元件238。
于本发明第六实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面590，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区510介于第二N型半导体区108与第二P型半导体区118之间，配置于N型井区104之中，且第三半导体区510为P型半导体区。
于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二P型半导体区118与第三半导体区510的区间之上。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二N型半导体区108与第三半导体区510的区间之上，其中N型井区104与P型井区114的接面590位于第二栅极结构134之下。第三栅极结构133连接至阴极端130，且第三栅极结构133配置于第二N型半导体区108与第一P型半导体区116的区间之上。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处。第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处。第三深沟渠隔离槽122介于第一N型半导体区106与第二P型半导体区118之间，且配置于N型井区104之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第三深沟渠隔离槽122)于硅控整流器，控制触发闩锁现象所需的临界电压。
图7为依据本发明揭露的第七实施例所绘制的有界栅极的硅控整流器的示意图。如图7所示，有界栅极的硅控整流器700包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区710、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134以及第三栅极结构133。
于本发明第七实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面790，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区710介于第二N型半导体区108与第二P型半导体区118之间，配置于P型井区114之中，且第三半导体区710为N型半导体区。
于此实施例中，第一栅极结构132连接至阳极端128，且第一栅极结构132配置于第二P型半导体区118与第三半导体区710的区间之上，其中N型井区104与P型井区114的接面790位于第一栅极结构132之下。第二栅极结构134连接至阴极端130，且第二栅极结构134配置于第二N型半导体区108与第三半导体区710的区间之上。第三栅极结构133连接至阳端128，且第三栅极结构133配置于第一N型半导体区106与第二P型半导体区1118的区间之上。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处，第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处，第四深沟渠隔离槽124介于第二N型半导体区108与第一P型半导体区116之间，且配置于P型井区114之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
图8为依据本发明揭露的第八实施例所绘制的有界栅极的硅控整流器的示意图。如图8所示，有界栅极的硅控整流器800包含P型基板102、N型井区104、P型井区114、第一N型半导体区106、第一P型半导体区116、第二N型半导体区108、第二P型半导体区118、第三半导体区710、第一深沟渠隔离槽120、第二深沟渠隔离槽126、第四深沟渠隔离槽124、阳极端128、阴极端130、第一栅极结构132、第二栅极结构134、第三栅极结构133、第一触发器元件236以及第二触发器元件238。
于本发明第八实施例中，N型井区104与P型井区114皆配置于P型基板102之中，且N型井区104与P型井区114之间存在接面790，第一N型半导体区106连接至阳极端128，且第一N型半导体区106配置于N型井区104之中，第一P型半导体区116连接至阴极端130，且第一P型半导体区116配置于P型井区114之中。第二N型半导体区108连接至阴极端130，且第二N型半导体区108配置于P型井区114之中，介于第一N型半导体区106与第一P型半导体区116之间，第二P型半导体区118连接至阳极端1128，且第二P型半导体区118配置于N型井区104之中，介于第一N型半导体区106与第一P型半导体区116之间。第三半导体区710介于第二N型半导体区108与第二P型半导体区118之间，配置于P型井区114之中，且第三半导体区710为N型半导体区。
于此实施例中，第一栅极结构132连接至第一触发器元件236，且第一栅极结构132配置于第二P型半导体区118与第三半导体区710的区间之上，其中N型井区104与P型井区114的接面790位于第一栅极结构132之下。第二栅极结构134连接至第二触发器元件238，且第二栅极结构134配置于第二N型半导体区108与第三半导体区710的区间之上。第三栅极结构133连接至阳极端128，且第三栅极结构133配置于第一N型半导体区106与第二P型半导体区118的区间之上。
第一深沟渠隔离槽120介于P型基板102与第一N型半导体区106之间，且配置于P型基板102与N型井区104的接面处。第二深沟渠隔离槽126介于P型基板102与第一P型半导体区116之间，且配置于P型基板102与P型井区114的接面处。第四深沟渠隔离槽124介于第二N型半导体区108与第一P型半导体区116之间，且配置于P型井区114之中。
于一实施例中，通过添加栅极结构(如，第一栅极结构132、第二栅极结构134以及第三栅极结构133)与深沟渠隔离槽(如，第一深沟渠隔离槽120、第二深沟渠隔离槽126以及第四深沟渠隔离槽124)于硅控整流器，控制触发闩锁现象所需的临界电压。
于上述实施例中，本发明所揭示的有界栅极的硅控整流器透过将硅控整流器结合栅极结构与深沟渠隔离槽，从而控制闩锁现象的产生，并通过将N型井区中的第一N型半导区与第二P型半导区连接至阳极端，P型井区中的第一P型半导区与第二N型半导区连接至阴极端，进一步降低阳极端与阴极端之间的等效距离。通过本发明技术，得以兼顾硅控整流器于闩锁现象的控制与静电防护功能的维持。
技术领域通常知识者可以容易理解到揭露的实施例实现一或多个前述举例的优点。阅读前述说明书之后，技术领域通常知识者将有能力对如同此处揭露内容作多种类的更动、置换、等效物以及多种其他实施例。因此本发明的保护范围当视权利要求书所界定的范围与其均等范围为主。

Claims (9)

1.一种有界栅极的硅控整流器，其特征在于，包含：
一基板；
一N型井区，配置于该基板之中；
一P型井区，配置于该基板之中，与该N型井区之间存在一接面；
一第一N型半导体区，连接至一第一接脚，该第一N型半导体区配置于该N型井区之中；
一第一P型半导体区，连接至一第二接脚，该第一P型半导体区配置于该P型井区之中；
一第二N型半导体区，连接至该第二接脚，该第二N型半导体区配置于该P型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；
一第二P型半导体区，连接至该第一接脚，该第二P型半导体区配置于该N型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；以及
一第三半导体区，介于该第二N型半导体区与该第二P型半导体区之间，
其中该第一接脚与该第二接脚分别连接至一阳极端与一阴极端。
2.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上；以及
一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第二栅极结构之下，
其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为P型半导体区，配置于该N型井区之中。
3.根据权利要求2所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一深沟渠隔离槽，介于该基板与该第一N型半导体区之间，配置于该基板与该N型井区的接面处；
一第二深沟渠隔离槽，介于该基板与该第一P型半导体区之间，配置于该基板与该P型井区的接面处；
一第三深沟渠隔离槽，介于该第一N型半导体区与该第二P型半导体区之间，配置于该N型井区之中；以及
一第四深沟渠隔离槽，介于该第二N型半导体区与该第一P型半导体区之间，配置于该P型井区之中。
4.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第一栅极结构之下；以及
一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，
其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为N型半导体区，配置于该P型井区之中。
5.根据权利要求4所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一深沟渠隔离槽，介于该基板与该第一N型半导体区之间，配置于该基板与该N型井区的接面处；
一第二深沟渠隔离槽，介于该基板与该第一P型半导体区之间，配置于该基板与该P型井区的接面处；
一第三深沟渠隔离槽，介于该第一N型半导体区与该第二P型半导体区之间，配置于该N型井区之中；以及
一第四深沟渠隔离槽，介于该第二N型半导体区与该第一P型半导体区之间，配置于该P型井区之中。
6.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上；以及
一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第二栅极结构之下，
其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为P型半导体区，配置于该N型井区之中。
7.根据权利要求6所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第三栅极结构，连接至该第二接脚，该第三栅极结构配置于该第二N型半导体区与该第一P型半导体区的区间之上；
一第一深沟渠隔离槽，介于该基板与该第一N型半导体区之间，且配置于该基板与该N型井区的接面处；
一第二深沟渠隔离槽，介于该基板与该第一P型半导体区之间，且配置于该基板与该P型井区的接面处；以及
一第三深沟渠隔离槽，介于该第一N型半导体区与该第二P型半导体区之间，且配置于该N型井区之中。
8.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第一栅极结构之下；以及
一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，
其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为N型半导体区，配置于该P型井区之中。
9.根据权利要求8所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：
一第三栅极结构，连接至该第一接脚，该第三栅极结构配置于该第一N型半导体区与该第二P型半导体区的区间之上；
一第一深沟渠隔离槽，介于该基板与该第一N型半导体区之间，且配置于该基板与该N型井区的接面处；
一第二深沟渠隔离槽，介于该基板与该第一P型半导体区之间，且配置于该基板与该P型井区的接面处；以及
一第三深沟渠隔离槽，介于该第二N型半导体区与该第一P型半导体区之间，配置于该P型井区之中。
CN201610785746.7A 2016-08-31 2016-08-31 有界栅极的硅控整流器 Active CN107785364B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610785746.7A CN107785364B (zh) 2016-08-31 2016-08-31 有界栅极的硅控整流器
US15/397,741 US9748220B1 (en) 2016-08-31 2017-01-04 Gate-bounded silicon controlled rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610785746.7A CN107785364B (zh) 2016-08-31 2016-08-31 有界栅极的硅控整流器

Publications (2)

Publication Number Publication Date
CN107785364A true CN107785364A (zh) 2018-03-09
CN107785364B CN107785364B (zh) 2020-04-21

Family

ID=59654123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610785746.7A Active CN107785364B (zh) 2016-08-31 2016-08-31 有界栅极的硅控整流器

Country Status (2)

Country Link
US (1) US9748220B1 (zh)
CN (1) CN107785364B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331616A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384046A (zh) * 2020-04-27 2020-07-07 上海华力微电子有限公司 一种硅控整流器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449788B (en) * 2000-08-07 2001-08-11 Macronix Int Co Ltd P-type modified lateral silicon controlled rectifier structure for electrostatic discharge protection
JP2010239046A (ja) * 2009-03-31 2010-10-21 Fujitsu Semiconductor Ltd 電源クランプ回路
CN102208455A (zh) * 2011-03-29 2011-10-05 上海宏力半导体制造有限公司 硅控整流器
CN102693980A (zh) * 2012-06-14 2012-09-26 上海贝岭股份有限公司 一种低触发电压的可控硅静电放电保护结构
CN104269396A (zh) * 2014-09-26 2015-01-07 武汉新芯集成电路制造有限公司 寄生晶闸管以及静电保护电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503567B (en) 2001-07-25 2002-09-21 United Microelectronics Corp Method of forming a substrate-triggered scr device in cmos technology
TWI349368B (en) * 2008-01-24 2011-09-21 Raydium Semiconductor Corp Dual triggered silicon controlled rectifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449788B (en) * 2000-08-07 2001-08-11 Macronix Int Co Ltd P-type modified lateral silicon controlled rectifier structure for electrostatic discharge protection
JP2010239046A (ja) * 2009-03-31 2010-10-21 Fujitsu Semiconductor Ltd 電源クランプ回路
CN102208455A (zh) * 2011-03-29 2011-10-05 上海宏力半导体制造有限公司 硅控整流器
CN102693980A (zh) * 2012-06-14 2012-09-26 上海贝岭股份有限公司 一种低触发电压的可控硅静电放电保护结构
CN104269396A (zh) * 2014-09-26 2015-01-07 武汉新芯集成电路制造有限公司 寄生晶闸管以及静电保护电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331616A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法
CN112331616B (zh) * 2021-01-06 2021-04-09 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法

Also Published As

Publication number Publication date
CN107785364B (zh) 2020-04-21
US9748220B1 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
US9318479B2 (en) Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
CN108183101B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN106298764B (zh) 一种半导体器件和电子装置
US9601480B2 (en) Single junction bi-directional electrostatic discharge (ESD) protection circuit
CN109599393B (zh) 侧向瞬时电压抑制器
CN105990331B (zh) 一种静电放电保护结构和电子装置
CN106328644B (zh) 一种半导体器件和电子装置
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
CN108091650B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US20150364463A1 (en) Semiconductor device and integrated circuit
CN103855156B (zh) 与finfet工艺相兼容的二极管结构
CN105957833B (zh) 低触发耐正负压的scr esd防护器件及其工艺方法
CN107731810A (zh) 一种用于esd防护的低触发电压mlscr器件
CN103715233B (zh) 一种具有高维持电压的ldmos结构的esd保护器件
Shrivastava et al. Part I: Mixed-signal performance of various high-voltage drain-extended MOS devices
CN109166850A (zh) 集成电路静电防护的二极管触发可控硅
CN104347621A (zh) 一种多电源系、多封装形式的芯片静电放电保护方法
CN107785364A (zh) 有界栅极的硅控整流器
US9633992B1 (en) Electrostatic discharge protection device
CN105977253B (zh) 多触发耐正负压的scr esd防护器件及其工艺方法
CN114497032A (zh) 适用于消费电子的紧凑型静电防护器件及静电防护电路
US9449959B2 (en) ESD protection circuit cell
CN103872038B (zh) 双向三极栅流体装置及其制造方法以及包含该装置的电路
US9871031B2 (en) Semiconductor device and an electronic apparatus
CN107546223B (zh) 一种华夫饼型小岛式二极管触发可控硅静电防护器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant