CN107731904A - 一种晶圆背孔光刻胶填充方法 - Google Patents
一种晶圆背孔光刻胶填充方法 Download PDFInfo
- Publication number
- CN107731904A CN107731904A CN201710942896.9A CN201710942896A CN107731904A CN 107731904 A CN107731904 A CN 107731904A CN 201710942896 A CN201710942896 A CN 201710942896A CN 107731904 A CN107731904 A CN 107731904A
- Authority
- CN
- China
- Prior art keywords
- wafer
- photoresist
- dorsal pore
- spin coating
- fill method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 48
- 239000011148 porous material Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004528 spin coating Methods 0.000 claims abstract description 27
- 239000013256 coordination polymer Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 239000000853 adhesive Substances 0.000 claims abstract description 6
- 230000001070 adhesive effect Effects 0.000 claims abstract description 6
- 238000007711 solidification Methods 0.000 claims abstract description 4
- 230000008023 solidification Effects 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000001133 acceleration Effects 0.000 claims description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001291 vacuum drying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明涉及半导体制造技术领域，具体涉及一种晶圆背孔光刻胶填充方法，包括以下步骤：S1、采用真空加热的方式去除晶圆背孔中的水汽；S2、步骤S1结束后1min内，在晶圆背面旋涂CP值为1～50的光刻胶；S3、对晶圆进行第一次预烘烤，使得第一次旋涂的光刻胶固化；S4、在固化的光刻胶上旋涂CP值为1600～1800的光刻胶；S5、对晶圆进行第二次预烘烤，使得第二次旋涂的光刻胶固化，从而完成背孔的填充。本发明先旋涂CP值低的光刻胶，其高解析度和高流动性使其能均匀的平铺在晶圆表面，保证对背孔侧壁和背孔底部的镀金进行覆盖保护；再旋涂CP值高的光刻胶，其低解析度和低流动性使其能攀附在晶圆表面，保证对背孔附近镀金进行覆盖保护，提高了晶圆的成品率和可靠性。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种晶圆背孔光刻胶填充方法。
背景技术
在GaN HEMT器件的SiC背金工艺中，国内外III-V生产线都采用了电镀的工艺方法，但是该方法在刻蚀完背孔进行背面金属电镀时会面临一个难题，那就是需要通过光阻涂布来完全覆盖背孔的底部、侧壁及上部附近镀金，以确保后续蚀刻划片道镀金时其他地方的镀金不被刻蚀。目前，通常采用旋涂一层光刻胶的方式来实现背孔内及背孔上部附近镀金的覆盖，但是在光刻胶的选择上遇到以下困难：CP值低的光刻胶虽然解析度高、流动性好，能够很好的覆盖背孔侧壁台阶，但是对于下一步划片道的腐蚀来说，CP值太低会造成光刻胶厚度达不到要求，可能导致划片道图形被侧面钻蚀；CP值高的光刻胶虽然可以避免划片道图形被侧面钻蚀，但是因为黏度大、甩不开而无法进入背孔，无法保护划片道图形。上述困难造成背孔侧壁镀金的保护与划片道图形的保护不能兼得，从而导致晶圆良率低。
发明内容
本发明的目的在于提供一种可以同时保护背孔侧壁镀金和划片道图形的晶圆背孔光刻胶填充方法。
为达到上述要求，本发明采取的技术方案是：提供一种晶圆背孔光刻胶填充方法，包括以下步骤：
S1、采用真空加热的方式去除晶圆背孔中的水汽；
S2、步骤S1结束后1min内，在晶圆背面旋涂CP值为1～50的光刻胶；
S3、对晶圆进行第一次预烘烤，使得第一次旋涂的光刻胶固化；
S4、在固化的光刻胶上旋涂CP值为1600～1800的光刻胶；
S5、对晶圆进行第二次预烘烤，使得第二次旋涂的光刻胶固化，从而完成背孔的填充。
与现有技术相比，本发明具有以下优点：
(1)先旋涂CP值低的光刻胶，其高解析度和高流动性的特点使其能均匀的平铺在晶圆表面，保证对背孔侧壁和背孔底部的镀金进行覆盖保护；再旋涂CP值高的光刻胶，其低解析度和低流动性的特点使其能攀附在晶圆表面，保证对背孔附近镀金进行覆盖保护，提高了晶圆的成品率和可靠性；
(2)在旋涂光刻胶之前采用真空加热的方式去除背孔内水汽，避免光刻胶因水汽蒸发而形成气泡破裂，进一步提高晶圆的成品率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明的流程示意图；
图2为本发明的工艺示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
如图1-2所示，本实施例提供一种晶圆背孔光刻胶填充方法，包括以下步骤：
S1、采用真空加热的方式去除晶圆背孔3中的水汽，该步骤可以避免涂布的光刻胶因水汽蒸发而形成气泡破裂，最终导致背金被腐蚀，芯片失效；
可以使用HMDS预处理系统对晶圆进行真空加热，真空度为0.5mBar，加热温度为105℃，加热时间为1min；也可以使用真空烘箱对晶圆进行真空加热，烘烤时间为3min；
S2、步骤S1结束后1min内，在晶圆背面旋涂CP值为1～50的光刻胶，形成第一光刻胶层1；在真空加热和第一次旋涂光刻胶之间间隔时间不超过1min，不然大气中的水汽会附着在背孔3的侧壁上，在下一步骤烘烤时会使水汽蒸发使光刻胶形成气泡最终破裂；
本实施例中，采用I-line的型号为7905的光刻胶，CP值为5，该CP值的光刻胶解析度高、流动性好，所以将会均匀的平铺在晶圆表面，能够很好的覆盖背孔侧壁台阶。旋涂初始阶段，让晶圆保持20rpm转速，利用表面张力涂光刻胶至完全覆盖晶圆表面，再将转速增加至3500rpm，转速加速度至1500r/m2；
S3、对晶圆进行第一次预烘烤，烘烤的温度为120℃，使得第一次旋涂的光刻胶固化；
S4、在固化的光刻胶上旋涂CP值为1600～1800的光刻胶，形成第二光刻胶层2；
本实施例中，采用I-line的型号为4330的光刻胶，CP值为1700，该CP值的光刻胶解析度低、流动性差，所以会攀附在晶圆表面，能够形成较大厚度的保护层，能够很好地保护划片道图形。旋涂初始阶段，让晶圆保持20rpm转速，利用表面张力涂光刻胶至完全覆盖晶圆表面，再将转速增加至3500rpm，转速加速度至1500r/m2；
S5、对晶圆进行第二次预烘烤，烘烤的温度为120℃，使得第二次旋涂的光刻胶固化，从而完成背孔3的填充。
完成上述烘烤后对晶圆进行光学检查，确保光刻胶完全覆盖了背孔的底部、侧壁及上部。
以上实施例仅表示本发明的几种实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明保护范围。因此本发明的保护范围应该以权利要求为准。
Claims (7)
1.一种晶圆背孔光刻胶填充方法，其特征在于，包括以下步骤：
S1、采用真空加热的方式去除晶圆背孔中的水汽；
S2、步骤S1结束后1min内，在晶圆背面旋涂CP值为1～50的光刻胶；
S3、对晶圆进行第一次预烘烤，使得第一次旋涂的光刻胶固化；
S4、在固化的光刻胶上旋涂CP值为1600～1800的光刻胶；
S5、对晶圆进行第二次预烘烤，使得第二次旋涂的光刻胶固化，从而完成背孔的填充。
2.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S1使用HMDS预处理系统对晶圆进行真空加热，真空度为0.5mBar，加热温度为105℃，加热时间为1min。
3.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S1使用真空烘箱对晶圆进行真空加热，烘烤时间为3min。
4.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S2中旋涂初始阶段，让晶圆保持20rpm转速，利用表面张力涂光刻胶至完全覆盖晶圆表面，再将转速增加至3500rpm，转速加速度至1500r/m2。
5.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S3中，第一次预烘烤的温度为120℃。
6.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S4中旋涂初始阶段，让晶圆保持20rpm转速，利用表面张力涂光刻胶至完全覆盖晶圆表面，再将转速增加至3500rpm，转速加速度至1500r/m2。
7.根据权利要求1所述的晶圆背孔光刻胶填充方法，其特征在于，所述步骤S5中，第二次预烘烤的温度为120℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710942896.9A CN107731904A (zh) | 2017-10-11 | 2017-10-11 | 一种晶圆背孔光刻胶填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710942896.9A CN107731904A (zh) | 2017-10-11 | 2017-10-11 | 一种晶圆背孔光刻胶填充方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107731904A true CN107731904A (zh) | 2018-02-23 |
Family
ID=61210896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710942896.9A Pending CN107731904A (zh) | 2017-10-11 | 2017-10-11 | 一种晶圆背孔光刻胶填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731904A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192657A (zh) * | 2018-09-05 | 2019-01-11 | 长江存储科技有限责任公司 | 半导体结构的形成方法 |
| CN111983893A (zh) * | 2020-08-28 | 2020-11-24 | 中国科学院微电子研究所 | 一种应用于表面有台阶的晶圆的涂胶及光刻方法 |
| CN112750756A (zh) * | 2019-10-31 | 2021-05-04 | 沈阳芯源微电子设备股份有限公司 | 一种晶圆上深孔结构涂覆光刻胶或保护隔离层的方法 |
| CN114815003A (zh) * | 2022-03-17 | 2022-07-29 | 成都国泰真空设备有限公司 | 光学薄膜边缘金属化处理工艺 |
| CN115945367A (zh) * | 2022-11-28 | 2023-04-11 | 中国科学院微电子研究所 | 涂胶方法和电子设备 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028558A (ko) * | 1999-09-22 | 2001-04-06 | 윤종용 | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 |
| CN102054779A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102569024A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | Tsv通孔研磨清洗后的干燥方法及干燥设备 |
| CN103560108A (zh) * | 2013-10-08 | 2014-02-05 | 华进半导体封装先导技术研发中心有限公司 | 光刻胶填充深孔的方法 |
| CN103576445A (zh) * | 2012-07-24 | 2014-02-12 | 无锡华润上华半导体有限公司 | 作为硅槽刻蚀掩膜的光刻胶的光刻方法 |
| CN104332393A (zh) * | 2014-10-17 | 2015-02-04 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 |
| CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
| CN104952704A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 涂层的形成方法 |
| CN106449398A (zh) * | 2016-10-27 | 2017-02-22 | 安徽富芯微电子有限公司 | 减少光刻湿法腐蚀钻蚀的工艺方法 |
| CN106773537A (zh) * | 2016-11-21 | 2017-05-31 | 中国电子科技集团公司第十研究所 | 一种基片的表面光刻和湿法刻蚀方法 |
-
2017
- 2017-10-11 CN CN201710942896.9A patent/CN107731904A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028558A (ko) * | 1999-09-22 | 2001-04-06 | 윤종용 | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 |
| CN102054779A (zh) * | 2009-10-28 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN102569024A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | Tsv通孔研磨清洗后的干燥方法及干燥设备 |
| CN103576445A (zh) * | 2012-07-24 | 2014-02-12 | 无锡华润上华半导体有限公司 | 作为硅槽刻蚀掩膜的光刻胶的光刻方法 |
| CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
| CN103560108A (zh) * | 2013-10-08 | 2014-02-05 | 华进半导体封装先导技术研发中心有限公司 | 光刻胶填充深孔的方法 |
| CN104952704A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 涂层的形成方法 |
| CN104332393A (zh) * | 2014-10-17 | 2015-02-04 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 |
| CN106449398A (zh) * | 2016-10-27 | 2017-02-22 | 安徽富芯微电子有限公司 | 减少光刻湿法腐蚀钻蚀的工艺方法 |
| CN106773537A (zh) * | 2016-11-21 | 2017-05-31 | 中国电子科技集团公司第十研究所 | 一种基片的表面光刻和湿法刻蚀方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192657A (zh) * | 2018-09-05 | 2019-01-11 | 长江存储科技有限责任公司 | 半导体结构的形成方法 |
| CN112750756A (zh) * | 2019-10-31 | 2021-05-04 | 沈阳芯源微电子设备股份有限公司 | 一种晶圆上深孔结构涂覆光刻胶或保护隔离层的方法 |
| CN111983893A (zh) * | 2020-08-28 | 2020-11-24 | 中国科学院微电子研究所 | 一种应用于表面有台阶的晶圆的涂胶及光刻方法 |
| CN114815003A (zh) * | 2022-03-17 | 2022-07-29 | 成都国泰真空设备有限公司 | 光学薄膜边缘金属化处理工艺 |
| CN115945367A (zh) * | 2022-11-28 | 2023-04-11 | 中国科学院微电子研究所 | 涂胶方法和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731904A (zh) | 一种晶圆背孔光刻胶填充方法 | |
| CN103353627B (zh) | 微透镜阵列模具的制作方法 | |
| CN103367166B (zh) | 薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板 | |
| CN104377118A (zh) | 柔性显示基板的制作方法及柔性显示基板母板 | |
| WO2016112684A1 (zh) | 显示面板及其制备方法、显示装置 | |
| EP1296358A3 (en) | Process for producing semiconductor substrates | |
| CN105633008A (zh) | 一种铟柱的制备方法、红外焦平面阵列探测器 | |
| CN103744216B (zh) | 一种液晶显示面板及其制作方法 | |
| CN104332393B (zh) | 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 | |
| CN106842744B (zh) | 一种阵列基板及其制作方法 | |
| CN102117767A (zh) | 基于溶胶式全透明tft有源矩阵制造方法 | |
| CN106384711A (zh) | 一种GaN功率半导体器件的衬底转移方法 | |
| CN103576445A (zh) | 作为硅槽刻蚀掩膜的光刻胶的光刻方法 | |
| CN110190025B (zh) | 一种单层硅衬底的通孔刻蚀方法 | |
| CN103092008A (zh) | 一种非感光性聚酰亚胺光刻工艺方法 | |
| CN100576579C (zh) | 一种制备铟柱的方法 | |
| CN105093821A (zh) | 光刻方法以及工艺腔室 | |
| CN106847739B (zh) | 一种绝缘体上硅材料的制造方法 | |
| CN102456610B (zh) | 控制背孔剖面形状的方法 | |
| CN203521409U (zh) | 薄膜晶体管制备系统以及薄膜晶体管、阵列基板 | |
| CN104600027B (zh) | 一种tsv通孔的制备工艺 | |
| CN102024751B (zh) | 一种tft有源矩阵的新型制造方法 | |
| CN102487037A (zh) | 缓冲高温工艺中薄膜局部应力释放的方法 | |
| CN108470715B (zh) | 一种双层布线平坦化加工工艺 | |
| CN111115555A (zh) | 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180223 |