CN104332393A - 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 - Google Patents

一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 Download PDF

Info

Publication number
CN104332393A
CN104332393A CN201410554795.0A CN201410554795A CN104332393A CN 104332393 A CN104332393 A CN 104332393A CN 201410554795 A CN201410554795 A CN 201410554795A CN 104332393 A CN104332393 A CN 104332393A
Authority
CN
China
Prior art keywords
time
tsv
rdl
thick
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410554795.0A
Other languages
English (en)
Other versions
CN104332393B (zh
Inventor
张巍
单光宝
袁海
刘松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
771 Research Institute Of Ninth Research Institute Of China Aerospace Science And Technology Corp Co ltd
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
771 Research Institute of 9th Academy of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 771 Research Institute of 9th Academy of CASC filed Critical 771 Research Institute of 9th Academy of CASC
Priority to CN201410554795.0A priority Critical patent/CN104332393B/zh
Publication of CN104332393A publication Critical patent/CN104332393A/zh
Application granted granted Critical
Publication of CN104332393B publication Critical patent/CN104332393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，包括如下步骤，首先在TSV盲孔电镀晶圆的绝缘层表面依次溅射Ti粘附层和Cu种子层；接着采用两次涂胶和两次烘焙的方式制备厚胶膜，一次低速涂覆厚层光刻胶，二次高速涂覆薄层光刻胶，两次烘焙的时间和温度依据上下两层胶层的厚度比例而变化，底层胶层累计烘焙时间和表层胶层烘焙时间之比为两者厚度之比；然后进行曝光、显影和坚膜工艺制备RDL电镀掩膜。通过调整两次涂胶的参数和烘焙的条件，确保厚胶层均匀性和光刻分辨率，再通过强曝光、速显影、低温长时间坚膜，制作出了高精度、侧壁陡直、厚度更大、均匀性更高的掩膜，可用于电镀高于20μm以上且外形规整的RDL互连线。

Description

一种制备TSV立体集成RDL电镀掩膜的厚胶工艺
技术领域
本发明属于微电子技术领域，具体为一种制备TSV立体集成RDL电镀掩膜的厚胶工艺。
背景技术
目前应用于TSV立体集成的RDL布线普遍通过电镀工艺制备，电镀过程中掩膜质量的好坏是实现高质量RDL的关键，为提高TSV立体集成中超薄晶圆的电互连特性以及TC(Thermal cycling)和HTS(High TemperatureStorage)等可靠性，要求RDL线条厚度高达20μm以上。然而，制备如此厚的电镀掩膜，掩膜的均匀性、光刻分辨率、侧壁陡直度将是影响RDL电镀工艺的关键。
“用于微器件加工的AZ4620厚胶光刻工艺研究(《半导体技术》2005年第7期)”探讨了厚胶光刻的方法，文中采用的方法能较好地控制正性光刻胶图形，光刻精度高且去胶方法简单。但此方法的主要问题是：AZ4620一次涂胶厚度有限，无法满足电镀20μm以上RDL线条的需求。专利“半导体封装用厚胶膜旋涂方法(NO.201110022450)”写道：可采用两次特殊的涂胶方式，使两次不同厚度的胶膜进行互补，来获取均匀性高的厚胶膜。但其主要问题是：一是由于光刻胶具有流动性，胶膜的形貌时刻处于动态变化，仅通过控制涂胶方式难以获取理想胶膜，工艺参数窗口不明确，且此种方法所得胶层内部应力较大；二是一次涂胶后没有经过烘焙直接进行二次涂胶，如果转速控制不当，表层胶很大一部分将会被甩出，最终导致二次涂胶厚度增加不明显，难以制备用于TSV立体集成RDL电镀所需的厚胶掩膜。
此外“SU-8厚胶光刻工艺研究”一文对影响SU-8光刻胶光刻质量的工艺因素进行了研究，制备的SU-8光刻胶掩膜形貌侧壁陡直，深宽比大(>10)，分辨率高。但此方法制作RDL电镀掩膜的缺点是：一是SU-8厚胶存在较大内应力，特别是用于TSV立体集成中厚度小于100μm的超薄晶圆，当其厚度与胶层厚度接近时，会发生严重弯曲甚至裂片；二是SU-8胶在电镀液中的热熔胀效应会导致电铸结构线宽减小，严重影响电镀图形尺寸的精确性；三是经烘焙工艺后SU-8胶会高度交联，难以被彻底去除。尤其是电镀完成后，专用去胶剂也无能为力，这样会造成后续UBM层去除不彻底，残留的金属可能会导致器件短路，严重影响器件的可靠性。虽然，“SU-8胶膜去除技术(《微细加工技术》2007年第1期)”一文中提出了若干SU-8胶去除方法，但该文中方法会损伤金属互连，且去胶方法复杂难以与TSV立体集成工艺相兼容。
“微加工厚光刻胶掩膜电镀工艺研究(《电镀与涂饰》2005年第7期)”介绍了溢出电镀二次涂覆薄层光刻胶再光刻方法。其流程是一次涂胶光刻后溢出电镀至电镀结构顶端稍微超过光刻胶掩膜平面，然后二次涂覆薄层胶并用与光刻胶掩膜锥台结构的下底面相仿尺寸的掩膜板进行再光刻，最后进行二次溢出电镀。但该方法的问题有：一是采取两次光刻和电镀，很难保证高质量外形结构线条，且工艺过程较为繁琐；二是二次涂胶薄胶层覆盖电镀结构均匀性较差，光刻后掩膜高度不一致，很难保证溢出电镀后表面的平整度；三是该方法对电镀结构表面和光刻胶之间的高度差要求较为严格，对工艺过程受控程度要求较高，导致制备效率低。
因此现有厚胶掩膜制备技术无法满足TSV立体集成中RDL电镀对厚度较大、均匀性较高、侧壁陡直的掩膜需求，且去胶繁琐，无法与TSV立体集成工艺相兼容、成本较高的不足，
发明内容
针对现有技术中存在的问题，本发明提供一种掩膜厚度更大、均匀性更高，工艺参数窗口更好把握且对工艺受控程度要求较低，去胶方法简单，能与IC工艺兼容，不会损伤芯片金属互连层的制备TSV立体集成RDL电镀掩膜的厚胶工艺。
本发明是通过以下技术方案来实现：
一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，包括如下步骤，首先在TSV盲孔电镀晶圆的绝缘层表面依次溅射Ti粘附层和Cu种子层；接着采用两次涂胶和两次烘焙的方式制备厚胶膜，一次低速涂覆厚层光刻胶，二次高速涂覆薄层光刻胶，两次烘焙的时间和温度依据上下两层胶层的厚度比例而变化，底层胶层累计烘焙时间和表层胶层烘焙时间之比为两者厚度之比；然后进行曝光、显影和坚膜工艺制备RDL电镀掩膜。
优选的，一次低速涂覆厚层光刻胶包括如下三个步骤，
步骤1，转速控制为400rpm-600rpm，时间为4s-8s；
步骤2，控制最低转速为1000rpm，旋涂时间为30s-40s；
步骤3，步骤2旋涂之后，在100℃±5℃的温度下进行一次烘焙，时间3-4min。
进一步，在一次烘焙后1min进行二次高速涂覆薄层光刻胶。
优选的，二次高速涂覆薄层光刻胶包括如下四个步骤，
步骤a，转速控制为200rpm-500rpm，时间为3s-5s；
步骤b，转速为800rpm-1500rpm，时间为3s-5s；
步骤c，转速为3000rpm-4000rpm，旋涂时间为30s-40s；
步骤d，步骤c旋涂之后，在100℃±5℃的温度下进行二次烘焙，时间5-8min。
进一步，光刻胶采用AZ4620正性光刻胶。
优选的，曝光采用低真空模式，时间为70s-80s；显影的时间为140s-165s。
优选的，坚膜温度为80℃-90℃，时间10min-20min。
优选的，在TSV盲孔电镀晶圆的绝缘层表面，采用磁控溅射依次溅射100nm的Ti粘附层和600nm的Cu种子层。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过调整两次涂胶的参数和烘焙的条件，在确保厚胶层均匀性和光刻分辨率的前提下，再通过强曝光、速显影、低温长时间坚膜，制作出了高精度、侧壁陡直、厚度更大、均匀性更高的掩膜，可用于电镀高于20μm以上且外形规整的RDL互连线，能显著改善超薄晶圆的电互连特性，提高RDL热力可靠性，同时避免去胶困难的问题，从而降低后续UBM层去除难度，规避短路现象，整体提升TSV立体集成器件电互连可靠性。
进一步的，通过控制一次低速涂覆层光刻胶涂胶参数和烘培参数，有效保证了光刻胶的均匀性，步骤1采用的转速和时间参数，主要是为了使光刻胶平展开来，而步骤2控制的最低转速和旋涂时间参数主要是决定光刻胶的底层厚度；同时，对一次烘培温度的控制可以有效确保底层胶内溶剂有效挥发，一次烘培时间参数的控制依据上下两胶层厚度比例变化，以此为依据可以将烘培对二次高速涂覆薄层光刻胶的影响降到最低。
进一步的，采用在一次烘培后1min进行二次高速涂覆薄层光刻胶，能有效保证二次涂胶形成的底层胶膜和一次涂胶形成的表层胶膜之间的融合程度，有效提高光刻胶的表面均匀度和电镀RDL线条外形规整度。
进一步的，通过采用二次高速涂覆薄层光刻胶，控制高的速度可以有效改善粘附性衬底上涂覆的均匀性；而且由于底层胶膜和表层胶膜间的融合作用，胶的流动能力下降，为提高涂覆均匀性将二次高速涂覆薄层光刻胶分为三个步骤，步骤1和2有效的保证了二次光刻胶的厚度和均匀性，步骤3提高了转速和增加了旋涂时间，能有效匹配一次光刻胶和二次光刻胶的厚度与烘培时间；同时对二次烘培的时间和温度参数的有效控制，能进一步挥发底层和表层胶内溶剂，有效保证了底层胶和表层胶的厚度比例。
进一步的，通过采用AZ4620正性光刻胶，其热应很小，显影和电镀以后不会出现溶胀现象，且去胶简易、经济，采用丙酮和异丙醇超声清洗的方法就可彻底去除，满足RDL布线工艺要求。
进一步的，通过采用低真空模式曝光70s-80s和显影140s-165s的强曝光、速显影能有效提高胶侧壁陡直度，同时避免表面线条侵蚀现象。
进一步的，采用温度为80℃-90℃，时间10min-20min的低温长时间坚膜方法，能有效减缓线条溶胀现象，提高光刻胶的均匀性和质量。
进一步的，在TSV盲孔电镀晶圆的绝缘层表面，采用磁控溅射这种高速溅射方式，能在低气压条件下有效保证溅射100nm的Ti粘附层和600nm的Cu种子层的溅射沉积速率和温升。
附图说明
图1为本发明厚胶掩膜工艺流程框图。
图2为本发明TSV盲孔电镀操作晶圆示意图；图中，1为Si衬底，2为SiO2绝缘层，3为Ti粘附层，4为Cu柱。
图3为本发明TSV立体集成RDL电镀掩膜制作工艺示意图，其中，3a为溅射Ti层、Cu层示意图；3b为步骤1、2，一次涂胶及烘焙示意图；3c为步骤3、4，二次涂胶及烘焙示意图；3d为步骤5、6，曝光、显影后示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实例1
本实施例用于在TSV盲孔电镀晶圆绝缘层表面制作高RDL线条电镀掩膜，掩膜平均厚度25.96μm，TTV小于1.5μm。如图2所示，TSV盲孔电镀操作晶圆采用Si衬底1，盲孔和Si衬底1之间设置有SiO2绝缘层2，盲孔孔壁由外向内依次设置有Ti粘附层3和Cu柱4，其电镀掩膜的实施步骤如下，如图1所示：
步骤一、首先依次采用丙酮和异丙醇分别对操作晶圆超声清洗5min，去掉CMP工艺残留的抛光液颗粒和杂质；之后进行烘干，烘干完成后利用磁控溅射方法在该SiO2绝缘层2上依次溅射100nm的Ti粘附层3和600nm的Cu种子层即UBM层，如图3a所示。
步骤二、接着采用本发明提出的厚胶工艺，用两次涂胶和两次烘焙的方式制备厚胶膜，如图3b所示的一次低速涂覆厚层光刻胶，如图3c所示的二次高速涂覆薄层光刻胶，两次烘焙的时间和温度依据上下两层胶层的厚度比例而变化。
步骤三、然后进行曝光、显影工艺，如图3d所示；最后进行坚膜工艺制备RDL电镀掩膜，。
上述厚胶工艺具体步骤及参数如下：
具体工艺步骤如图3所示：
步骤1(Step1)，一次涂胶分为两个步骤：Step1转速为600rpm，旋涂时间为5s，加速度为6000rpm/s；Step2转速为1000rpm，旋涂时间为30s，加速度为10000rpm/s。
步骤2(Step2)，一次涂胶后烘焙，烘焙温度为100℃，烘焙时间为4min，如图3b所示，一次烘焙和二次涂胶时间间隔为1min。
步骤3(Step3)，二次涂胶分为三个步骤：Step1转速为500rpm，时间为4s，加速度为6000rpm/s；Step2转速为1500rpm，时间为4s，加速度为8000rpm/s；Step3转速为4000rpm，旋涂时间为30s，加速度为10000rpm/s。
步骤4(Step4)，二次涂胶后烘焙，烘焙温度为100℃，烘焙时间为6min，如图3c所示。
步骤5(Step5)，曝光采用低真空模式，光强为9.3mw/cm2，曝光时间为70s，显影液为TMAH(四甲基氢氧化铵)：H2O＝60ml：480ml，显影时间为2min25s，如图3d所示。
步骤6(Step6)，坚膜采取低温长时间方法，坚膜温度为85℃，时间为12min。
以上步骤中，一次低速涂覆厚层光刻胶、一次涂胶后烘培、二次高速涂覆薄层光刻胶和二次涂胶后烘培为涂胶工艺，如图1中A所示；强曝光、速显影和低温长时间坚膜为光刻工艺，如图2中B所示。
实例2
本发明一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，具体工艺步骤如下：
步骤1，一次涂胶分为两个步骤：Step1转速为600rpm，旋涂时间为5s，加速度为6000rpm/s；Step2转速为1000rpm，旋涂时间为30s，加速度为10000rpm/s。
步骤2，一次涂胶后烘焙，烘焙温度为100℃，烘焙时间为3min，如图3b所示，一次烘焙和二次涂胶时间间隔为1min。
步骤3，二次涂胶分为三个步骤：Step1转速为400rpm，时间为4s，加速度为6000rpm/s；Step2转速为1000rpm，时间为4s，加速度为8000rpm/s；Step3转速为3000rpm，旋涂时间为40s，加速度为10000rpm/s。
步骤4，二次涂胶后烘焙，烘焙温度为100℃，烘焙时间为7min，如图3c所示。
步骤5，曝光采用低真空模式，光强为9.3mw/cm2，曝光时间为75s，显影液为TMAH(四甲基氢氧化铵)：H2O＝60ml：480ml，显影时间为2min30s，如图3d所示。
步骤6，坚膜采取低温长时间方法，坚膜温度为80℃，时间为17min。
实例3
本发明一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，具体工艺步骤如下：
步骤1，一次涂胶分为两个步骤：Step1转速为500rpm，旋涂时间为6s，加速度为6000rpm/s；Step2转速为1000rpm，旋涂时间为35s，加速度为10000rpm/s。
步骤2，一次涂胶后烘焙，烘焙温度为100℃，烘焙时间为3min，如图3b所示，一次烘焙和二次涂胶时间间隔为1min。
步骤3，二次涂胶分为三个步骤：Step1转速为400rpm，时间为3s，加速度为6000rpm/s；Step2转速为1300rpm，时间为5s，加速度为8000rpm/s；Step3转速为4000rpm，旋涂时间为35s，加速度为10000rpm/s。
步骤4，二次涂胶后烘焙，烘焙温度为100℃，烘焙时间为5min，如图3c所示。
步骤5，曝光采用低真空模式，光强为9.3mw/cm2，曝光时间为75s，显影液为TMAH(四甲基氢氧化铵)：H2O＝60ml：480ml，显影时间为2min25s，如图3d所示。
步骤6，坚膜采取低温长时间方法，坚膜温度为85℃，时间为15min。
实例4
本发明一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，具体工艺步骤如下：
步骤1，一次涂胶分为两个步骤：Step1转速为400rpm，旋涂时间为4s，加速度为6000rpm/s；Step2转速为1000rpm，旋涂时间为40s，加速度为10000rpm/s。
步骤2，一次涂胶后烘焙，烘焙温度为100℃，烘焙时间为4min，如图3b所示，一次烘焙和二次涂胶时间间隔为1min。
步骤3，二次涂胶分为三个步骤：Step1转速为200rpm，时间为5s，加速度为6000rpm/s；Step2转速为800rpm，时间为3s，加速度为8000rpm/s；Step3转速为4000rpm，旋涂时间为40s，加速度为10000rpm/s。
步骤4，二次涂胶后烘焙，烘焙温度为100℃，烘焙时间为6min，如图3c所示。
步骤5，曝光采用低真空模式，光强为9.3mw/cm2，曝光时间为70s，显影液为TMAH(四甲基氢氧化铵)：H2O＝60ml：480ml，显影时间为2min45s，如图3d所示。
步骤6，坚膜采取低温长时间方法，坚膜温度为90℃，时间为20min。
实例5
本发明一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，具体工艺步骤如下：
步骤1，一次涂胶分为两个步骤：Step1转速为500rpm，旋涂时间为8s，加速度为6000rpm/s；Step2转速为1000rpm，旋涂时间为40s，加速度为10000rpm/s。
步骤2，一次涂胶后烘焙，烘焙温度为100℃，烘焙时间为4min，如图3b所示，一次烘焙和二次涂胶时间间隔为1min。
步骤3，二次涂胶分为三个步骤：Step1转速为300rpm，时间为5s，加速度为6000rpm/s；Step2转速为1000rpm，时间为5s，加速度为8000rpm/s；Step3转速为3000rpm，旋涂时间为30s，加速度为10000rpm/s。
步骤4，二次涂胶后烘焙，烘焙温度为100℃，烘焙时间为8min，如图3c所示。
步骤5，曝光采用低真空模式，光强为9.3mw/cm2，曝光时间为80s，显影液为TMAH(四甲基氢氧化铵)：H2O＝60ml：480ml，显影时间为2min35s，如图3d所示。
步骤6，坚膜采取低温长时间方法，坚膜温度为90℃，时间为18min。

Claims (8)

1.一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：包括如下步骤，首先在TSV盲孔电镀晶圆的绝缘层表面依次溅射Ti粘附层和Cu种子层；接着采用两次涂胶和两次烘焙的方式制备厚胶膜，一次低速涂覆厚层光刻胶，二次高速涂覆薄层光刻胶，两次烘焙的时间和温度依据上下两层胶层的厚度比例而变化，底层胶层累计烘焙时间和表层胶层烘焙时间之比为两者厚度之比；然后进行曝光、显影和坚膜工艺制备RDL电镀掩膜。
2.根据权利要求1所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：一次低速涂覆厚层光刻胶包括如下三个步骤，
步骤1，转速控制为400rpm-600rpm，时间为4s-8s；
步骤2，控制最低转速为1000rpm，旋涂时间为30s-40s；
步骤3，步骤2旋涂之后，在100℃±5℃的温度下进行一次烘焙，时间3-4min。
3.根据权利要求2所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：在一次烘焙后1min进行二次高速涂覆薄层光刻胶。
4.根据权利要求1所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：二次高速涂覆薄层光刻胶包括如下四个步骤，
步骤a，转速控制为200rpm-500rpm，时间为3s-5s；
步骤b，转速为800rpm-1500rpm，时间为3s-5s；
步骤c，转速为3000rpm-4000rpm，旋涂时间为30s-40s；
步骤d，步骤c旋涂之后，在100℃±5℃的温度下进行二次烘焙，时间5-8min。
5.根据权利要求1、2或4所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：所述的光刻胶采用AZ4620正性光刻胶。
6.根据权利要求1所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：曝光采用低真空模式，时间为70s-80s；显影的时间为140s-165s。
7.根据权利要求1所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：坚膜温度为80℃-90℃，时间10min-20min。
8.根据权利要求1所述的一种制备TSV立体集成RDL电镀掩膜的厚胶工艺，其特征在于：在TSV盲孔电镀晶圆的绝缘层表面，采用磁控溅射依次溅射100nm的Ti粘附层和600nm的Cu种子层。
CN201410554795.0A 2014-10-17 2014-10-17 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺 Active CN104332393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410554795.0A CN104332393B (zh) 2014-10-17 2014-10-17 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410554795.0A CN104332393B (zh) 2014-10-17 2014-10-17 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺

Publications (2)

Publication Number Publication Date
CN104332393A true CN104332393A (zh) 2015-02-04
CN104332393B CN104332393B (zh) 2017-01-25

Family

ID=52407102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410554795.0A Active CN104332393B (zh) 2014-10-17 2014-10-17 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺

Country Status (1)

Country Link
CN (1) CN104332393B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731904A (zh) * 2017-10-11 2018-02-23 成都海威华芯科技有限公司 一种晶圆背孔光刻胶填充方法
CN110673445A (zh) * 2019-09-24 2020-01-10 浙江集迈科微电子有限公司 一种超厚胶膜的平坦化处理方法
CN111176074A (zh) * 2018-11-13 2020-05-19 北京自动化控制设备研究所 一种三维镂空结构雾化喷胶方法
CN113318919A (zh) * 2021-06-30 2021-08-31 成都飞机工业（集团）有限责任公司 一种机器人在飞机部件密封胶自动涂覆工艺
CN113737131A (zh) * 2021-09-09 2021-12-03 杭州美迪凯光电科技股份有限公司 一种晶圆表面吸收式ir镀膜工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1119340A (zh) * 1994-07-14 1996-03-27 现代电子产业株式会社 用以形成抗蚀图形的方法
CN1365027A (zh) * 2001-06-21 2002-08-21 中国科学院长春光学精密机械与物理研究所 利用普通紫外光深刻层光刻的分离曝光工艺方法
CN1604287A (zh) * 2004-11-04 2005-04-06 上海华虹（集团）有限公司 双大马士革结构中刻蚀阻挡层的旋涂法制备
CN103456685A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
CN103890939A (zh) * 2011-10-28 2014-06-25 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1119340A (zh) * 1994-07-14 1996-03-27 现代电子产业株式会社 用以形成抗蚀图形的方法
CN1365027A (zh) * 2001-06-21 2002-08-21 中国科学院长春光学精密机械与物理研究所 利用普通紫外光深刻层光刻的分离曝光工艺方法
CN1604287A (zh) * 2004-11-04 2005-04-06 上海华虹（集团）有限公司 双大马士革结构中刻蚀阻挡层的旋涂法制备
CN103890939A (zh) * 2011-10-28 2014-06-25 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
CN103456685A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731904A (zh) * 2017-10-11 2018-02-23 成都海威华芯科技有限公司 一种晶圆背孔光刻胶填充方法
CN111176074A (zh) * 2018-11-13 2020-05-19 北京自动化控制设备研究所 一种三维镂空结构雾化喷胶方法
CN110673445A (zh) * 2019-09-24 2020-01-10 浙江集迈科微电子有限公司 一种超厚胶膜的平坦化处理方法
CN113318919A (zh) * 2021-06-30 2021-08-31 成都飞机工业（集团）有限责任公司 一种机器人在飞机部件密封胶自动涂覆工艺
CN113318919B (zh) * 2021-06-30 2022-05-10 成都飞机工业（集团）有限责任公司 一种机器人在飞机部件密封胶自动涂覆工艺
CN113737131A (zh) * 2021-09-09 2021-12-03 杭州美迪凯光电科技股份有限公司 一种晶圆表面吸收式ir镀膜工艺
CN113737131B (zh) * 2021-09-09 2023-12-01 杭州美迪凯光电科技股份有限公司 一种晶圆表面吸收式ir镀膜工艺

Also Published As

Publication number Publication date
CN104332393B (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN104332393B (zh) 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺
CN100594434C (zh) 制具有纳米尺度的大面积由金属膜覆盖的金属结构的方法
US20150044786A1 (en) Alignment Systems and Wafer Bonding Systems and Methods
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
CN103869637A (zh) 采用光刻胶剥离制备斜坡状边缘金属膜的工艺方法
CN103700595B (zh) 一种晶圆级高深宽比tsv封装基板制备方法
JP6357231B2 (ja) 化学的研磨平坦化の方法
JPH0818227A (ja) マルチチップ・モジュールの製造方法
CN103346120A (zh) 一种利用化学刻蚀露出tsv头部的方法及相应器件
TW202002106A (zh) 半導體裝置及製造方法
CN104157580A (zh) 基于铝阳极氧化技术的埋置芯片互连封装方法及结构
CN105334699A (zh) 通过重复曝光改进光刻胶形貌的方法
CN103887231A (zh) 用于tsv背面漏孔及介质层与tsv的自对准工艺
CN107731904A (zh) 一种晶圆背孔光刻胶填充方法
CN101561629A (zh) 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法
US10727083B1 (en) Method for via formation in flowable epoxy materials by micro-imprint
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
CN100576579C (zh) 一种制备铟柱的方法
CN103576445A (zh) 作为硅槽刻蚀掩膜的光刻胶的光刻方法
CN210040131U (zh) 一种重新布线层
CN110581120B (zh) 板级扇出封装基板的细线路结构及其制备方法
CN108231547B (zh) 半导体装置的形成方法
Fukushima et al. 3-D sidewall interconnect formation climbing over self-assembled KGDs for large-area heterogeneous integration
Morikawa et al. High-density via fabrication technology solution for heterogeneous integration
CN104600027B (zh) 一种tsv通孔的制备工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 710000 No. 198 Taibai South Road, Xi'an City, Shaanxi Province

Patentee after: 771 Research Institute of the Ninth Research Institute of China Aerospace Science and Technology Corporation Co.,Ltd.

Address before: 710000 No. 198 Taibai South Road, Xi'an City, Shaanxi Province

Patentee before: NO.771 INSTITUTE OF NO.9 RESEARCH INSTITUTE, CHINA AEROSPACE SCIENCE AND TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230621

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: 710000 No. 198 Taibai South Road, Xi'an City, Shaanxi Province

Patentee before: 771 Research Institute of the Ninth Research Institute of China Aerospace Science and Technology Corporation Co.,Ltd.