KR20010028558A - 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 - Google Patents
단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 Download PDFInfo
- Publication number
- KR20010028558A KR20010028558A KR1019990040861A KR19990040861A KR20010028558A KR 20010028558 A KR20010028558 A KR 20010028558A KR 1019990040861 A KR1019990040861 A KR 1019990040861A KR 19990040861 A KR19990040861 A KR 19990040861A KR 20010028558 A KR20010028558 A KR 20010028558A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- viscosity
- photoresist
- film
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
본 발명은 단차 있는 요철을 지닌 하부막 상부에 두꺼운 두께의 포토레지스트막을 형성하는 방법을 제공한다. 본 발명은 하부막 상부에 점성도가 서로 다른 제1 및 제2 포토레지스트막을 도포함으로써, 원하는 두께의 막을 기포 발생 없이 형성함으로써 불량을 해결한 플립칩 범프 형성 방법을 제공한다.
Description
본 발명은 반도체 집적 회로 제조 기술에 관한 것으로, 특히 단차가 있는 하부막 위에 포토레지스트막을 도포하는 방법에 관한 것이다.
반도체 칩을 기판에 접착하는 기술에 있어서 와이어 본딩 방법 대신에 크림 솔더를 인쇄하여 플립칩(flipchip) 본딩 방식으로 결합하는 기술이 널리 사용되고 있다. 이와 같은 패키지 플립칩 공정에서 범프(bump)를 형성하는 기술에는 여러 가지가 있다.
즉, 이베포레이션(evaporation), 플레이팅(plating), 스크린 프린팅(screen-printing), 트랜스퍼(transfer), 메탈 제트(metal jet) 등의 다양한 기술들이 소개되고 있다. 그 중에서도, 이베포레이션, 플레이팅, 또는 스크린 프린팅 방법이 많이 사용되고 있는데, 플레이팅 방식에는 일렉트로플레이팅(electro-plating) 방식과 일렉트로레스플레이팅(electroless-plating) 방식이 있다.
일렉트로플레이팅 방법을 사용하여 범프(bump)를 형성할 때에는 패시베이션 (passivation) 단계 이후에 UBM(under bump metal)을 웨이퍼 전면에 증착하여 전기적 경로를 만들고, 포토레지스트막을 도포하여 범프를 형성할 부위를 노광 및 현상하게 된다.
그런데, 일렉트로플레이팅을 형성하기 위해서는 포토레지스트가 도금 응력을 감내할 수 있어야 하며, 또한 원하는 범프의 크기를 만들기 위해서는 두꺼운 두께의 포토레지스트를 도포하는 것이 필요하다. 이를 위하여, 종래 기술이 사용하였던 것보다 점도가 큰 포토레지스트를 사용하는 것이 바람직할 수 있다.
그러나, 점도가 높은 포토레지스트를 사용할 경우, 첨부 도면 제1a도에 나타난 바와 같이 하부막의 단차가 큰 경우에는 기포가 남게 되어 베이크 과정에서 기포가 포토레지스트 위쪽으로 상승하게 된다.
즉, 첨부 도면 제1b도 및 제1c도에 도시한 대로, 하부막(100)의 단차가 큰 경우 포토레지스트의 점도가 증가하면 기포(102)가 잔류하게 되고, 베이크 과정에서 기포가 포토레지스트 위쪽으로 상승하게 된다. 그 결과, 제1c도에 도시한 바와 같이 포토레지스트 상부 표면이 고르지 못하여, 정확한 패턴 형성이 불가능하게 된다.
따라서, 본 발명의 제1 목적은 반도체 패키지 플립칩 제조 공정에 있어서 양호한 특성의 범프를 형성하는 방법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 하부막의 단차가 큰 경우에 기포 발생으로 인한 불량을 제거한 범프 형성 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 하부막의 단차가 큰 경우에도 양호한 특성의 포토레지스트막을 도포하는 방법을 제공하는데 있다.
도1은 종래 기술에 따른 포토레지스트 형성 방법을 나타낸 도면.
도2는 본 발명의 제1 실시예에 따른 포토레지스트 형성 방법을 나타낸 공정 순서도.
도3은 본 발명의 제2 실시예에 따른 포토레지스트 형성 방법을 나타낸 공정 순서도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 단차 있는 요철을 지닌 하부막
110, 210 : 제1 포토레지스트막
120, 220 : 제2 포토레지스트막
상기 목적을 달성하기 위하여, 본 발명은 단차 있는 요철을 지닌 하부막 위에 포토레지스트를 도포하는 방법에 있어서, 제1 점성도를 지닌 제1 포토레지스트막을 상기 하부막 상부에 형성하는 단계; 제2 점성도를 지닌 제2 포토레지스트막을 상기 제1 포토레지스트막 상부에 형성하는 단계를 포함하는 제조 방법을 제공한다.
이하, 본 발명에 따른 반도체 집적 회로 제조 방법을 첨부 도면 제2도 및 제3도를 참조하여 상세히 설명한다.
제2a도 및 제2b도는 본 발명의 제1 실시예에 따른 제조 방법을 나타낸 공정 순서도이다. 제2a도를 참조하면, 단차 있는 요철을 지닌 하부막 위에 1차로 점성도가 낮은 포토레지스트를 이용하여 상대적으로 폭이 좁은 패턴의 단차를 상쇄하는 방향으로 평탄화 한다.
이어서, 제2b도를 참조하면 점성도가 낮은 포토레지스트막(110) 상부에 비교적 점성도가 높은 포토레지스트막(120)을 도포함으로써 최종 두께를 조절할 수 있다. 이 때에, 바람직하게는 제1 포토레지스트막의 제1 점성도는 수십∼수백 CP로 유지할 수 있으며, 제2 점성도는 수백∼수천 CP의 범위의 것을 사용할 수 있다.
제3a도 및 제3b도는 본 발명의 제2 실시예에 따른 제조 방법을 나타낸 공정 순서도이다. 제3a도를 참조하면, 단차 있는 요철을 지닌 하부막(200)에 비교적 폭이 넓은 패턴만을 포함하는 경우에는 1차로 점성도가 높은 포토레지스트막(210)을 도포하여, 도포된 포토레지스트의 표면이 하부막의 프로 파일을 따라 단차를 지니도록 할 수 있다.
이어서, 제3b도를 참조하면, 이를 평탄화하기 위하여 2차로 점도가 낮은 포토레지스트막(220)을 도포하면 평탄화된 포토레지스트막을 형성할 수 있다. 또한, 본 발명의 제2 실시예는 하부막의 요철의 폭이 넓거나, 혹은 그 프로 파일이 완만한 경우에 적용할 수 있다. 바람직하게는, 하부막의 요철의 단차비가 5:1이상인 경우 적용될 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
본 발명에 따른 포토레지스트 도포 방법은 종래 기술과 달리 단차 있는 요철을 지닌 하부막 위에 포토레지스트를 두껍게 도포할 때 발생되는 불량 요인을 제거함으로써 반도체 패키지 플립칩 공정에서 신뢰성 있는 범프 형성 공정을 수행할 수 있다.
Claims (6)
- 단차 있는 요철을 지닌 하부막 위에 포토레지스트를 도포하는 방법에 있어서,제1 점성도를 지닌 제1 포토레지스트막을 상기 하부막 상부에 형성하는 단계;제2 점성도를 지닌 제2 포토레지스트막을 상기 제1 포토레지스트막 상부에 형성하는 단계를 포함하는 제조 방법.
- 제1항에 있어서, 상기 제1 포토레지스트막의 상기 제1 점성도는 상기 제2 포토레지스트막의 상기 제2 점성도보다 점성도가 낮은 것을 특징으로 하는 제조 방법.
- 제1항에 있어서, 상기 제1 포토레지스트막을 형성하는 단계는 상기 단차 있는 요철을 지닌 하부막 상부에 상기 제1 포토레지스트를 도포하여 표면을 평탄화하는 단계를 포함하는 제조 방법.
- 제1항에 있어서, 상기 제1 포토레지스트의 상기 제1 점성도는 수십∼수백 CP인 것을 특징으로 하는 제조 방법.
- 제1항에 있어서, 상기 단차 있는 요철의 단차비가 5:1 이상의 경우에는, 상기 제1 포토레지스트막의 상기 제1 점성도는 상기 제2 포토레지스트막의 상기 제2 점성도보다 점성도가 높은 것을 특징으로 하는 제조 방법.
- 제5항에 있어서, 상기 제2 점성도의 상기 제2 포토레지스트막을 도포하는 단계는 상기 단차 있는 요철을 지닌 하부막 상부에 도포된 상기 제2 포토레지스트막이 평탄화되도록 도포되는 단계를 포함하는 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990040861A KR20010028558A (ko) | 1999-09-22 | 1999-09-22 | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990040861A KR20010028558A (ko) | 1999-09-22 | 1999-09-22 | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010028558A true KR20010028558A (ko) | 2001-04-06 |
Family
ID=19612591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990040861A KR20010028558A (ko) | 1999-09-22 | 1999-09-22 | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010028558A (ko) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384877B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 포토레지스트 도포 방법 |
KR100611395B1 (ko) * | 2004-06-22 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100840657B1 (ko) * | 2006-07-24 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 트랜지스터 형성 방법 |
WO2012161430A2 (en) * | 2011-05-20 | 2012-11-29 | Kim Il-Weon | Method of machining metal plate for manufacturing scaled model, method of manufacturing scaled model, and scaled model |
CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
CN106531611A (zh) * | 2015-09-09 | 2017-03-22 | 上海先进半导体制造股份有限公司 | 硅槽填充液体材料的方法及涂胶机 |
CN107731904A (zh) * | 2017-10-11 | 2018-02-23 | 成都海威华芯科技有限公司 | 一种晶圆背孔光刻胶填充方法 |
US10312074B2 (en) | 2014-10-31 | 2019-06-04 | Samsung Sdi Co., Ltd. | Method of producing layer structure, layer structure, and method of forming patterns |
WO2019148580A1 (zh) * | 2018-01-30 | 2019-08-08 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制造方法 |
CN110739270A (zh) * | 2019-09-29 | 2020-01-31 | 云谷(固安)科技有限公司 | 一种显示面板及其制备方法 |
-
1999
- 1999-09-22 KR KR1019990040861A patent/KR20010028558A/ko not_active Application Discontinuation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384877B1 (ko) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | 포토레지스트 도포 방법 |
KR100611395B1 (ko) * | 2004-06-22 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100840657B1 (ko) * | 2006-07-24 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 트랜지스터 형성 방법 |
WO2012161430A2 (en) * | 2011-05-20 | 2012-11-29 | Kim Il-Weon | Method of machining metal plate for manufacturing scaled model, method of manufacturing scaled model, and scaled model |
WO2012161430A3 (en) * | 2011-05-20 | 2013-01-17 | Kim Il-Weon | Method of machining metal plate for manufacturing scaled model, method of manufacturing scaled model, and scaled model |
CN103547708A (zh) * | 2011-05-20 | 2014-01-29 | 金一远 | 加工用于制造缩尺模型的金属板的方法、缩尺模型的制造方法以及缩尺模型 |
CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
US10312074B2 (en) | 2014-10-31 | 2019-06-04 | Samsung Sdi Co., Ltd. | Method of producing layer structure, layer structure, and method of forming patterns |
CN106531611A (zh) * | 2015-09-09 | 2017-03-22 | 上海先进半导体制造股份有限公司 | 硅槽填充液体材料的方法及涂胶机 |
CN107731904A (zh) * | 2017-10-11 | 2018-02-23 | 成都海威华芯科技有限公司 | 一种晶圆背孔光刻胶填充方法 |
WO2019148580A1 (zh) * | 2018-01-30 | 2019-08-08 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制造方法 |
US11031448B2 (en) | 2018-01-30 | 2021-06-08 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode (OLED) display panel and the manufacturing method thereof |
CN110739270A (zh) * | 2019-09-29 | 2020-01-31 | 云谷(固安)科技有限公司 | 一种显示面板及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142413B (zh) | 半导体元件及其制法 | |
US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
US7790598B2 (en) | System, apparatus, and method for advanced solder bumping | |
US20020127836A1 (en) | Method to form bump in bumping technology | |
US6358836B1 (en) | Wafer level package incorporating elastomeric pads in dummy plugs | |
US7919408B2 (en) | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates | |
US20160190028A1 (en) | Method and structure for fan-out wafer level packaging | |
KR20010028558A (ko) | 단차 있는 하부막 위에 대한 포토레지스트막 도포 방법 | |
Ganrou et al. | Stress-buffer and passivation processes for Si and GaAs IC's and passive components using photosensitive BCB: Process technology and reliability data | |
US20070108612A1 (en) | Chip structure and manufacturing method of the same | |
US20010026906A1 (en) | Process for manufacturing semiconductor device and exposure mask | |
US7247575B2 (en) | Multi-step EBR process for photoresist removal | |
US6534410B2 (en) | Method for forming conductor members, manufacturing method of semiconductor element and manufacturing method of thin-film magnetic head | |
US20190295979A1 (en) | Solder bump, flip chip structure and method for preparing the same | |
JP2017092238A (ja) | 半導体基板の製造方法 | |
KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
Bulcke et al. | Introducing a silicone under the bump configuration for stress relief in a wafer level package | |
Keser et al. | Redistribution and bumping of a high I/O device for flip chip assembly | |
US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
JPH0437033A (ja) | バンプ電極の形成方法 | |
CN110729198A (zh) | 半导体装置制造方法及相关半导体裸片 | |
TWI222732B (en) | Formation method for conductive bump | |
US7335591B2 (en) | Method for forming three-dimensional structures on a substrate | |
Esfahani et al. | High aspect ratio lithography for litho-defined wire bonding | |
TW202105538A (zh) | 用於晶片之塗層方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |