CN102054779A

CN102054779A - 浅沟槽隔离结构的形成方法

Info

Publication number: CN102054779A
Application number: CN2009101978222A
Authority: CN
Inventors: 王三坡; 李俊; 庄晓辉; 张世栋; 吴爱明
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-10-28
Filing date: 2009-10-28
Publication date: 2011-05-11
Anticipated expiration: 2029-10-28
Also published as: CN102054779B

Abstract

一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介质层、浮栅多晶硅层、层间绝缘层和控制栅多晶硅层；对控制栅多晶硅层、层间绝缘层和浮栅多晶硅层进行光刻和刻蚀，形成控制栅和浮栅；对半导体衬底进行脱水处理；在半导体衬底上形成光刻胶；图案化光刻胶；对半导体衬底进行刻蚀形成沟槽；对所述沟槽进行填充。对于半导体衬底使用一氧化二氮进行脱水处理，保证了在形成光刻胶的过程中不会出现由于硅烷醇吸附水汽被挥发而导致光刻胶内部产生空洞，避免出现刻蚀到光刻胶下无需被刻蚀的区域。

Description

浅沟槽隔离结构的形成方法

技术领域

本发明涉及半导体工艺领域，特别涉及一种浅沟槽隔离结构的形成方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH已经成为非易失性半导体存储技术的主流，被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

闪存的标准物理结构称为存储单元(bit)。闪存的结构与常规MOS晶体管不同，通常MOS的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(gate oxide)；而闪存在控制栅(control gate：CG，相当于MOS的栅极)与导电沟道间还多了一层物质，称之为浮栅(floating gate：FG)。由于浮栅的存在，使闪存可以完成信息的读、写、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。而相邻两个存储单元之间形成浅沟槽隔离结构，以实现数据的独立存储。

图1a～图1e给出了浅沟槽隔离结构的形成示意图：

图1a，首先提供半导体衬底1，所述半导体衬底1上依次形成栅介质层2、浮栅多晶硅层3、层间绝缘层4和控制栅多晶硅层5。

如图1b所示，在控制栅多晶硅层5上形成光刻胶，图案化光刻胶，干法刻蚀控制栅多晶硅层5、层间绝缘层4和浮栅多晶硅层3后，形成控制栅5a和浮栅3a，接着使用氨水、双氧水和去离子水的混合清洗液清洗各个层之间刻蚀后的残留物，此时，在栅介质层2上会存在由于所述混合清洗液而带来的硅烷醇6。

为了形成浅沟槽，如图1c所示，再次在栅介质层2和控制栅5a上形成一层光刻胶7。由于硅烷醇6会吸附水汽而被挥发带走，所以在光刻胶7形成的过程中，硅烷醇6被移走后的空间在光刻胶7内部形成空洞8。

如图1d所示，图案化光刻胶7。

如图1e所示，以图案化的光刻胶7为掩模干法刻蚀半导体衬底1，形成浅沟槽10，但由于光刻胶7内部存在空洞8，在无需刻蚀的部分半导体衬底1区域上同样被刻蚀掉一部分而形成间隙9。

上述方案在形成光刻胶7之前无法去除前道工艺中残留的硅烷醇6，由此在形成光刻胶过程中造成光刻胶内部产生空洞，造成刻蚀后最终形成的浅沟槽隔离结构在各个存储单元之间的出现多处间隙9而使得闪存的存储性能严重受损。

因此，需要开发一种工艺流程简单、生产上易于实现的浅沟槽隔离结构的形成方法，来有效地防止在光刻胶内部出现空洞。

发明内容

本发明解决的问题是在浅沟槽隔离结构的形成方法中在上涂光刻胶之前无法去除前道工艺中残留的硅烷醇，由此在形成光刻胶过程中造成光刻胶内部产生空洞，造成刻蚀后最终形成的浅沟槽隔离结构在各个存储单元之间的出现多处间隙而使得闪存的存储性能严重受损。

本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介质层、浮栅多晶硅层、层间绝缘层和控制栅多晶硅层；对控制栅多晶硅层、层间绝缘层和浮栅多晶硅层进行光刻和刻蚀，形成控制栅和浮栅；对半导体衬底进行脱水处理；在半导体衬底上形成光刻胶；图案化光刻胶；对半导体衬底进行刻蚀形成沟槽；对所述沟槽进行填充。

优选的，所述进行脱水处理采用一氧化二氮等离子体通入进行脱水，通入的一氧化二氮流量为每分钟2500～3500标准立方厘米，脱水处理的时间为10～30秒，反应温度为300～450摄氏度。

优选的，所述栅介质层的材料为氧化硅，其形成方法炉管热氧化，所述栅介质层的厚度为80～100埃。

优选的，所述浮栅多晶硅层的材料为多晶硅，形成方法为化学气相淀积(CVD)工艺，所浮栅多晶硅层的厚度为800～1200埃。

优选的，所述控制栅多晶硅层的材料为多晶硅，形成方法为化学气相淀积(CVD)工艺所述控制栅多晶硅层的厚度为1500～2500埃。

优选的，所述进行填充的材料为氧化硅，并对半导体衬底进行高温退火，退火的目标温度为600～850摄氏度，退火时间为40～70分钟。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

本发明在形成刻蚀浅沟槽所需的光刻胶之前，对半导体衬底上进行脱水处理，使得在半导体衬底上不会存在较易吸附水汽的硅烷醇，防止光刻胶内部出现空洞。

进一步的，由于光刻胶内部不存在空洞，避免刻蚀后最终形成的浅沟槽隔离结构在各个存储单元之间的出现多处间隙而使得闪存的存储性能严重受损。

附图说明

图1a～1e为现有的浅沟槽隔离结构的形成方法的结构示意图；

图2为本发明的浅沟槽隔离结构的形成方法的流程图；

图3a～3g为本发明的浅沟槽隔离结构的形成方法的结构式意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供了一种浅沟槽隔离结构的形成方法，包括步骤：S200，提供半导体衬底，在所述半导体衬底上依次形成栅介质层、浮栅多晶硅层、层间绝缘层和控制栅多晶硅层；S201，对控制栅多晶硅层、层间绝缘层和浮栅多晶硅层进行光刻和刻蚀，形成控制栅和浮栅；S202，对半导体衬底进行脱水处理；S203，在半导体衬底上形成光刻胶；S204，图案化光刻胶；S205，对半导体衬底进行刻蚀形成沟槽；S206，对所述沟槽进行填充。

S200，提供半导体衬底，在所述半导体衬底上依次形成栅介质层、浮栅多晶硅层、层间绝缘层和控制栅多晶硅层。

参见图3a，所述半导体衬底301可以是单晶、多晶、或非晶结构的硅或硅锗，也可以是其它材料，例如砷化镓等III-V族化合物。所述半导体衬底301上存在注入形成的P阱区域，注入离子可以为硼。在本实施例中，所述半导体衬底301为N⁺型的硅衬底，其上形成有一定厚度的外延层。虽然在此描述了可以形成半导体衬底301的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。

然后在所述半导体衬底301表面形成栅介质层302，本实施例中所述栅介质层302的材料为氧化硅，其形成方法可以为炉管热氧化、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，本实施例采用炉管热氧化工艺，所述栅介质层302的厚度为80～

本实施例中优选为

之后在所述栅介质层302上形成浮栅多晶硅层303，用作制作浮栅(floating gate)。所述浮栅多晶硅层303的形成方法可以为化学气相淀积(CVD)、低压化学气相淀积(LPCVD)工艺，本实施例采用低压化学气相淀积工艺。所述浮栅多晶硅层303的厚度为800～(埃)，优选为

在所述浮栅多晶硅层303上形成层间绝缘层(inter-poly-dielectric：IPD)304，在此选用ONO三层结构(氧化硅-氮化硅-氧化硅)。该方法为本技术领域人员所公知的技术，在此不再详述。

之后继续在所述层间绝缘层304上形成控制栅多晶硅层305，用于制作控制栅(control gate)。本实施例采用低压化学气相淀积工艺。所述控制栅多晶硅层305的厚度为1500～

优选为

S201，对控制栅多晶硅层、层间绝缘层和浮栅多晶硅层进行光刻和刻蚀，形成控制栅和浮栅。

首先形成光刻胶层并图案化，该技术为本领域技术人员所公知。光刻完成后，以光刻胶为掩膜进行干法刻蚀，通过一次刻蚀将所述栅介质层302以上的各层薄膜刻穿。干法刻蚀采用反应离子刻蚀，所用工艺气体主要为含氟气体。刻蚀完成后，形成浮栅303a、所述浮栅303a上的层间绝缘层304a以及层间绝缘层304a上的控制栅305a，参见图3b所示。

S202，对半导体衬底进行脱水处理。

参见图3c，在半导体衬底301上方通入一氧化二氮(N₂O)等离子体进行脱水处理，一氧化二氮会与硅烷醇进行化学反应，形成水气(H₂O)、氧气(O₂)和氮气(N₂)而会直接挥发离开栅介质层302、控制栅305a、浮栅303a和层间绝缘层304a表面。通入的一氧化二氮的流量为每分钟2500～3500标准立方厘米，本实施例优选为每分钟2800标准立方厘米，处理时间为10～30秒，优选为20秒，反应温度为300～450摄氏度，优选为400摄氏度。

S203，在半导体衬底上形成光刻胶。

经过脱水后的硅衬底用六甲基二硅胺烷(HMDS)进行成膜处理，起到粘附促进剂的作用。接着采用旋转涂胶的方法涂上液相光刻胶材料，旋转所述硅衬底得到一层均匀的光刻胶涂层307，参见图3d。

S204，图案化光刻胶。

参见图3e，对光刻涂胶层307进行对准、曝光和显影，形成图案化的光刻胶307a。

S205，对半导体衬底进行刻蚀形成沟槽。

参见图3f，以光刻胶307a为掩模进行干法刻蚀，通过一次刻蚀将硅衬底301表面刻蚀形成沟槽308。

S206，对所述沟槽进行填充。

如图3g，利用光刻胶307a为掩模对沟槽308进行填充，本实施例中进行N型填充，填充可以为磷、氧化硅；在本实施例中优选为氧化硅。注入剂量由工艺要求等确定，填充后采用高温退火形成成浅隔离沟槽结构。高温退火的目标温度为600～850摄氏度，退火时间为40～70分钟。

在形成用于刻蚀沟槽308的光刻涂胶层307之前，对半导体衬底301使用一氧化二氮进行脱水处理，保证了在形成光刻胶307的过程中不会出现由于硅烷醇吸附水汽被挥发而导致光刻胶307内部产生空洞，避免出现刻蚀到光刻胶下无需被刻蚀的区域。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上依次形成栅介质层、浮栅多晶硅层、层间绝缘层和控制栅多晶硅层；

对控制栅多晶硅层、层间绝缘层和浮栅多晶硅层进行光刻和刻蚀，形成控制栅和浮栅；

对半导体衬底进行脱水处理；

在半导体衬底上形成光刻胶；

图案化光刻胶；

对半导体衬底进行刻蚀形成沟槽；

对所述沟槽进行填充。

2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述进行脱水处理采用一氧化二氮等离子体通入进行脱水，通入的一氧化二氮流量为每分钟2500～3500标准立方厘米，脱水处理的时间为10～30秒，反应温度为300～450摄氏度。

3.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述栅介质层的材料为氧化硅，其形成方法炉管热氧化，所述栅介质层的厚度为80～100埃。

4.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述浮栅多晶硅层的材料为多晶硅，形成方法为化学气相淀积工艺，所浮栅多晶硅层的厚度为800～1200埃。

5.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述控制栅多晶硅层的材料为多晶硅，形成方法为化学气相淀积工艺所述控制栅多晶硅层的厚度为1500～2500埃。

6.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述进行填充的材料为氧化硅，并对半导体衬底进行高温退火，退火的目标温度为600～850摄氏度，退火时间为40～70分钟。