CN107710599B - 倍频器 - Google Patents

倍频器 Download PDF

Info

Publication number
CN107710599B
CN107710599B CN201680035212.0A CN201680035212A CN107710599B CN 107710599 B CN107710599 B CN 107710599B CN 201680035212 A CN201680035212 A CN 201680035212A CN 107710599 B CN107710599 B CN 107710599B
Authority
CN
China
Prior art keywords
signal
frequency
signals
output
resonant circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680035212.0A
Other languages
English (en)
Other versions
CN107710599A (zh
Inventor
M·O·亚伊拉
高翔
林莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of CN107710599A publication Critical patent/CN107710599A/zh
Application granted granted Critical
Publication of CN107710599B publication Critical patent/CN107710599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/007—Generation of oscillations based on harmonic frequencies, e.g. overtone oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/05—Reduction of undesired oscillations through filtering or through special resonator characteristics

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

一种系统包括信号发生器和信号组合器。信号发生器被配置为输出具有第一频率的第一信号并且输出具有第一频率且具有相对于第一信号偏移预定量的相位的一个或多个信号。信号组合器被配置为组合第一信号和一个或多个信号以输出具有第二频率的经倍频的第二信号。第二频率大于第一频率。

Description

倍频器
相关申请的交叉引用
本申请要求2016年6月16日提交的美国申请No.15/184,342和2015年6月17日提交的美国临时申请No.62/180,728的权益。以上引用的申请的全部公开内容通过引用并入本文。
本申请有关于2012年4月18日提交的美国专利申请No.13/449,468(现为2014年9月16日授权的美国专利No.8,838,053)，后者要求2011年4月29日提交的美国临时专利申请No.61/480,947和2011年5月9日提交的美国临时专利申请No.61/484,110的权益。上述申请和专利的全部公开内容通过引用并入本文。
技术领域
本公开一般涉及电子电路，并且更具体地涉及倍频器电路。
背景技术
这里提供的背景技术描述是为了总体上呈现本公开的上下文。当前所称的发明人的工作在本背景技术章节中描述该工作的程度上，以及在提交时可能不会被另外认定为现有技术的本描述的各方面，既不明确地也不隐含地被承认是相对于本公开的现有技术。
通常，本地振荡器(LO)产生被称为时钟的周期性信号，该周期性信号在包括无线收发器、数据转换器、有线和光学串行数据通信链路、处理器和存储器电路的许多电子电路中使用。经常使用通过锁相环(PLL)锁定到参考时钟的压控振荡器(VCO)来产生片上时钟。然而，在一些电路中，VCO输出不能直接用作时钟，因为一些功率可能从功率放大器泄漏到VCO，并且如果VCO和功率放大器以相似的频率工作，VCO频率可能会从其中心频率被拉向功率放大器的频率。此外，可能需要不同频率的时钟来支持单个通信设备中的不同通信标准。因此，传统的时钟产生方案不足以在某些所需的不同频率上产生时钟。
发明内容
一种系统包括信号发生器和信号组合器。信号发生器被配置为输出具有第一频率的第一信号并且输出具有第一频率且具有相对于第一信号偏移预定量的相位的一个或多个信号。信号组合器被配置为组合第一信号和该一个或多个信号以输出具有第二频率的经倍频的第二信号。第二频率大于第一频率。
在其它特征中，所述一个或多个信号包括第三信号和第四信号。所述第三信号具有相对于所述第一信号偏移120度的相位。所述第四信号具有相对于所述第一信号偏移240度的相位。所述第二频率是所述第一频率的三倍。
在其它特征中，当N表示包括所述第一信号和所述一个或多个信号的信号的总数时，所述信号组合器被配置为：抵消所述第一信号和所述一个或多个信号的第一频率；将所述第一信号的N次谐波和所述一个或多个信号的N次谐波同相相加以输出所述第二信号；以及输出具有等于所述第一频率的N倍的第二频率的第二信号。
在其它特征中，所述信号发生器包括移相器，所述移相器包括彼此串联连接的(N-1)个延迟电路。所述(N-1)个延迟电路中的第一延迟电路接收所述第一信号。所述(N-1)个延迟电路分别输出所述一个或多个信号。所述(N-1)个延迟电路中的每个延迟电路将相应的输入信号的相位偏移(360/N)度。
在其它特征中，所述信号发生器包括N级环形振荡器。所述N级环形振荡器的第一级输出所述第一信号。所述N级环形振荡器的剩余(N-1)级分别输出所述一个或多个信号。
在其它特征中，所述系统进一步包括耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的第二频率除以2。
在其它特征中，所述系统进一步包括连接到所述信号组合器的谐振电路。所述谐振电路被配置成从所述第二信号中滤除残余的第一频率。
在其它特征中，所述系统进一步包括分频器和谐振电路。所述分频器连接到所述信号组合器以将所述第二信号的第二频率除以2。所述谐振电路连接到所述分频器以从所述分频器的输出滤除残余的第一频率。
分频器、第一谐振电路、分频器和第二谐振电路。所述第一谐振电路耦合到所述信号组合器。所述第一谐振电路被配置为对所述第二信号进行滤波并且输出经滤波的第二信号。所述分频器耦合到所述信号组合器。所述分频器被配置为将所述第二信号的所述第二频率除以2。所述第二谐振电路耦合到所述分频器。所述第二谐振电路被配置为对所述分频器的输出进行滤波。
在又一些特征中，一种方法，包括：使用信号发生器产生具有第一频率的第一信号以及具有所述第一频率并具有相对于所述第一信号偏移预定量的相位的一个或多个信号。所述方法还包括使用信号组合器将所述第一信号和所述一个或多个信号组合以输出具有第二频率的经倍频的第二信号。所述第二频率大于所述第一频率。
在其它特征中，所述一个或多个信号包括第三信号和第四信号。所述第三信号具有相对于所述第一信号偏移120度的相位。所述第四信号具有相对于所述第一信号偏移240度的相位。所述第二频率是所述第一频率的三倍。
在其它特征中，当N表示包括所述第一信号和所述一个或多个信号的信号的总数时，组合所述第一信号和所述一个或多个信号包括：使用所述信号组合器，抵消所述第一信号和所述一个或多个信号的第一频率；使用所述信号组合器将所述第一信号的N次谐波和所述一个或多个信号中的N次谐波同相相加以输出所述第二信号；以及使用所述信号组合器输出具有等于所述第一频率的N倍的第二频率的第二信号。
在其它特征中，所述方法还包括使用分频器将所述第二信号的第二频率除以2。
在其它特征中，所述方法还包括使用谐振电路从所述第二信号中滤除残余的第一频率。
在其它特征中，所述方法还包括：使用分频器将所述第二信号的第二频率除以2以输出经分频的第二信号；以及使用谐振电路从经分频的第二信号中滤除残余的第一频率。
在其它特征中，所述方法还包括：使用第一谐振电路对所述第二信号进行滤波以输出经滤波的第二信号；使用分频器将所述第二信号的第二频率除以2以输出经分频的第二信号；以及使用第二谐振电路对所述经分频的第二信号进行滤波。
在又一些特征中，一种系统包括环形振荡器和信号组合器。所述环形振荡器包括多个级并被配置为输出多个信号。所述多个信号中的每个信号具有第一频率。由所述多个级中的第一级输出的所述多个信号中的第一信号具有第一相位。由所述多个级的剩余级分别输出的所述多个信号的剩余信号具有相对于所述第一相位偏移预定量的相位。信号组合器被配置为组合所述多个信号以输出具有第二频率的经倍频的第二信号。所述第二频率大于所述第一频率。
在又一些特征中，当N表示所述多个信号的总数时，所述信号组合器被配置为：抵消多个信号的第一频率；将所述多个信号的N次谐波同相相加以输出所述第二信号；以及输出具有等于所述第一频率的N倍的第二频率的第二信号。
在又一些特征中，所述系统还包括耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2。
在又一些特征中，所述系统还包括耦合到所述信号组合器的谐振电路，所述谐振电路被配置为对所述第二信号进行滤波。
在其它特征中，所述系统还包括分频器和谐振电路。所述分频器耦合到所述信号组合器。所述分频器被配置为将所述第二信号的第二频率除以2。所述谐振电路耦合到所述分频器。所述谐振电路被配置为对所述分频器的输出进行滤波。
在其它特征中，所述系统还包括第一谐振电路、分频器和第二谐振电路。所述第一谐振电路耦合到所述信号组合器。所述第一谐振电路被配置为对所述第二信号进行滤波并且输出经滤波的第二信号。所述分频器耦合到所述信号组合器。所述分频器被配置为将所述第二信号的第二频率除以2。所述第二谐振电路耦合到所述分频器。所述第二谐振电路被配置为对所述分频器的输出进行滤波。
根据具体实施方式、权利要求和附图，本公开的应用的其它方面将变得显而易见。具体实施方式和具体实例仅旨在用于说明的目的，而不旨在限制本公开的范围。
附图说明
图1是根据本公开实施例的倍频器电路的示例的示意图。
图2A是根据本公开的实施例的图1的倍频器电路的示例实现的功能框图。
图2B是根据本公开的实施例的图1的倍频器电路的示例实现的功能框图。
图3示出根据本公开实施例的图1的倍频器电路和谐振电路的布置。
图4示出根据本公开实施例的图1的倍频器电路、分频器和谐振电路的布置。
图5示出根据本公开实施例的图1的倍频器电路、分频器和多个谐振电路的布置。
图6示出根据本公开的实施例的使用图1的倍频器电路来对输入信号进行倍频的方法的流程图。
图7是根据本公开的实施例的、利用阻性负载的图1的倍频器电路的差分实施的示例的功能框图。
图8是根据本公开的实施例的、利用谐振电路作为负载的图1的倍频器电路的差分实施的示例的功能框图。
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
通过锁相环(PLL)锁定到参考时钟的压控振荡器(VCO)被用于在芯片上产生时钟。一些功率可能从芯片上的功率放大器泄漏到VCO，并且如果VCO和功率放大器以相似的频率操作，则VCO频率可能会从其中心频率被拉向功率放大器的频率，这被称为功率放大器拉移(power amplifier pulling)。由于功率放大器拉移，锁相环(PLL)使用混频和分频。因此，需要有效的方式来改变压控振荡器(VCO)时钟频率以支持需要不同频率的时钟的电路(例如兼容不同通信标准的设备)。通常使用2分频电路和3倍频电路来达到此目的。
本公开提出了使用三个时钟信号的实施例，所述三个时钟信号具有相同的预定频率，但是具有彼此偏移120度的相位以生成频率为预定输入频率的三倍的强三次谐波。
在所提出的实施例和技术中，通过组合具有预定相位和基本输入频率的信号(例如，具有相同的预定频率但相位相互偏移120度的三个时钟信号)，在最终输出处产生具有最小水平的不希望的频率的高次同相谐波。例如，为了生成具有输入信号的基本频率的三倍的频率的三次谐波，组合三个均具有基本频率并且分别0度、120度和240度相位的时钟信号。三个时钟信号的基本频率彼此抵消，并且三个时钟信号中的每一个的三次谐波被同相组合以提供具有基本频率的三倍的信号。这种技术也可扩展到其他谐波。例如，该技术可适用于五次谐波、七次谐波等其他谐波，以获得不同的倍增因子。
上述本发明的技术可以概括如下。通常，为了产生具有输入信号的基本频率的N倍的输出信号，如下组合N个信号，其中N是大于1的整数。所述N个信号中的第一信号是具有基本频率的输入信号本身。第二至第N信号均具有与输入信号相同的基本频率，但是每一个都具有被偏移360度除以N的相位。当N个信号被组合时，N个信号的基本频率抵消，并且同相相加的N个信号的N次谐波提供具有基本频率的N倍的信号。
而且，在本发明的各个实施例中，其他电路被堆叠在所提出的倍频器电路的顶部上。尽管没有示出，但是这样的电路的示例包括用于噪声抑制的LC谐振电路和用于实现分数倍频的2分频电路(例如，在N＝3的情况下，3/2＝倍数为1.5；在N＝5的情况下，5/2＝倍数为2.5；依此类推)。
贯穿本公开，三倍频仅作为示例来描述。本公开的教导适用于将基本频率乘以任何乘数。此外，贯穿本公开，由于方波时钟通常具有比偶次谐波更强的奇次谐波，所以使用奇数倍频(例如，3×、5×、7×等)。理想情况下，没有偶次谐波。因此，虽然本公开的教导是参照奇数倍频来讨论的，但是如果例如由于一些非线性，由信号发生器(例如VCO)产生的主时钟具有偶次谐波，则该教导对于偶数倍频(例如2×、4×、6×等)也是有用的。
图1示意性地示出了根据本公开的三倍倍频器200的示例。三倍倍频器200包括信号组合器202，其组合由缓冲器206-1、206-2和206-3分别缓冲的三个信号204-1、204-2和204-3。三个信号中的每一个具有相同的基本频率fo。三个信号分别具有0度、120度和240度的相位。当信号组合器202组合三个信号时，三个信号的基本频率抵消，并且三个信号的三次谐波被同相相加在一起以提供具有基本频率的三倍的输出信号。相应地，信号组合器202产生具有频率fout＝3*fo的输出信号。
图2A示出根据本公开的三倍倍频器300的示例的功能框图。三倍倍频器300包括信号发生器302、移相器304和信号组合器306，在一个实施例中它们如图2A所示耦合在一起。信号发生器302产生具有基本频率fo和相位为0°的第一信号。例如，虽然不是必需的，但是信号发生器302可以包括VCO。移相器304包括延迟电路304-1和延迟电路304-2。延迟电路304-1将第一信号的相位延迟120°，并输出具有基本频率fo和120°相位的第二信号。因此，第二信号的相位相对于第一信号的相位偏移120°。延迟电路304-2将第二信号的相位延迟附加的120°，并输出具有基本频率fo和240°相位的第三信号。相应地，第三信号的相位相对于第二信号的相位偏移120°，并且相对于第一信号的相位偏移240°。
每个延迟电路仅输出一个信号，该信号具有与其输入信号相同的基本频率并具有相对于其输入信号的相位偏移120°的相位。当信号组合器306将由信号发生器302和两个延迟电路304-1和304-2输出的三个信号组合在一起时，三个信号的基本频率彼此抵消，并且三个信号的三次谐波被同相加在一起以提供具有基本频率的三倍的输出信号。相应地，信号组合器306将由信号发生器302和两个延迟电路304-1和304-2输出的第一信号、第二信号和第三信号组合并产生具有频率fout＝3*fo的输出信号，其中第一信号、第二信号和第三信号具有相同的基本频率并且第二信号和第三信号的相位分别相对于第一信号的相位偏移120°和240°。
上述本发明的技术可以概括如下。通常，N倍频电路包括(N-1)个延迟电路(例如，如上所述的3倍频电路将包括2个延迟电路)，每个延迟电路将其输入延迟360/N度，其中N是大于或等于3的整数。(N-1)个延迟电路中的第一延迟电路将信号发生器302的输出延迟360/N度。(N-1)个延迟电路中的第二延迟电路将第一延迟电路的输出延迟360/N度。(N-1)个延迟电路中的第三延迟电路将第二延迟电路的输出延迟360/N度，依此类推。
每个延迟电路仅输出一个信号，该信号具有与其输入信号相同的基本频率并具有相对于其输入信号的相位偏移360/N度的相位。当信号组合器306组合信号发生器302的输出信号和(N-1)个延迟电路的输出信号时，信号发生器302的输出信号和(N-1)个延迟电路的输出信号的基本频率彼此抵消，并且信号发生器302的输出信号的N次谐波和(N-1)个延迟电路的输出信号被同相相加在一起，以提供具有基本频率的N倍的输出信号。换句话说，信号组合器306组合信号发生器302的输出信号和(N-1)个延迟电路的输出信号，并产生具有频率fout＝N*fo的输出信号。
注意，每个延迟电路304-1、304-2将相应的输入信号的相位偏移相同的量。因此，使用级联的同样的延迟电路304-1、304-2，如图2A所示。备选地，如果延迟电路并联连接，每个延迟电路接收相同的输入信号，并且每个延迟电路能够提供不同的相移量(例如，在上面的示例中为120度和240度)，则将延迟电路的输出与具有零度相移的输入信号组合，以获得与参考图2A所示和所述相同的结果。可以类似于上面关于级联延迟电路提到的概括，来概括涉及并联延迟电路的本发明实施例。
在一些实施方式中，通过使用多级环形振荡器作为信号发生器来消除移相器，其中多级环形振荡器的每级添加延迟，并且因此多级环形振荡器的每一级的输出相对于相邻的级被相移。
图2B示出根据本公开的使用环形振荡器303而不是信号发生器302和移相器304的三倍倍频器301的示例的功能框图。三倍倍频器301包括环形振荡器303和信号组合器306。在图示的示例中，环形振荡器303是三级环形振荡器。环形振荡器303包括三级或三个反相器303-1、303-2和303-3。虽然未示出，但是环形振荡器303可以使用其它合适的逻辑门、组合和/或时序逻辑电路、诸如晶体管的分立组件或其任何组合来实现。
第一级或第一反相器303-1产生具有基本频率fo和相位为0°的第一信号。第二级或第二反相器303-2将第一信号的相位延迟120°，并输出具有基本频率fo和相位为120°的第二信号。第三级或反相器门303-3将第二信号的相位延迟120°，并输出具有基本频率fo和相位为240°的第三信号。
当信号组合器306组合由环形振荡器303的三个级输出的三个信号(每个信号具有与由环形振荡器303的第一级产生的信号的基本频率相同的频率)时，三个信号的基本频率相互抵消，并且三个信号的三次谐波被同相相加在一起以提供具有基本频率的三倍的输出信号。相应地，信号组合器306组合由三个级输出的第一信号、第二信号和第三信号，并产生具有频率fout＝3*fo的输出信号。
使用环形振荡器的上述本发明的技术可以概括如下。通常，N倍频电路包括N级环形振荡器，其中N是大于或等于3的整数。当信号组合器306将N级环形振荡器的每级的输出信号(每个输出信号都具有与由N级环形振荡器的第一级输出的信号相同的基本频率)进行组合时，N级的输出信号的基本频率彼此抵消，并且N级的输出信号的N次谐波被同相相加在一起以提供具有基本频率的N倍的输出信号。换句话说，信号组合器306组合N级环形振荡器的N级的输出信号，并产生具有频率fout＝N*fo的输出信号。
在这里公开的本发明的电路中，如果组合的信号的相位不是规定的(例如在三倍倍频器的情况下为0度、120度和240度)，即如果存在任何相位误差/不匹配时，组合器的输出将包括在此被称为杂波的残余的基本频率。
图3至图5示出了根据本公开实施例的堆叠在所提出的倍频器电路(例如，三倍倍频器300、301)顶部上的附加电路的示例。例如，图3示出了倍频器400和谐振电路402，用于抑制倍频器400的输出中的任何杂波。例如，倍频器400包括三倍倍频器300、三倍倍频器301或N倍频电路，其中例如N＝5、7等。谐振电路402堆叠在倍频器400的顶部上以用于杂波抑制。
例如，图4示出了分频器404和可选的谐振电路402堆叠在倍频器400的顶部上。分频器404对倍频器400的输出信号的频率进行分频。例如，如果倍频器400包括三倍倍频器300，则分频器404产生频率为1.5*fo的输出信号；如果倍频器400包括五倍频电路，则分频器404生成频率为2.5*fo的输出信号；以此类推。谐振电路402被堆叠用于从分频器404的输出信号中的附加杂波抑制。
例如，图5示出了分频器404和两个谐振电路402、406堆叠在倍频器400的顶部上。分频器404对倍频器400的输出信号的频率进行分频。谐振电路402被堆叠用于从分频器404的输出信号的杂波抑制。谐振电路406被堆叠用于从倍频器400的输出信号的杂波抑制。
图6是示出根据本公开的用于倍增输入信号的频率的方法500的流程图。在502处，控制生成具有基本频率fo和相位为0°的信号。在504处，控制产生具有基本频率fo并具有相移了360/N度的相位的(N-1)个信号，其中N是大于或等于3的整数。在506处，控制组合具有基本频率fo和相位为0°的信号以及具有基本频率fo并且具有相移了360/N度的(N-1)个信号。所述信号和(N-1)信号的基本频率抵消，所述信号和(N-1)个信号的N次谐波被同相相加，并且控制产生具有基本频率fo的N倍的频率的输出信号(即N*fo)。
图7和图8示出了根据本公开的差分倍频器600-1和600-2的示例。在这些实现中，两个VCO输出(例如，采用VCO的信号发生器602的两个输出602-1、602-2)被使用，并分别被两组不同的延迟电路延迟用于差分实现。尽管示出了两组延迟电路，但是在一些差分实现中可以仅使用一组延迟电路。
示出差分倍频器600-1和600-2具有不同的负载。图7所示的差分倍频器600-1具有阻性负载610-1。图8所示的差分倍频器600-2具有作为负载的谐振电路610-2。例如，谐振电路610-2提供针对由于电路失配和工艺变化而可能出现的频率分量的抑制。除了不同的负载之外，差分倍频器600-1和600-2在结构上是相似的。因此，除非另有说明，以下讨论适用于差分倍频器600-1和600-2二者。
在图7和图8中，信号发生器602的第一VCO输出602-1被第一组延迟电路604延迟，并且信号发生器602的第二VCO输出602-1被第二组延迟电路606延迟。第一组延迟电路604和第二组延迟电路606的输出信号由信号组合器608组合，以产生频率等于VCO频率的倍数(例如，3*FVCO)的差分输出信号。
仅通过示例的方式，差分倍频器600-1和600-2被示为差分三倍倍频器。其他的倍频器(例如，5倍、7倍等)也是可以想到的。此外，使用分频器来对差分倍频器600-1和600-2的每个差分输出进行分频。例如，每个分频器包括二分频电路来实现分数倍频(例如，如果倍频器电路是三倍频电路，则乘以1.5；如果倍频器电路是七倍频电路，则乘以2.5等)。而且，在图3至图5中，倍频器400包括差分倍频器600-1和600-2中的一个。
在图7和图8所示的差分三倍倍频器600-1和600-2的示例中，第一组延迟电路604和第二组延迟电路606中的每一个包括四个延迟电路。第一组延迟电路604包括延迟电路604-1、604-2、604-3和604-4。第二组延迟电路606包括延迟电路606-1、606-2、606-3和606-4。
在第一组延迟电路604中，第一延迟电路604-1接收第一VCO信号602-1。第二延迟电路604-2接收第一延迟电路604-1的输出。第三延迟电路604-3接收第二延迟电路604-2的输出。第四延迟电路604-4接收第三延迟电路604-3的输出。
在第二组延迟电路606中，第一延迟电路606-1接收第二VCO信号602-2。第二延迟电路606-2接收第一延迟电路606-1的输出。第三延迟电路606-3接收第二延迟电路606-2的输出。第四延迟电路606-4接收第三延迟电路606-3的输出。
在第一组延迟电路604和第二组延迟电路606中的每一个中，除了第一延迟电路和最后延迟电路以外，每个延迟电路将相应输入信号的相位偏移相同的量(360/N)。例如，在第一组延迟电路604中，延迟电路604-2、604-3将相应的输入信号的相位偏移相同的量(例如，在这个示例中为120度)；并且在第二组延迟电路606中，延迟电路606-2、606-3将相应输入信号的相位偏移相同的量(例如，在这个示例中为120度)。第一组延迟电路604和第二组延迟电路606中的第一延迟电路604-1、606-1和最后延迟电路604-4、606-4不偏移它们相应的输入信号的相位。
差分三倍倍频器600-1、600-2中的每一个的信号组合器608包括三个信号组合器电路608-1、608-2和608-3。信号组合器电路608-1组合延迟电路604-1和606-1的输出。信号组合器电路608-2组合延迟电路604-2和606-2的输出。信号组合器电路608-3组合延迟电路604-3和606-3的输出。
三个信号组合器608-1、608-2和608-3中的每一个分别输出具有第一极性和第二极性(示为-和+)的相应的差分输出信号(第一输出和第二输出)。信号组合器电路608-1、608-2和608-3的具有第一极性(例如示为-)的第一输出被输出到负载的第一输入(示出为图7中的阻性负载610-1和图8中的谐振电路610-2)，并且信号组合器电路608-1、608-2和608-3的具有第二极性(例如示为+)的第二输出被输出到负载的第二输入。负载两端的差分输出信号具有等于VCO频率的倍数的频率(例如，3*FVCO)。
在一些实现中，虽然未示出，但是图7和图8中示出的信号发生器602和延迟电路604、606可以由差分环形振荡器代替。
前面的描述本质上仅仅是说明性的，决不意图限制本公开、其应用或使用。本公开的广泛教导可以以各种形式来实现。因此，尽管本公开包括特定示例，但是本公开的真实范围不应该被限制如此，因为在研究附图、说明书和以下权利要求时，其他修改将变得显而易见。

Claims (19)

1.一种用于信号处理的系统，包括：
信号发生器，被配置为输出具有第一频率的第一信号并且输出具有所述第一频率且具有相对于所述第一信号偏移预定量的相位的一个或多个信号；和
信号组合器，被配置为组合所述第一信号和所述一个或多个信号以输出具有第二频率的经倍频的第二信号，其中所述第二频率大于所述第一频率，
其中当N表示包括所述第一信号和所述一个或多个信号的信号的总数时，所述信号组合器被配置为：
抵消所述第一信号和所述一个或多个信号的所述第一频率；
将所述第一信号的N次谐波和所述一个或多个信号的N次谐波同相相加以输出所述第二信号；和
输出具有等于所述第一频率的N倍的所述第二频率的所述第二信号。
2.根据权利要求1所述的系统，其中：
所述一个或多个信号包括第三信号和第四信号；
所述第三信号具有相对于所述第一信号偏移120度的相位；
所述第四信号具有相对于所述第一信号偏移240度的相位；和
所述第二频率是所述第一频率的三倍。
3.根据权利要求1所述的系统，其中所述信号发生器包括移相器，所述移相器包括彼此串联连接的(N-1)个延迟电路，其中：
所述(N-1)个延迟电路中的第一延迟电路接收所述第一信号；
所述(N-1)个延迟电路分别输出所述一个或多个信号；和
所述(N-1)个延迟电路中的每个延迟电路将相应的输入信号的相位偏移(360/N)度。
4.根据权利要求1所述的系统，其中所述信号发生器包括N级环形振荡器，其中：
所述N级环形振荡器的第一级输出所述第一信号；和
所述N级环形振荡器的剩余(N-1)级分别输出所述一个或多个信号。
5.根据权利要求1所述的系统，还包括耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2。
6.根据权利要求1所述的系统，还包括连接到所述信号组合器的谐振电路，所述谐振电路被配置成从所述第二信号中滤除残余的第一频率。
7.根据权利要求1所述的系统，还包括：
连接到所述信号组合器的分频器，用于将所述第二信号的所述第二频率除以2；和
连接到所述分频器的谐振电路，用于从所述分频器的输出中滤除残余的第一频率。
8.根据权利要求1所述的系统，还包括：
耦合到所述信号组合器的第一谐振电路，所述第一谐振电路被配置为对所述第二信号进行滤波并且输出经滤波的第二信号；
耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2；和
耦合到所述分频器的第二谐振电路，所述第二谐振电路被配置为对所述分频器的输出进行滤波。
9.一种用于信号处理的方法，包括：
使用信号发生器产生具有第一频率的第一信号；
使用所述信号发生器产生具有所述第一频率并具有相对于所述第一信号偏移预定量的相位的一个或多个信号；和
使用信号组合器将所述第一信号和所述一个或多个信号组合以输出具有第二频率的经倍频的第二信号，其中所述第二频率大于所述第一频率，
其中当N表示包括所述第一信号和所述一个或多个信号的信号的总数时，将所述第一信号和所述一个或多个信号组合包括：
使用所述信号组合器，抵消所述第一信号和所述一个或多个信号的所述第一频率；
使用所述信号组合器将所述第一信号的N次谐波和所述一个或多个信号中的N次谐波同相相加以输出所述第二信号；和
使用所述信号组合器输出具有等于所述第一频率的N倍的所述第二频率的所述第二信号。
10.根据权利要求9所述的方法，其中：
所述一个或多个信号包括第三信号和第四信号；
所述第三信号具有相对于所述第一信号偏移120度的相位；
所述第四信号具有相对于所述第一信号偏移240度的相位；和
所述第二频率是所述第一频率的三倍。
11.根据权利要求9所述的方法，还包括使用分频器将所述第二信号的所述第二频率除以2。
12.根据权利要求9所述的方法，还包括使用谐振电路从所述第二信号中滤除残余的第一频率。
13.根据权利要求9所述的方法，还包括：
使用分频器将所述第二信号的所述第二频率除以2以输出经分频的第二信号；和
使用谐振电路从所述经分频的第二信号中滤除残余的第一频率。
14.根据权利要求9所述的方法，还包括：
使用第一谐振电路对所述第二信号进行滤波以输出经滤波的第二信号；
使用分频器将所述第二信号的所述第二频率除以2以输出经分频的第二信号；和
使用第二谐振电路对所述经分频的第二信号进行滤波。
15.一种用于信号处理的系统，包括：
环形振荡器，所述环形振荡器包括多个级并被配置为输出多个信号，其中所述多个信号中的每个信号具有第一频率，由所述多个级中的第一级输出的、所述多个信号中的第一信号具有第一相位，并且其中由所述多个级中的剩余级分别输出的、所述多个信号中的剩余信号具有相对于所述第一相位偏移预定量的相位；和
信号组合器，所述信号组合器被配置为组合所述多个信号以输出具有第二频率的经倍频的第二信号，其中所述第二频率大于所述第一频率，
其中当N表示所述多个信号的总数时，所述信号组合器被配置为：
抵消所述多个信号的所述第一频率；
将所述多个信号的N次谐波同相相加以输出所述第二信号；和
输出具有等于所述第一频率的N倍的所述第二频率的所述第二信号。
16.根据权利要求15所述的系统，还包括耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2。
17.根据权利要求15所述的系统，还包括耦合到所述信号组合器的谐振电路，所述谐振电路被配置为对所述第二信号进行滤波。
18.根据权利要求15所述的系统，还包括：
耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2；和
耦合到所述分频器的谐振电路，所述谐振电路被配置为对所述分频器的输出进行滤波。
19.根据权利要求15所述的系统，还包括：
耦合到所述信号组合器的第一谐振电路，所述第一谐振电路被配置为对所述第二信号进行滤波并且输出经滤波的第二信号；
耦合到所述信号组合器的分频器，所述分频器被配置为将所述第二信号的所述第二频率除以2；和
耦合到所述分频器的第二谐振电路，所述第二谐振电路被配置为对所述分频器的输出进行滤波。
CN201680035212.0A 2015-06-17 2016-06-17 倍频器 Active CN107710599B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562180728P 2015-06-17 2015-06-17
US62/180,728 2015-06-17
US15/184,342 2016-06-16
US15/184,342 US9966937B2 (en) 2011-04-29 2016-06-16 Frequency multipliers
PCT/US2016/038055 WO2016205630A2 (en) 2015-06-17 2016-06-17 Frequency multipliers

Publications (2)

Publication Number Publication Date
CN107710599A CN107710599A (zh) 2018-02-16
CN107710599B true CN107710599B (zh) 2021-10-08

Family

ID=56292940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680035212.0A Active CN107710599B (zh) 2015-06-17 2016-06-17 倍频器

Country Status (3)

Country Link
US (1) US9966937B2 (zh)
CN (1) CN107710599B (zh)
WO (1) WO2016205630A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584885B2 (ja) * 2015-09-14 2019-10-02 株式会社東芝 雑音除去機能を有する機器
US10637450B2 (en) * 2017-02-03 2020-04-28 Telefonaktiebolaget Lm Ericsson (Publ) Broadband frequency tripler
DE102018210089A1 (de) * 2018-06-21 2019-12-24 Infineon Technologies Ag Frequenzvervielfacher und Verfahren zur Frequenzvervielfachung
US10411680B1 (en) * 2018-09-05 2019-09-10 Realtek Semiconductor Corp. Frequency tripler and method thereof
CN109787560B (zh) * 2019-01-29 2023-01-10 石家庄市凯拓电子技术有限公司 一种频标倍增器
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355655A (en) * 1965-08-17 1967-11-28 Bell Telephone Labor Inc Frequency tripler apparatus with isolation
US5838178A (en) * 1990-02-06 1998-11-17 Bull S.A. Phase-locked loop and resulting frequency multiplier
US6369622B1 (en) * 1999-09-29 2002-04-09 Agere Systems Guardian Corp. Clock doubler circuit with RC-CR phase shifter network
US7332976B1 (en) * 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
CN102158205A (zh) * 2011-03-14 2011-08-17 北京龙芯中科技术服务中心有限公司 一种时钟倍频器和装置及时钟倍频方法
CN102270964A (zh) * 2010-02-19 2011-12-07 赫梯特微波公司 倍频器
CN102893522A (zh) * 2010-03-23 2013-01-23 华盛顿大学 倍频收发器
CN103493365A (zh) * 2011-04-29 2014-01-01 马维尔国际贸易有限公司 使用自混频的倍频
CN103959654A (zh) * 2011-11-28 2014-07-30 高通股份有限公司 对频率进行1.5分频以产生正交信号

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017682A (en) 1973-08-09 1977-04-12 Victor Company Of Japan, Limited Radio frequency converter
US3961172A (en) 1973-12-03 1976-06-01 Robert Stewart Hutcheon Real-time cross-correlation signal processor
JPS5513625B2 (zh) 1975-02-05 1980-04-10
US3983501A (en) 1975-09-29 1976-09-28 The United States Of America As Represented By The Secretary Of The Navy Hybrid tracking loop for detecting phase shift keyed signals
GB8332897D0 (en) 1983-12-09 1984-01-18 Plessey Co Plc Fm detection
US4751575A (en) 1985-09-18 1988-06-14 Robert Bosch Gmbh Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape
US5111508A (en) 1989-02-21 1992-05-05 Concept Enterprises, Inc. Audio system for vehicular application
DE59008177D1 (de) 1989-07-20 1995-02-16 Siemens Ag Frequenzsynthesizer.
CA2120077A1 (en) 1993-06-17 1994-12-18 Louis Labreche System and method for modulating a carrier frequency
JP2576774B2 (ja) 1993-10-29 1997-01-29 日本電気株式会社 トリプラおよびクァドルプラ
JPH087018A (ja) 1994-06-21 1996-01-12 Fujitsu Ltd ｎ項乗算回路
US5774788A (en) 1995-03-17 1998-06-30 Hughes Electronics Remote ground terminal having an outdoor unit with a frequency-multiplier
US6535037B2 (en) * 2000-02-04 2003-03-18 James Maligeorgos Injection locked frequency multiplier
KR100351057B1 (ko) * 2000-09-26 2002-09-05 삼성전자 주식회사 주파수의 체배성능을 향상시키기 위한 검출제어부를구비하는 주파수 체배회로
JP2002223126A (ja) 2001-01-29 2002-08-09 Fujitsu Ltd 周波数逓倍装置
EP1313210A1 (en) 2001-11-14 2003-05-21 Semiconductor Ideas to The Market BV Quadrature frequency multiplier
GB0220338D0 (en) 2002-09-02 2002-10-09 Secretary Trade Ind Brit Production of variable concentration fluid mixtures
JP4006380B2 (ja) 2003-10-08 2007-11-14 株式会社日立製作所 周波数発生回路および通信システム
JP2005136836A (ja) 2003-10-31 2005-05-26 Seiko Epson Corp 逓倍発振回路及びこれを使用した無線通信装置
DE102004021224B4 (de) 2004-04-30 2006-11-09 Advanced Micro Devices, Inc., Sunnyvale Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
US20060246862A1 (en) 2005-04-27 2006-11-02 Bipul Agarwal Local oscillator for a direct conversion transceiver
US7642865B2 (en) 2005-12-30 2010-01-05 Stmicroelectronics Pvt. Ltd. System and method for multiple-phase clock generation
FR2930672B1 (fr) * 2008-04-29 2011-06-24 Parrot Procede et systeme de reconstitution de basses frequences dans un signal audio
CN102714501B (zh) * 2012-02-17 2014-06-25 华为技术有限公司 倍频器和产生倍频信号的方法
US8841944B1 (en) * 2013-03-18 2014-09-23 International Business Machines Corporation Frequency quadruplers at millimeter-wave frequencies
CN103219945B (zh) * 2013-04-12 2015-12-02 中国科学技术大学 一种带有奇次谐波抑制机制的注入锁定二倍频器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355655A (en) * 1965-08-17 1967-11-28 Bell Telephone Labor Inc Frequency tripler apparatus with isolation
US5838178A (en) * 1990-02-06 1998-11-17 Bull S.A. Phase-locked loop and resulting frequency multiplier
US6369622B1 (en) * 1999-09-29 2002-04-09 Agere Systems Guardian Corp. Clock doubler circuit with RC-CR phase shifter network
US7332976B1 (en) * 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
CN102270964A (zh) * 2010-02-19 2011-12-07 赫梯特微波公司 倍频器
CN102893522A (zh) * 2010-03-23 2013-01-23 华盛顿大学 倍频收发器
CN102158205A (zh) * 2011-03-14 2011-08-17 北京龙芯中科技术服务中心有限公司 一种时钟倍频器和装置及时钟倍频方法
CN103493365A (zh) * 2011-04-29 2014-01-01 马维尔国际贸易有限公司 使用自混频的倍频
CN103959654A (zh) * 2011-11-28 2014-07-30 高通股份有限公司 对频率进行1.5分频以产生正交信号

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A 290GHz frequency quadrupled SiGe voltage-controlled oscillator";Yang Lin等;《2011 IEEE 54th International Midwest Symposium on Circuits and Systems (MWSCAS)》;20110923;第1-4页 *

Also Published As

Publication number Publication date
US20160373094A1 (en) 2016-12-22
WO2016205630A4 (en) 2017-03-30
WO2016205630A3 (en) 2017-01-19
US9966937B2 (en) 2018-05-08
WO2016205630A2 (en) 2016-12-22
CN107710599A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107710599B (zh) 倍频器
US7332976B1 (en) Poly-phase frequency synthesis oscillator
US8237485B2 (en) System and method for multiple-phase clock generation
KR101575199B1 (ko) 분주 회로, 주파수 합성기 및 응용 회로
US20190074842A1 (en) Fractional-n phase lock loop apparatus and method using multi-element fractional dividers
EP2179504B1 (en) Calibration-free local oscillator signal generation for a harmonic-rejection mixer
US8471607B1 (en) High-speed frequency divider architecture
US8723568B1 (en) Local oscillator signal generation using delay locked loops
JP2004519917A (ja) 改善されたノイズとスパー性能をもつσ−δｎ分周周波数分周器
US11005485B2 (en) Frequency multiplier and method for frequency multiplying
WO2013086361A1 (en) Transformer power combiner with filter response
US7932766B2 (en) Digitally controlled oscillator with the wide operation range
US8754682B2 (en) Fractional divider for avoidance of LC-VCO interference and jitter
US7535277B2 (en) Frequency dividing phase shift circuit
CN113016139A (zh) 用于产生高比率倍频时钟信号的数字时钟电路
US9252790B2 (en) Locking multiple voltage-controlled oscillators with a single phase-locked loop
US7199626B2 (en) Delay-locked loop device capable of anti-false-locking and related methods
US20070049236A1 (en) Frequency conversion apparatus and frequency conversion method for suppressing spurious signals
US8155615B2 (en) Generation of a composite mitigation signal with a desired spectral energy distrubution
US8542040B1 (en) Reconfigurable divider circuits with hybrid structure
Casha et al. Analysis of the spur characteristics of edge-combining DLL-based frequency multipliers
US9698800B2 (en) System and method for clock generation with an output fractional frequency divider
US11177932B1 (en) System for generating multi phase clocks across wide frequency band using tunable passive polyphase filters
JP2010109716A (ja) 信号生成回路及びその信号生成方法
US9712143B2 (en) System and method for a reduced harmonic content transmitter for wireless communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant