CN107706237A - 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 - Google Patents
绝缘栅双极型晶体管器件及其制作方法、电力电子设备 Download PDFInfo
- Publication number
- CN107706237A CN107706237A CN201711046452.3A CN201711046452A CN107706237A CN 107706237 A CN107706237 A CN 107706237A CN 201711046452 A CN201711046452 A CN 201711046452A CN 107706237 A CN107706237 A CN 107706237A
- Authority
- CN
- China
- Prior art keywords
- type
- planar gate
- layer
- grid structure
- gate elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备，以改善绝缘栅双极型晶体管器件的综合性能，提高其的适用性。绝缘栅双极型晶体管器件包括栅极结构，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。
Description
技术领域
本发明涉及电力电子技术领域，特别是涉及一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备。
背景技术
在电力电子领域，绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是最具代表性的功率器件。IGBT是由双极结型晶体管(Bipolar JunctionTransistor，BJT)和金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOS)组成的复合全控型电压驱动式半导体功率器件，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
目前，如何改善IGBT器件的综合性能，提高IGBT器件的适用性，是亟待解决的技术问题。
发明内容
本发明实施例的目的是提供一种IGBT器件及其制作方法、电力电子设备，以改善IGBT器件的综合性能，提高IGBT器件的适用性。
本发明实施例提供了一种IGBT器件，包括栅极结构，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。
可选的，所述多个沟槽栅单元与所述多个平面栅单元所在的层面正交。
可选的，所述多个沟槽栅单元呈阵列排布，所述平面栅单元将行相邻且列相邻的四个所述沟槽栅单元连接。
可选的，所述平面栅单元为多晶硅平面栅单元，所述沟槽栅单元为多晶硅沟槽栅单元。
可选的，所述平面栅单元与所述沟槽栅单元的重叠宽度为0.8～1.2μm。
可选的，所述IGBT器件具体包括：N型半导体衬底，在所述N型半导体衬底的一侧且沿远离所述N型半导体衬底的方向依次设置的P型阱、N型发射极、第一介质层、所述栅极结构、第二介质层、第一金属层和钝化保护层，以及在所述N型半导体衬底的另一侧且沿远离所述N型半导体衬底的方向依次设置的N型场截止层、P型集电区和第二金属层；其中：
所述N型半导体衬底、所述P型阱和所述N型发射极的整体结构具有开口背向所述N型场截止层的沟槽，所述沟槽栅单元位于所述沟槽内；
所述P型阱远离所述N型半导体衬底的一侧具有P型接触区，所述第二介质层、所述第一介质层和所述N型发射极的整体结构具有通向所述P型接触区的第一接触孔；所述第二介质层具有通向所述栅极结构的第二接触孔；
所述第一金属层包括通过所述第一接触孔与所述P型接触区连接的发射极金属，以及通过所述第二接触孔与所述栅极结构连接的栅极连接金属。
可选的，所述沟槽的深度为4～6μm。
可选的，所述第一接触孔位于沿行向相邻的两个所述平面栅单元之间且位于沿列向相邻的两个所述平面栅单元之间。
可选的，所述栅极连接金属包括框形引线部以及与所述框形引线部连接的引出部，其中，所述框形引线部围绕所述栅极结构设置并通过所述第二接触孔与所述栅极结构连接。
本发明实施例提供的IGBT器件，其栅极结构为平面栅单元和沟槽栅单元的复合结构，采用该设计，可以有效降低栅极电阻；相对沟槽栅结构的IGBT器件，栅极输入电容更小，从而改善了器件的开关频率；相对沟槽栅结构的IGBT器件，由于饱和压降增大，因此降低了短路电流，改善了短路特性；同时相对平面栅结构的IGBT器件，又平衡了饱和压降和短路特性的参数，并且芯片的面积也减小。平面栅单元、沟槽栅单元的具体尺寸可以根据器件的参数要求灵活进行调整。因此，相比现有技术，本发明实施例IGBT器件的性能得到综合改善，适用性更强。
本发明实施例还提供一种电力电子设备，包括前述任一技术方案所述的IGBT器件。由于IGBT器件具有上述有益效果，因此，电力电子设备的电气性能也较佳。
本发明实施例还提供一种IGBT器件的制作方法，包括以下步骤：
形成栅极结构，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。
可选的，所述形成栅极结构，具体包括：
在N型半导体衬底的一侧表面依次形成第一氧化薄膜和掩模氧化层；
对所述第一氧化薄膜和所述掩模氧化层进行刻蚀，形成掩模图形，所述掩模图形包括对应所述沟槽栅单元的镂空区；
通过所述掩模图形的所述镂空区对所述N型半导体衬底进行刻蚀，形成沟槽；
在所述沟槽表面形成第二氧化薄膜，所述第二氧化薄膜和刻蚀后的所述第一氧化薄膜作为第一介质层；
去除刻蚀后的掩模氧化层；
形成位于所述沟槽内的所述沟槽栅单元，以及位于所述刻蚀后的所述第一氧化薄膜表面的平面栅单元。
可选的，所述制作方法还包括：
在所述N型半导体衬底靠近所述平面栅单元的一侧形成P型阱和N型发射极，所述P型阱、所述N型发射极和所述第一介质层沿靠近所述平面栅单元的方向依次排列；
在所述栅极结构远离所述第一介质层的一侧形成第二介质层，所述第二介质层具有通向所述P型阱的第一接触孔和通向所述栅极结构的第二接触孔，所述第一接触孔位于沿行向相邻的两个所述平面栅单元之间且位于沿列向相邻的两个所述平面栅单元之间；
在所述P型阱靠近所述N型发射极的一侧形成曝露于所述第一接触孔的P型接触区；
在所述第二介质层远离所述栅极结构的一侧形成第一金属层，所述第一金属层包括通过所述第一接触孔与所述P型接触区连接的发射极金属，以及通过所述第二接触孔与所述栅极结构连接的栅极连接金属；
在所述第一金属层远离所述第二介质层的一侧形成钝化保护层。
可选的，所述制作方法还包括：
在形成所述栅极结构之后，在所述N型半导体衬底远离所述栅极结构的一侧依次形成N型场截止层、P型集电区和第二金属层。
采用上述实施例方法制作的IGBT器件，其器件性能得到综合改善，适用性更强。
附图说明
图1为现有IGBT器件的平面栅结构俯视图；
图2为现有IGBT器件的沟槽栅结构俯视图；
图3为现有沟槽栅结构的电阻连接俯视图；
图4为本发明实施例IGBT器件的栅极结构立体示意图；
图5为本发明实施例IGBT器件的栅极结构俯视图；
图6为本发明实施例IGBT器件的纵向截面示意图；
图7为本发明实施例IGBT器件的一个元胞结构示意图；
图8为本发明实施例IGBT器件的栅极结构的电阻连接俯视图；
图9为图5的A-A处截面视图；
图10为图5的B-B处截面视图；
图11为图5的C-C处截面视图；
图12为IGBT器件的等效电路示意图；
图13为本实施例栅极结构与现有平面栅结构和沟槽栅结构的输入电容对比示意图；
图14为本实施例栅极结构与现有平面栅结构和沟槽栅结构的饱和压降对比示意图；
图15为本发明实施例IGBT器件的制作方法流程图；
图16a～图16i为本发明实施例IGBT器件的制作方法过程示意图。
附图标记：
现有技术部分：
011-平面栅单元；012-沟槽栅单元；
013-发射极接触孔；072-栅极连接金属。
本发明实施例部分：
1-栅极结构；11-平面栅单元；12-沟槽栅单元；
2-N型半导体衬底；3-P型阱；4-N型发射极；
5-第一介质层；6-第二介质层；7-第一金属层；
8-钝化保护层；9-N型场截止层；10-P型集电区；
13-第二金属层；14-沟槽；15-P型接触区；
16-第一接触孔；71-发射极金属；72-栅极连接金属；
721-框形引线部；722-引出部；51-第一氧化薄膜；
100-掩模氧化层；52-第二氧化薄膜。
具体实施方式
现有技术中，IGBT器件的栅极结构通常采用如图1所示的平面栅结构或如图2所示的沟槽栅结构，其中，平面栅结构包括多个平面栅单元011，沟槽栅结构包括多个沟槽栅单元012，发射极接触孔013位于相邻的平面栅单元011或沟槽栅单元012之间。平面栅结构的IGBT器件具有输入电容低，短路特性好，工艺技术简单等优点，但同时也具有导通压降大，器件元胞尺寸大及集成度低等缺陷；相对于平面栅结构的IGBT器件，沟槽栅结构的IGBT器件具有导通压降小，器件元胞尺寸小，集成度高等优点，但同时也具有输入电容大，短路特性差及工艺技术复杂等缺陷。因此，无论是采用平面栅结构，还是沟槽栅结构，都不能较好的平衡IGBT器件的参数特性。
为改善IGBT器件的综合性能，提高IGBT器件的适用性，本发明实施例提供了一种IGBT器件及其制作方法、电力电子设备。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
如图4和图5所示，本发明实施例一提供的IGBT器件，包括栅极结构1，栅极结构1包括多个平面栅单元11和多个沟槽栅单元12，其中：前述多个平面栅单元11位于同一层面，前述多个沟槽栅单元12位于前述多个平面栅单元11的一侧，且与前述多个平面栅单元11所在的层面相交，每个平面栅单元11与至少两个相邻的沟槽栅单元12连接。
请继续参照图4和图5所示，在本发明该实施例中，前述多个沟槽栅单元12与前述多个平面栅单元11所在的层面正交。前述多个沟槽栅单元12呈阵列排布，平面栅单元11将行相邻且列相邻的四个沟槽栅单元12连接。值得一提的是，在本发明的其它实施中，沟槽栅单元与多个平面栅单元所在的层面也可以呈小于90度的夹角；此外，平面栅单元与沟槽栅单元也可以采用其它排布连接方式，例如，平面栅单元将相邻的三个沟槽栅单元连接，等等，这里不做具体限定。
在一个具体实施例中，平面栅单元11为多晶硅平面栅单元，沟槽栅单元12为多晶硅沟槽栅单元。如图5、图6、图9～图11所示，IGBT器件具体包括：N型半导体衬底2，在N型半导体衬底2的一侧且沿远离N型半导体衬底2的方向依次设置的P型阱3、N型发射极4、第一介质层5、前述的栅极结构1、第二介质层6、第一金属层7和钝化保护层8，以及在N型半导体衬底2的另一侧且沿远离N型半导体衬底2的方向依次设置的N型场截止层9、P型集电区10和第二金属层13；其中：N型半导体衬底2、P型阱3和N型发射极4的整体结构具有开口背向N型场截止层9的沟槽14，沟槽栅单元12位于沟槽14内；P型阱3远离N型半导体衬底2的一侧具有P型接触区15，第二介质层6、第一介质层5和N型发射极4的整体结构具有通向P型接触区15的第一接触孔16；第二介质层6具有通向栅极结构1的第二接触孔(图中未示出)；第一金属层7包括通过第一接触孔16与P型接触区15连接的发射极金属71，以及通过第二接触孔与栅极结构1连接的栅极连接金属72(见图8所示)，栅极连接金属72具体包括框形引线部721以及与框形引线部721连接的引出部722，其中，框形引线部721围绕栅极结构1设置并通过第二接触孔与栅极结构1连接。
如图5所示，该实施例中，第一接触孔16位于沿行向相邻的两个平面栅单元11之间且位于沿列向相邻的两个平面栅单元11之间。图7所示即为图5所示结构中的一个元胞结构，从图5和图7中可以看出，平面栅单元11、沟槽栅单元12、第一接触孔16排列紧凑，元胞尺寸较小，集成度较高。
如图12所示为IGBT器件的等效电路示意图。IGBT器件工作时，在栅极开启过程中，栅极驱动源给栅极输入电容Cies(Cies＝Cge+Cgc)充电，栅极电阻Rg的大小与输入电容Cies充电的峰值电流大小呈反比，输入电容Cies的大小与栅极充电电荷Qg的大小呈正比，器件工作频率f与栅极电阻Rg和输入电容Cies成反比。
请对比图3和图8所示，在本发明实施例中，沟槽栅单元12和平面栅单元11整体连接成纵横交错的网状，这等效于将更多的电阻进行并联，从而有效降低了栅极电阻Rg。其中，图3所示的现有技术中，栅极连接金属072与沟槽栅单元012电性连接。
本发明实施例的IGBT器件与现有沟槽栅结构的IGBT器件和平面栅结构的IGBT器件的输入电容Cies的仿真对比结果如图13所示，可以看出，相比沟槽栅结构的IGBT器件，本发明实施例的IGBT器件的输入电容Cies得到有效降低。
本发明实施例的IGBT器件与现有沟槽栅结构的IGBT器件和平面栅结构的IGBT器件的饱和压降Vce的仿真对比结果如图14所示，可以看出，相比平面栅结构的IGBT器件，本发明实施例的IGBT器件的饱和压降Vce的变化率相对较小。
根据上述仿真分析可以看出，IGBT器件采用本发明实施例的栅极结构设计，可以有效降低栅极电阻；相对沟槽栅结构的IGBT器件，栅极输入电容更小，从而改善了器件的开关频率；相对沟槽栅结构的IGBT器件，由于饱和压降增大，因此降低了短路电流，改善了短路特性；同时相对平面栅结构的IGBT器件，又平衡了饱和压降和短路特性的参数，并且芯片的面积也减小。IGBT器件的一个元胞结构如图7所示，其中，平面栅单元11、沟槽栅单元12的具体尺寸，如W1，W2等，可以通过仿真模拟和版图设计来调整，以满足不同器件的参数要求。相比现有技术，本发明实施例IGBT器件的性能得到综合改善，适用性更强。
在本发明上述实施例中，如图7所示，平面栅单元11与沟槽栅单元12的重叠宽度c为0.8～1.2μm，以实现平面栅单元11与沟槽栅单元12的可靠连接。沟槽的深度为4～6μm，具体可以根据不同器件的参数要求来灵活进行调整。
本发明实施例还提供一种电力电子设备，包括前述任一技术方案的IGBT器件。由于IGBT器件具有上述有益效果，因此，电力电子设备的电气性能也较佳。电力电子设备的具体类型不限，例如可以为交流电机、变频器、开关电源、照明设备或牵引传动设备等。
基于相同的发明构思，本发明实施例还提供一种IGBT器件的制作方法，包括以下步骤：
形成栅极结构，栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：多个平面栅单元位于同一层面，多个沟槽栅单元位于多个平面栅单元的一侧，且与多个平面栅单元所在的层面相交，每个平面栅单元与至少两个相邻的沟槽栅单元连接。
如图15所示，在本发明一个具体实施例中，IGBT器件的制作方法具体包括以下步骤：
步骤101、如图16a所示，在N型半导体衬底2的一侧表面依次形成第一氧化薄膜51和掩模氧化层100。N型半导体衬底可采用N型单晶硅片，首先采用生长工艺在N型单晶硅片表面形成一层起保护作用的薄氧化层，作为第一氧化薄膜，然后继续采用生长工艺形成一层厚氧化层作为掩模氧化层。
步骤102、如图16b所示，对第一氧化薄膜51和掩模氧化层100进行刻蚀，形成掩模图形，掩模图形包括对应沟槽栅单元的镂空区。具体可以通过光刻和刻蚀工艺完成该步骤。
步骤103、如图16c所示，通过掩模图形的镂空区对N型半导体衬底2进行刻蚀，形成沟槽14。对N型半导体衬底的刻蚀可以采用等离子刻蚀工艺，沟槽的深度范围为4～6μm，具体深度具体可以根据不同器件的参数要求来灵活进行调整。
步骤104、如图16d所示，在沟槽14表面形成第二氧化薄膜52，第二氧化薄膜52和刻蚀后的第一氧化薄膜51作为IGBT器件的第一介质层。与第一氧化薄膜类似，第二氧化薄膜可以采用生长工艺形成在沟槽表面，从而对沟槽表面起到保护作用。
步骤105、去除刻蚀后的掩模氧化层。此时，第二氧化薄膜和刻蚀后的第一氧化薄膜作为第一介质层，用于隔离N型半导体衬底与后续制作的栅极结构。
步骤106、如图16e所示，形成位于沟槽内的沟槽栅单元12，以及位于刻蚀后的第一氧化薄膜51表面的平面栅单元11。具体的，首先采用化学气相沉积方式在第一介质层远离N型半导体衬底的一侧沉积一层厚的多晶硅层，并填充满沟槽，然后通过光刻和刻蚀工艺形成沟槽栅单元和平面栅单元的图形，即形成栅极结构的图形。该步骤完成后，栅极结构制作完毕。
步骤107、如图16f所示，在N型半导体衬底2靠近平面栅单元11的一侧形成P型阱3和N型发射极4，P型阱3、N型发射极4和第一介质层5的层结构沿靠近平面栅单元11的方向依次排列。具体的，首先通过离子注入和热扩散工艺在N型半导体衬底靠近平面栅单元的一侧掺杂P型杂质，使形成P型阱，然后再通过离子注入和热扩散工艺在P型阱靠近平面栅单元的一侧掺杂N型杂质，形成N型发射极。
步骤108、如图16g所示，在栅极结构远离第一介质层5的一侧形成第二介质层6，第二介质层6具有通向P型阱3的第一接触孔16和通向栅极结构的第二接触孔(图中未示出)，可参照图5所示，使第一接触孔16位于沿行向相邻的两个平面栅单元11之间且位于沿列向相邻的两个平面栅单元11之间。第二介质层可以为氧化膜层，采用化学气相沉积方式沉积，然后通过光刻和刻蚀工艺形成第一接触孔和第二接触孔的图形。
步骤109、如图16g所示，在P型阱3靠近N型发射极4的一侧形成曝露于第一接触孔16的P型接触区15。具体的，通过离子注入和热扩散工艺在P型阱曝露于第一接触孔的区域掺杂P型杂质，从而形成P型接触区。
步骤110、如图16h所示，在第二介质层6远离栅极结构的一侧形成第一金属层，第一金属层包括通过第一接触孔与P型接触区15连接的发射极金属71，以及通过第二接触孔与栅极结构连接的栅极连接金属。具体的，采用物理气相沉积的方式溅射一层金属层，然后通过光刻和刻蚀工艺形成第一金属层的图形。
步骤111、如图16h所示，在第一金属层远离第二介质层6的一侧形成钝化保护层8，钝化保护层8曝露出部分发射极金属71，以能够与外部电性连接，此外，钝化保护层8还以保护器件免受环境水汽和杂质的污染。
步骤112、如图16i所示，在N型半导体衬底2远离栅极结构的一侧依次形成N型场截止层9、P型集电区10和第二金属层13。其中，N型场截止层、P型集电区采用离子注入和扩散工艺形成，第二金属层采用物理气相沉积工艺溅射形成。
采用上述实施例方法制作的IGBT器件，其器件性能得到综合改善，适用性更强。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种绝缘栅双极型晶体管器件，包括栅极结构，其特征在于，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。
2.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述多个沟槽栅单元与所述多个平面栅单元所在的层面正交。
3.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述多个沟槽栅单元呈阵列排布，所述平面栅单元将行相邻且列相邻的四个所述沟槽栅单元连接。
4.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述平面栅单元为多晶硅平面栅单元，所述沟槽栅单元为多晶硅沟槽栅单元。
5.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述平面栅单元与所述沟槽栅单元的重叠宽度为0.8～1.2μm。
6.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述绝缘栅双极型晶体管器件具体包括：N型半导体衬底，在所述N型半导体衬底的一侧且沿远离所述N型半导体衬底的方向依次设置的P型阱、N型发射极、第一介质层、所述栅极结构、第二介质层、第一金属层和钝化保护层，以及在所述N型半导体衬底的另一侧且沿远离所述N型半导体衬底的方向依次设置的N型场截止层、P型集电区和第二金属层；其中：
所述N型半导体衬底、所述P型阱和所述N型发射极的整体结构具有开口背向所述N型场截止层的沟槽，所述沟槽栅单元位于所述沟槽内；
所述P型阱远离所述N型半导体衬底的一侧具有P型接触区，所述第二介质层、所述第一介质层和所述N型发射极的整体结构具有通向所述P型接触区的第一接触孔；所述第二介质层具有通向所述栅极结构的第二接触孔；
所述第一金属层包括通过所述第一接触孔与所述P型接触区连接的发射极金属，以及通过所述第二接触孔与所述栅极结构连接的栅极连接金属。
7.如权利要求6所述的绝缘栅双极型晶体管器件，其特征在于，所述沟槽的深度为4～6μm。
8.如权利要求6所述的绝缘栅双极型晶体管器件，其特征在于，所述第一接触孔位于沿行向相邻的两个所述平面栅单元之间且位于沿列向相邻的两个所述平面栅单元之间。
9.如权利要求6所述的绝缘栅双极型晶体管器件，其特征在于，所述栅极连接金属包括框形引线部以及与所述框形引线部连接的引出部，其中，所述框形引线部围绕所述栅极结构设置并通过所述第二接触孔与所述栅极结构连接。
10.一种电力电子设备，其特征在于，包括如权利要求1～9任一项所述的绝缘栅双极型晶体管器件。
11.一种绝缘栅双极型晶体管器件的制作方法，其特征在于，包括以下步骤：
形成栅极结构，所述栅极结构包括多个平面栅单元和多个沟槽栅单元，其中：所述多个平面栅单元位于同一层面，所述多个沟槽栅单元位于所述多个平面栅单元的一侧，且与所述多个平面栅单元所在的层面相交，每个所述平面栅单元与至少两个相邻的所述沟槽栅单元连接。
12.如权利要求11所述的制作方法，其特征在于，所述形成栅极结构，具体包括：
在N型半导体衬底的一侧表面依次形成第一氧化薄膜和掩模氧化层；
对所述第一氧化薄膜和所述掩模氧化层进行刻蚀，形成掩模图形，所述掩模图形包括对应所述沟槽栅单元的镂空区；
通过所述掩模图形的所述镂空区对所述N型半导体衬底进行刻蚀，形成沟槽；
在所述沟槽表面形成第二氧化薄膜，所述第二氧化薄膜和刻蚀后的所述第一氧化薄膜作为第一介质层；
去除刻蚀后的掩模氧化层；
形成位于所述沟槽内的所述沟槽栅单元，以及位于所述刻蚀后的所述第一氧化薄膜表面的平面栅单元。
13.如权利要求12所述的制作方法，其特征在于，所述制作方法还包括：
在所述N型半导体衬底靠近所述平面栅单元的一侧形成P型阱和N型发射极，所述P型阱、所述N型发射极和所述第一介质层沿靠近所述平面栅单元的方向依次排列；
在所述栅极结构远离所述第一介质层的一侧形成第二介质层，所述第二介质层具有通向所述P型阱的第一接触孔和通向所述栅极结构的第二接触孔，所述第一接触孔位于沿行向相邻的两个所述平面栅单元之间且位于沿列向相邻的两个所述平面栅单元之间；
在所述P型阱靠近所述N型发射极的一侧形成曝露于所述第一接触孔的P型接触区；
在所述第二介质层远离所述栅极结构的一侧形成第一金属层，所述第一金属层包括通过所述第一接触孔与所述P型接触区连接的发射极金属，以及通过所述第二接触孔与所述栅极结构连接的栅极连接金属；
在所述第一金属层远离所述第二介质层的一侧形成钝化保护层。
14.如权利要求12所述的制作方法，其特征在于，所述制作方法还包括：
在形成所述栅极结构之后，在所述N型半导体衬底远离所述栅极结构的一侧依次形成N型场截止层、P型集电区和第二金属层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711046452.3A CN107706237B (zh) | 2017-10-31 | 2017-10-31 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
| PCT/CN2018/099611 WO2019085577A1 (zh) | 2017-10-31 | 2018-08-09 | 缘栅双极型晶体管器件及其制作方法、电力电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711046452.3A CN107706237B (zh) | 2017-10-31 | 2017-10-31 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706237A true CN107706237A (zh) | 2018-02-16 |
| CN107706237B CN107706237B (zh) | 2024-03-29 |
Family
ID=61178147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711046452.3A Active CN107706237B (zh) | 2017-10-31 | 2017-10-31 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107706237B (zh) |
| WO (1) | WO2019085577A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019085577A1 (zh) * | 2017-10-31 | 2019-05-09 | 格力电器（武汉）有限公司 | 缘栅双极型晶体管器件及其制作方法、电力电子设备 |
| CN109801911A (zh) * | 2019-01-29 | 2019-05-24 | 上海擎茂微电子科技有限公司 | 一种混合元胞型集成igbt器件 |
| CN112117327A (zh) * | 2020-08-17 | 2020-12-22 | 江苏东海半导体科技有限公司 | 一种igbt器件及其制造工艺 |
| CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476443B1 (en) * | 1998-10-14 | 2002-11-05 | International Rectifier Corporation | MOSgated device with trench structure and remote contact and process for its manufacture |
| CN1510761A (zh) * | 2002-12-24 | 2004-07-07 | �����Զ�����ʽ���� | 埋入栅型半导体器件 |
| US20060001084A1 (en) * | 2002-10-04 | 2006-01-05 | Koninklijke Philips Electronics, N.V. | Power semiconductor devices |
| JP2011009539A (ja) * | 2009-06-26 | 2011-01-13 | Fuji Electric Systems Co Ltd | 半導体装置 |
| WO2011118512A1 (ja) * | 2010-03-24 | 2011-09-29 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型バイポーラトランジスタ |
| US20120074461A1 (en) * | 2010-09-21 | 2012-03-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| CN104319287A (zh) * | 2014-10-31 | 2015-01-28 | 无锡同方微电子有限公司 | 一种沟槽栅型半导体器件结构及其制作方法 |
| CN105489644A (zh) * | 2015-12-30 | 2016-04-13 | 杭州士兰集成电路有限公司 | Igbt器件及其制作方法 |
| CN207517698U (zh) * | 2017-10-31 | 2018-06-19 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管器件和电力电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010039842A1 (en) * | 2008-09-30 | 2010-04-08 | Ixys Corporation | Insulated gate bipolar transistor |
| TWI462294B (zh) * | 2010-09-21 | 2014-11-21 | Toshiba Kk | Semiconductor element and manufacturing method thereof |
| CN107706237B (zh) * | 2017-10-31 | 2024-03-29 | 珠海零边界集成电路有限公司 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
-
2017
- 2017-10-31 CN CN201711046452.3A patent/CN107706237B/zh active Active
-
2018
- 2018-08-09 WO PCT/CN2018/099611 patent/WO2019085577A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476443B1 (en) * | 1998-10-14 | 2002-11-05 | International Rectifier Corporation | MOSgated device with trench structure and remote contact and process for its manufacture |
| US20060001084A1 (en) * | 2002-10-04 | 2006-01-05 | Koninklijke Philips Electronics, N.V. | Power semiconductor devices |
| CN1510761A (zh) * | 2002-12-24 | 2004-07-07 | �����Զ�����ʽ���� | 埋入栅型半导体器件 |
| JP2011009539A (ja) * | 2009-06-26 | 2011-01-13 | Fuji Electric Systems Co Ltd | 半導体装置 |
| WO2011118512A1 (ja) * | 2010-03-24 | 2011-09-29 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型バイポーラトランジスタ |
| US20120074461A1 (en) * | 2010-09-21 | 2012-03-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| CN104319287A (zh) * | 2014-10-31 | 2015-01-28 | 无锡同方微电子有限公司 | 一种沟槽栅型半导体器件结构及其制作方法 |
| CN105489644A (zh) * | 2015-12-30 | 2016-04-13 | 杭州士兰集成电路有限公司 | Igbt器件及其制作方法 |
| CN207517698U (zh) * | 2017-10-31 | 2018-06-19 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管器件和电力电子设备 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019085577A1 (zh) * | 2017-10-31 | 2019-05-09 | 格力电器（武汉）有限公司 | 缘栅双极型晶体管器件及其制作方法、电力电子设备 |
| CN109801911A (zh) * | 2019-01-29 | 2019-05-24 | 上海擎茂微电子科技有限公司 | 一种混合元胞型集成igbt器件 |
| CN112117327A (zh) * | 2020-08-17 | 2020-12-22 | 江苏东海半导体科技有限公司 | 一种igbt器件及其制造工艺 |
| CN112117327B (zh) * | 2020-08-17 | 2022-06-28 | 江苏东海半导体科技有限公司 | 一种igbt器件及其制造工艺 |
| CN114050184A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 低米勒电容功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706237B (zh) | 2024-03-29 |
| WO2019085577A1 (zh) | 2019-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706237A (zh) | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 | |
| WO2016080269A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
| JP3327135B2 (ja) | 電界効果トランジスタ | |
| KR20220031762A (ko) | 절연체 아래에 상호접속부를 갖는 반도체―온―절연체 집적 회로 | |
| JP6495751B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI415173B (zh) | 低米勒電容之超級接面功率電晶體製造方法 | |
| WO2006109265A1 (en) | Semiconductor device and method for manufacture | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN106611784B (zh) | 半导体器件及其制造方法 | |
| JPH04279065A (ja) | ショットキー接合型半導体素子 | |
| US9064868B2 (en) | Advanced faraday shield for a semiconductor device | |
| CN105336779B (zh) | Ldmos器件及其形成方法 | |
| CN111755523A (zh) | 一种具有低阻n型电子通道的超结soi-ldmos器件 | |
| CN107046057A (zh) | 半导体器件及其制造方法 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| JP5783328B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN207517698U (zh) | 绝缘栅双极型晶体管器件和电力电子设备 | |
| JP2021150375A (ja) | 半導体装置 | |
| CN110634948B (zh) | Ldmos器件及其形成方法 | |
| JPS61281556A (ja) | 電気短絡部を形成する方法 | |
| US5106783A (en) | Process for fabricating semiconductor devices with self-aligned contacts | |
| JP2008270378A (ja) | 半導体装置の製造方法、それを用いた半導体装置及び電力変換装置 | |
| CN207781610U (zh) | 功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191030 Address after: Room 1001, No.8, Lianshan lane, Jingshan Road, Jida, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |