CN110634948B - Ldmos器件及其形成方法 - Google Patents
Ldmos器件及其形成方法 Download PDFInfo
- Publication number
- CN110634948B CN110634948B CN201810651175.7A CN201810651175A CN110634948B CN 110634948 B CN110634948 B CN 110634948B CN 201810651175 A CN201810651175 A CN 201810651175A CN 110634948 B CN110634948 B CN 110634948B
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- ldmos device
- dummy
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims description 40
- 238000000059 patterning Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 16
- 150000002500 ions Chemical class 0.000 description 24
- 239000012535 impurity Substances 0.000 description 18
- -1 boron ions Chemical class 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 11
- 210000000746 body region Anatomy 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910001449 indium ion Inorganic materials 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910001439 antimony ion Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种LDMOS器件及其形成方法，所述LDMOS器件包括：衬底，所述衬底包括漂移区；场氧化层，位于所述漂移区的衬底上；栅极结构，包括覆盖部分所述场氧化层和衬底的栅电极，以及与所述栅电极相邻的场极板，栅电极的延伸方向为第一方向，在衬底投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；漏区，位于所述场极板一侧的漂移区中；源区，位于所述栅电极一侧的衬底中。本发明所述LDMOS器件的场极板包括多个伪栅结构，伪栅结构之间留有空隙，可以降低靠近漏端一侧的场极板与漂移区之间电场强度，优化LDMOS器件的电学性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种LDMOS器件及其形成方法。
背景技术
横向扩散金属氧化物半导体(LDMOS，Lateral Double-Diffused MOSFET)主要应用于功率集成电路，例如面向移动电话基站的射频功率放大器，也可以应用于高频(HF)、特高频(VHF)与超高频(UHF)广播传输器以及微波雷达与导航系统等。LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。
横向双扩散场效应管(LDMOS)中，在位于漂移区的场氧化层底部得到均匀电场是这类器件的关键，该电场受到漂移区的长度、场氧化层上表面场极板的轮廓形状、以及场氧化层的边缘轮廓的影响。
现有的横向双扩散场效应管(LDMOS)的电学性能有待提高。
发明内容
本发明解决的问题是提供一种LDMOS器件及其形成方法，优化双扩散场效应管(LDMOS)的电学性能。
为解决上述问题，本发明提供一种LDMOS器件，包括：衬底，所述衬底包括漂移区；场氧化层，位于所述漂移区的衬底上；栅极结构，包括覆盖部分所述场氧化层和衬底的栅电极，以及与所述栅电极相邻的场极板，栅电极的延伸方向为第一方向，在衬底投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；漏区，位于所述场极板一侧的漂移区中；源区，位于所述栅电极一侧的衬底中。
可选的，所述第一方向的多个伪栅结构等间隔排列；第二方向的多个伪栅结构之间等间隔排列。
可选的，所述多个伪栅结构在衬底投影面上呈矩阵式排布。
可选的，第一方向为列向，第二方向为行方向，相邻列的伪栅结构错位排布。
可选的，在衬底投影面上，所述伪栅结构的形状为矩形。
可选的，在衬底投影面上，所述伪栅结构的形状为等腰三角形，相邻列伪栅结构构成伪栅组，包括第一列伪栅和第二列伪栅，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
可选的，所述栅电极与所述伪栅结构材料相同。
可选的，所述栅电极与所述伪栅结构的材料为多晶硅。
可选的，所述伪栅结构通过插塞连接于地端。
相应的，本发明还提供一种LDMOS器件的形成方法，包括：提供半导体衬底，在所述半导体衬底中形成漂移区；在所述漂移区衬底上形成场氧化层；形成栅极结构，所述栅极结构包括部分所述场氧化层和衬底上的栅电极，以及与所述栅极结构相邻的场极板，所述场极板包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；在所述场极板一侧的漂移区中形成漏区；在所述栅电极一侧的衬底中形成源区。
可选的，在形成所述栅电极的过程中形成所述场极板。
可选的，形成所述栅极结构包括：形成覆盖所述衬底和所述场氧化层的栅极材料层；在所述栅极材料层上形成掩膜层；图形化所述掩膜层形成图形层；以所述图形层为掩膜，刻蚀所述栅极材料层，形成栅电极以及多个伪栅结构，所述多个伪栅结构用于构成所述场极板。
可选的，所述第一方向的多个伪栅结构等间隔排列；第二方向的多个伪栅结构之间等间隔排列。
可选的，所述多个伪栅结构在衬底投影面上呈矩阵式排布。
可选的，第一方向为列向，第二方向为行方向，相邻列的伪栅结构错位排布。
可选的，在衬底投影面上，所述伪栅结构的形状为矩形。
可选的，在衬底投影面上，所述伪栅结构的形状为等腰三角形，相邻列伪栅结构构成伪栅组，包括第一列伪栅和第二列伪栅，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
可选的，所述栅电极与所述伪栅结构材料相同。
可选的，所述栅电极与所述伪栅结构的材料为多晶硅。
可选的，形成所述伪栅结构后，还包括：形成覆盖所述栅极结构、源区和漏区的介质层；在所述介质层中形成与所述伪栅结构相连的插塞，所述插塞用于接于地端。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明所述LDMOS器件包括栅极结构，所述栅极结构包括栅电极以及场极板，所述场极板包括多个伪栅结构，伪栅结构之间留有空隙，空隙区域使靠近漏区一侧的场氧化层与漂移区交界处的电子分布减少，从而使得场极板与漂移区之间电压差减小，进而使得场极板以及漂移区之间的电场强度变弱，优化了LDMOS器件的电学性能。
本发明还提供了一种LDMOS器件的形成方法，形成栅极结构包括栅电极以及场极板，所述场极板包括多个伪栅结构，形成的伪栅结构之间留有空隙，空隙区域使靠近漏区一侧的场氧化层与漂移区交界处的电子分布减少，从而使得场极板与漂移区之间电压差减小，进而使得场极板以及漂移区之间的电场强度变弱，优化了LDMOS器件的电学性能。
附图说明
图1是一种LDMOS器件的结构示意图；
图2是图1所示LDMOS器件的俯视图；
图3是图1所示LDMOS器件的电场强度变化曲线图；
图4是本发明LDMOS器件一实施例的结构示意图；
图5是图4所示LDMOS器件一实施例的俯视图；
图6是本发明所述LDMOS器件另一实施例的俯视图；
图7是本发明所述LDMOS器件又一实施例的俯视图。
图8至图14是本发明LDMOS器件的形成方法一实施例中各步骤对应的结构示意图；
图15是本发明LDMOS器件的形成方法另一实施例中形成栅极结构步骤对应的结构俯视图；
图16是本发明LDMOS器件的形成方法又一实施例中形成栅极结构步骤对应的结构俯视图。
具体实施方式
由背景技术可知，LDMOS器件的电学性能仍有待提高。现结合一种LDMOS器件的结构分析其原因。
参考图1至图3，图1示出了一种LDMOS器件的结构示意图，图2是图1所示LDMOS器件的俯视图，图3是图1所示LDMOS器件的电场强度变化曲线图。
结合参考图1和图2，图2仅示意衬底以及栅极结构，提供一种LDMOS器件，所述LDMOS器件包括：衬底10，所述衬底10包括漂移区11以及与漂移区11相邻的阱区12；场氧化层13，位于所述漂移区11的衬底10上；栅极结构20，包括覆盖部分所述场氧化层13和衬底10的栅电极14以及场极板15，所述栅电极14与所述场极板15相连，为一体结构，所述场极板15位于所述场氧化层13上；漏区16，位于所述场极板15一侧的漂移区11中；源区17，位于所述栅电极14一侧的衬底10中；体区18，位于所述源区17远离所述漏区16一侧。
所述场极板15和栅电极14为一体结构，这样，在截止状态时，场极板15和栅电极14接相同的零电位，而在导通状态时，场极板15和栅电极14共同加载栅电极14的导通电压。因此，当漏区16电压上升到较高的工作电压时(通常远高于导通情况下的栅电极14的电压)，在漂移区11会有一个连续的电压分布，而场极板15则是固定的与栅电极14相同的电压。这样就会使场极板15和漏区16之间的电压差有一个分布，并在靠近漏区16的一端形成一个较高的电压差。这样，场极板15和漂移区11之间就会形成较强的电场。参考图3，在场极板15(如图1所示)靠近漏区16(如图1所示)一侧，电场强度较高，会形成一个峰值区域，使得LDMOS器件的电学性能较差。
为了解决技术问题，本发明提供一种LDMOS器件，包括：衬底，所述衬底包括漂移区；场氧化层，位于所述漂移区的衬底上；栅极结构，包括覆盖部分所述场氧化层和衬底的栅电极，以及与所述栅电极相邻的场极板，栅电极的延伸方向为第一方向，在衬底投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；漏区，位于所述场极板一侧的漂移区中；源区，位于所述栅电极一侧的衬底中。
本发明所述LDMOS器件包括栅极结构，所述栅极结构包括栅电极以及场极板，所述场极板包括多个伪栅结构，伪栅结构之间留有空隙，空隙区域使靠近漏区一侧的场氧化层与漂移区交界处的电子分布减少，从而使得场极板与漂移区之间电压差减小，进而使得场极板以及漂移区之间的电场强度变弱，优化了LDMOS器件的电学性能。
为使本发明的上述目的、特征和有点能够更为明显易懂，下面结合附图对本发明具体实施例做详细的说明。
图4至图5示出本发明LDMOS器件一实施例的结构示意图，图5为图4所示LDMOS器件一实施例的俯视图，所述LDMOS器件包括：
衬底100，所述衬底100包括漂移区101；场氧化层103，位于所述漂移区101的衬底100上；栅极结构110，包括覆盖部分所述场氧化层103和衬底100的栅电极104，以及与所述栅电极104相邻的场极板(未标示)，栅电极104的延伸方向为第一方向，在衬底100投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构105，所述伪栅结构105位于所述场氧化层103上；漏区106，位于所述场极板一侧的漂移区101中；源区107，位于所述栅电极104一侧的衬底100中。
所述衬底100用于为后续形成LDMOS器件提供工艺平台。
本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底、绝缘体上的锗衬底、玻璃基底或III-V族化合物衬底(例如氮化镓基底或砷化镓衬底等)。
当所述LDMOS器件为P型半导体器件时，所述衬底100为N型掺杂；当所述LDMOS器件为N型半导体器件时，所述衬底100为P型掺杂。在本实施例中，所述LDMOS器件为N型LDMOS器件，所述衬底100掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
本发明所述实施例中，所述漂移区101用于形成高阻区，以提供所述LDMOS器件的击穿电压。在本实施例中，所述漂移区101位于所述LDMOS器件的衬底100一侧，所述漂移区101掺杂离子类型为N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
在本实施例中，所述LDMOS器件还包括阱区102，位于所述半导体衬底100中与所述漂移区101相邻。具体的，所述阱区102掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
LDMOS器件结构包括形成在衬底上的多个器件结构。所述场氧化层103用于实现器件结构之间的绝缘。在本实施例中，所述场氧化层103还用于通过降低电场密度以改善LDMOS器件的击穿电压。
本实施例中，所述场氧化层103的材料为氧化硅，在其他实施例中，所述场氧化层的材料还可以为氮化硅或氮氧化硅。
在本实施例中，所述伪栅结构105位于所述场氧化层103上，覆盖部分所述场氧化层103，所述栅电极104覆盖部分所述场氧化层103、漂移区101以及阱区102。所述栅电极104与所述伪栅结构105材料相同，为多晶硅材料。在其他实施例中，所述栅电极与所述伪栅结构的材料还可以为金属材料，所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。
在本实施例中，所述半导体结构还包括栅介质层(未图示)，所述栅介质层位于所述栅电极104的下表面，用于隔离所述阱区102、漂移区101、源区107和栅极结构110。具体的，所述栅介质层的材料与所述场氧化层103的材料相同，均为氧化硅，在其他实施例中，所述栅介质层的材料可以为高K栅介质层材料。
参考图5，本实施例中，在所述衬底100投影面上，所述第一方向的多个伪栅结构105等间隔排列；第二方向的多个伪栅结构105之间等间隔排列。
具体的，所述多个伪栅结构105在衬底100投影面上呈矩阵式排布。
需要说明的是，在不同应用中所述伪栅结构105之间的间距应该不同，所述伪栅结构105的数量也应根据具体应用环境确定。
在所述衬底100投影面上，所述伪栅结构105的形状为矩形。具体的，所述伪栅结构105的形状可以为正方形或长方形。
继续参考图4，本实施例中，所述源区107与所述漏区106掺杂离子相同，掺杂有N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
需要说明的是，在本实施例中，所述LDMOS器件还包括：体区108，位于所述源区107远离所述漏区106一侧。所述体区108与所述漂移区101的掺杂离子类型相同，为N型杂质离子。
本实施例中，所述体区108与所述源区107通过金属条(未图示)实现短路以进行欧姆连接，使得接入源区107的电流通过所述阱区102。
在本实施例中，所述LDMOS器件还包括插塞(未图示)，所述伪栅结构105通过插塞连接于地端。所述插塞的材料为金属，例如铜或钨。
本发明所述LDMOS器件中，包括栅极结构，所述栅极结构包括栅电极以及场极板，所述场极板包括多个伪栅结构，所述多个伪栅结构通过插塞接于地端，与传统的场极板与栅电极一体的结构相比，本发明多个伪栅结构可以使得在靠近漏区一侧的场氧化层与漂移区交界处的电子分布减少，使得场极板与漂移区之间电压差减小，从而使得场极板以及漂移区之间的电场强度变弱，优化了LDMOS器件的电学性能。
参考图6，示出了本发明所述LDMOS器件另一实施例的俯视图。本实施例与图4和图5所示实施例相同之处不再赘述，不同之处在于：在衬底200投影面上，以所述第一方向为列向，第二方向为行方向，相邻列的伪栅结构205错位排布。
通过形成错位排布的伪栅结构，可以使得聚集在场氧化层与漂移区交界处的电子排布较为均匀，从而使得场极板与漂移区之间的电压差统一，进而使形成的电场强度较为均匀。
参考图7，示出了本发明所述LDMOS器件又一实施例的俯视图。本实施例与图4和图5所示实施例相同之处不再赘述，不同之处在于：在衬底300投影面上，所述伪栅结构305的形状为等腰三角形，相邻列伪栅结构305构成伪栅组，包括第一列伪栅(未标示)和第二列伪栅(未标示)，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
在衬底投影面上，通过形成互相嵌入的等腰三角形形状的伪栅组，使得伪栅结构与伪栅结构之间的间隔分布均匀，从而使得场氧化层与漂移区交界处的电子合理分布，进而使得形成的电场变化落差小，优化了LDMOS器件的电学性能。
需要说明的是，本实施例以形状为等腰三角形的伪栅结构为例进行说明，在其他实施例中，所述伪栅结构的形状还可以是等腰梯形、等边三角形等。
相应的，本发明还提供一种LDMOS器件的形成方法。图8至图14是本发明一种LDMOS器件的形成方法一实施例中各步骤对应的结构示意图。
参考图8，提供用于形成LDMOS器件的半导体衬底400。
所述衬底400用于为后续形成LDMOS器件提供工艺平台，本实施例中，所述衬底400为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底、绝缘体上的锗衬底、玻璃基底或III-V族化合物衬底(例如氮化镓基底或砷化镓衬底等)。
需要说明的是，当所述LDMOS器件为P型半导体器件时，所述衬底400为N型掺杂；当所述LDMOS器件为N型半导体器件时，所述衬底400为P型掺杂。在本实施例中，所述LDMOS器件为N型半导体器件，所述衬底400掺杂有P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
参考图9，在所述半导体衬底400中形成漂移区401，所述漂移区401用于形成高阻区，为形成所述LDMOS器件提供击穿电压。所述漂移区401位于所述半导体衬底400一侧。形成所述漂移区401的工艺可以为扩散工艺或离子注入工艺。本实施例中，采用离子注入工艺形成所述漂移区401。
具体的，在所述衬底400中形成所述漂移区401的工艺为：在提供的所述衬底400表面形成第一图形层402，所述第一图形层402具有暴露出部分衬底400的开口，以所述第一图形层402为掩膜，沿开口向暴露出的衬底400内进行第一次离子注入，形成漂移区401。
在本实施例中，所述漂移区401中注入的离子类型与所述半导体衬底400中掺杂离子类型相反，所述第一次离子注入的类型为N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
在本实施例中，所述第一图形层402的材料为光刻胶材料。在形成所述漂移区401之后，采用湿法去胶或灰化工艺去除所述第一图形层402。
参考图10，在形成漂移区401后，在所述半导体衬底400中还形成阱区403，所述阱区403与所述漂移区401相邻。
本实施例中，形成所述阱区403的工艺为离子注入工艺。具体的，形成所述阱区403的工艺为：在所述衬底400表面形成第二图形层(未图示)，所述第二图形层覆盖所述漂移区401，具有暴露出部分衬底400的开口，以所述第二图形层为掩膜，沿开口向暴露出的衬底400内进行第二次离子注入，形成阱区403。所述第二次离子注入的类型为P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。所述第二图形层的材料与所述第一图形层的材料相同，均为光刻胶材料。
本实施例中，形成所述阱区403后，还包括去除所述第二图形层。
需要说明的是，在实际制作过程中，形成所述漂移区401和形成所述阱区403的两个工艺顺序可以互换，即先形成阱区403，之后再形成漂移区401。
参考图11，形成所述漂移区401后，在所述漂移区401的衬底400上形成场氧化层404。
在本实施例中，形成所述场氧化层404的工艺为沉积工艺，具体的，可以为化学气相沉积或物理气相沉积。
本实施例中，所述场氧化层404的材料为氧化硅，在其他实施例中，所述场氧化层的材料还可以为氮化硅或氮氧化硅。
结合参考图12和图13(图13为图12的俯视图)，形成所述场氧化层404后，在所述半导体衬底400上形成栅极结构420，所述栅极结构420包括部分覆盖所述场氧化层404和衬底400上的栅电极405，以及与所述栅电极405相邻的场极板(未标示)，所述栅电极405的延伸方向为第一方向，在衬底400投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构406，所述伪栅结构406位于所述场氧化层404上。
为了简化工艺步骤，降低工艺难度，本实施例在形成所述栅电极405的过程中形成所述场极板。
本实施例中，形成所述栅极结构420的工艺包括：形成覆盖所述衬底400和所述场氧化层404的栅极材料层(未图示)；在所述栅极材料层上形成掩膜层(未图示)；图形化所述掩膜层形成第三图形层407；以所述第三图形层407为掩膜，刻蚀所述栅极材料层，形成栅电极405以及多个伪栅结构406，所述多个伪栅结构406用于构成所述场极板。
在本实施例中，所述第三图形层407的材料为光刻胶材料，所述第三图形层407可以通过涂布工艺光刻工艺形成。在其他实施例中，所述第三图形层也可以通过多重图形化掩膜工艺形成。所述多重图形化工艺包括：自对准双重图形化(Self-aligned DoublePatterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
形成所述栅极结构420后，还包括去除所述光刻胶材料。
本实施例中，所述栅极材料层用于形成栅电极405以及伪栅结构406，所述栅极材料层的材料为多晶硅，在其他具体实施中，所述栅极材料层的材料还可以为金属材料，所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。
通过在场氧化层上表面形成多个等间隔排列的伪栅结构，使靠近漏区一侧聚集在场氧化层与漂移区交界处的电子数量减少，从而使得在靠近漏区一侧的场极板与漂移区之间的电压差减小，形成的电场强度减弱，提高LDMOS器件的电学性能。
参考图13，本实施例中，形成的多个伪栅结构406沿所述第一方向等间隔排列，形成的多个伪栅结构406沿所述第二方向等间隔排列。
在实际操作中，所述第一方向间隔以及所述第二方向间隔应根据实际工艺需要确定，形成所述伪栅结构406的数量也需要根据实际应用场合调整。
本实施例中，在衬底400投影面上，形成所述多个伪栅结构406呈矩阵式排布，且所述多个伪栅结构406的形状为矩形。具体的，在衬底400投影面上，所述伪栅结构406的形状可以是长方形或正方形。
继续参考图12，在本实施例中，在形成所述栅极材料层之前，还包括形成栅介质层(未图示)，所述栅介质层用于隔离所述阱区403、漂移区401、后续形成的源区和栅极材料层。形成所述栅极介质层的工艺为沉积工艺。在具体实施中，形成所述栅介质层的工艺为化学气相沉积工艺。
本实施例中，所述栅介质层的材料与所述场氧化层404的材料相同，为氧化硅，在其他实施例中，所述栅介质层的材料可以为高K栅介质材料。
参考图14，在形成所述栅极结构420后，还包括在所述场极板一侧的漂移区401中形成漏区408；在所述栅电极406一侧的衬底400中形成源区409。在实际操作中，所述源区409与所述漏区408同时形成。
本实施例中，形成所述源区409和所述漏区408的工艺为离子注入工艺，所述形成源区409和漏区408的具体工艺为：在所述衬底500表面上形成第四图形层(未示出)，所述第四图形层具有暴露出部分阱区403和部分漂移区401的开口，以所述第四图形层为掩膜，沿开口向暴露出结构内进行第三次离子注入，在漂移区401内形成漏区408，在阱区403内形成源区409。在形成源区409和漏区408后，去除第四图形层。所述第四图形层的材料为光刻胶材料，所述光刻胶材料的去除工艺如前所述，在此不再赘述。
在形成所述源区409和所述漏区408的过程中，所述第三次离子注入的注入离子类型为N型杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
继续参考图14，形成所述源区409和漏区408后，在源区409远离所述栅电极407一侧形成体区410，形成所述体区410的工艺为离子注入工艺，具体工艺流程与前面所述源区409与所述漏区408的具体形成工艺相似，在此不再赘述。
本实施例中，在形成所述体区410的过程中，所述注入的离子类型为P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
在形成所述栅极结构420后，还包括形成插塞(未图示)。具体的，形成所述插塞的工艺步骤包括：形成覆盖所述栅极结构420、源区409和漏区408的介质层(未图示)；在所述介质层中形成与所述伪栅结构406相连的插塞，所述插塞用于接于地端。
所述介质层的材料可以为氧化硅、氮化硅、氮碳化硅或者碳化硅。在本实施例中，所述介质层的材料为氧化硅。
所述插塞用于连接所述伪栅结构406于地端，本实施例中，所述插塞的材料为金属，例如铜或钨。
参考图15，为本发明LDMOS器件的形成方法另一实施例中形成栅极结构步骤对应的结构示意图，仅示意衬底、栅电极以及伪栅结构。在衬底500投影面上，所述第一方向为列向，所述第二方向为行方向，相邻列的伪栅结构506错位排布。
通过形成错位排布的伪栅结构，可以使得聚集在场氧化层与漂移区交界处的电子排布较为均匀，在第一方向上，场极板与漂移区之间的电压差均匀增长，从而使形成的电场强度较为均匀，
参考图16，为本发明LDMOS器件的形成方法另一实施例中形成栅极结构步骤对应的结构示意图，仅示意衬底、栅电极以及伪栅结构。本实施例中，在衬底600投影面上，形成的所述伪栅结构606的形状为等腰三角形，相邻列伪栅结构606构成伪栅组，包括第一列伪栅(未标示)和第二列伪栅(未标示)，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
在衬底投影面上，通过形成互相嵌入的等腰三角形形状的伪栅组，使得伪栅结构与伪栅结构之间的间隔分布均匀，从而使得场氧化层与漂移区交界处的电子合理分布，进而使得形成的电场变化落差小，优化了LDMOS器件的电学性能。
需要说明的是，本实施例以形状为等腰三角形的伪栅结构为例进行说明，在其他实施例中，所述伪栅结构的形状还可以是等腰梯形、等边三角形等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种LDMOS器件，其特征在于，包括：
衬底，所述衬底包括漂移区；
场氧化层，位于所述漂移区的衬底上；
栅极结构，包括覆盖部分所述场氧化层和衬底的栅电极，以及与所述栅电极相邻的场极板，栅电极的延伸方向为第一方向，在衬底投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；第一方向为列向，第二方向为行方向，相邻列的伪栅结构错位排布；
漏区，位于所述场极板一侧的漂移区中；
源区，位于所述栅电极一侧的衬底中。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述第一方向的多个伪栅结构等间隔排列；第二方向的多个伪栅结构之间等间隔排列。
3.根据权利要求2所述的LDMOS器件，其特征在于，在衬底投影面上，所述伪栅结构的形状为矩形。
4.根据权利要求1所述的LDMOS器件，其特征在于，在衬底投影面上，所述伪栅结构的形状为等腰三角形，相邻列伪栅结构构成伪栅组，包括第一列伪栅和第二列伪栅，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
5.根据权利要求1所述的LDMOS器件，其特征在于，所述栅电极与所述伪栅结构材料相同。
6.根据权利要求1所述的LDMOS器件，其特征在于，所述栅电极与所述伪栅结构的材料为多晶硅。
7.根据权利要求1所述的LDMOS器件，其特征在于，所述伪栅结构通过插塞连接于地端。
8.一种LDMOS器件的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成漂移区；
在所述漂移区衬底上形成场氧化层；
在所述衬底上形成栅极结构，所述栅极结构包括部分覆盖所述场氧化层和衬底上的栅电极，以及与所述栅极结构相邻的场极板，所述栅电极的延伸方向为第一方向，在衬底投影面上与所述第一方向垂直的为第二方向，所述场极板在所述第一方向和第二方向均包括多个伪栅结构，所述伪栅结构位于所述场氧化层上；所述第一方向为列向，所述第二方向为行方向，相邻列的伪栅结构错位排布；
在所述场极板一侧的漂移区中形成漏区；
在所述栅电极一侧的衬底中形成源区。
9.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，在形成所述栅电极的过程中形成所述场极板。
10.根据权利要求9所述的LDMOS器件的形成方法，其特征在于，形成所述栅极结构包括：
形成覆盖所述衬底和所述场氧化层的栅极材料层；
在所述栅极材料层上形成掩膜层；
图形化所述掩膜层形成图形层；
以所述图形层为掩膜，刻蚀所述栅极材料层，形成栅电极以及多个伪栅结构，所述多个伪栅结构用于构成所述场极板。
11.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，所述第一方向的多个伪栅结构等间隔排列；所述第二方向的多个伪栅结构之间等间隔排列。
12.根据权利要求11所述的LDMOS器件的形成方法，其特征在于，在衬底投影面上，所述伪栅结构的形状为矩形。
13.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，在衬底投影面上，所述伪栅结构的形状为等腰三角形，相邻列伪栅结构构成伪栅组，包括第一列伪栅和第二列伪栅，第一列伪栅的等腰三角形与第二列伪栅的等腰三角形顶角相对且相互嵌入。
14.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，所述栅电极与所述伪栅结构材料相同。
15.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，所述栅电极与所述伪栅结构的材料为多晶硅。
16.根据权利要求8所述的LDMOS器件的形成方法，其特征在于，形成所述伪栅结构后，还包括：
形成覆盖所述栅极结构、源区和漏区的介质层；
在所述介质层中形成与所述伪栅结构相连的插塞，所述插塞用于接于地端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810651175.7A CN110634948B (zh) | 2018-06-22 | 2018-06-22 | Ldmos器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810651175.7A CN110634948B (zh) | 2018-06-22 | 2018-06-22 | Ldmos器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110634948A CN110634948A (zh) | 2019-12-31 |
| CN110634948B true CN110634948B (zh) | 2023-03-24 |
Family
ID=68967900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810651175.7A Active CN110634948B (zh) | 2018-06-22 | 2018-06-22 | Ldmos器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634948B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| CN116995100B (zh) * | 2023-09-28 | 2024-01-23 | 粤芯半导体技术股份有限公司 | 半导体器件及其制造方法 |
| CN118198061B (zh) * | 2024-05-15 | 2024-08-13 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4602465B2 (ja) * | 2008-12-04 | 2010-12-22 | 株式会社東芝 | 半導体装置 |
| CN103296081B (zh) * | 2012-02-24 | 2016-05-11 | 无锡华润上华半导体有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
| CN103579313A (zh) * | 2012-08-10 | 2014-02-12 | 上海华虹Nec电子有限公司 | 提高高压ldmos器件击穿电压的结构 |
| CN107887426B (zh) * | 2017-10-30 | 2020-11-10 | 济南大学 | 一种带有电荷可调型场板的p型ldmos结构 |
-
2018
- 2018-06-22 CN CN201810651175.7A patent/CN110634948B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634948A (zh) | 2019-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101729935B1 (ko) | 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법 | |
| US6624030B2 (en) | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region | |
| US9837358B2 (en) | Source-gate region architecture in a vertical power semiconductor device | |
| US8889518B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| US5171705A (en) | Self-aligned structure and process for DMOS transistor | |
| WO2000008674A9 (en) | Mosfet having self-aligned gate and buried shield and method of making same | |
| CN112825327B (zh) | 半导体结构及其形成方法 | |
| CN110634948B (zh) | Ldmos器件及其形成方法 | |
| CN111755417B (zh) | 半导体结构及其形成方法 | |
| CN116454135A (zh) | 一种横向功率半导体器件及制备方法 | |
| US20020102800A1 (en) | Method for the manufacture of a semiconductor device with a field-effect transistor | |
| US6528404B2 (en) | Semiconductor device and fabrication method thereof | |
| US7488638B2 (en) | Method for fabricating a voltage-stable PMOSFET semiconductor structure | |
| JPH09186324A (ja) | ケイ化物化されたゲートおよび接触体を備えた電力用トランジスタ | |
| CN114823841A (zh) | 半导体结构及其形成方法 | |
| US20200273989A1 (en) | Ldmos device and manufacturing method thereof | |
| CN114388616A (zh) | 半导体结构及其形成方法 | |
| JP2003529939A (ja) | Ｃｍｏｓ互換ラテラルｄｍｏｓトランジスタおよび該トランジスタの作製方法 | |
| CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN111697073A (zh) | 半导体结构及其形成方法 | |
| CN114068708B (zh) | 半导体结构及其形成方法，半导体器件及其形成方法 | |
| US9178057B2 (en) | Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same | |
| US7307329B2 (en) | Electronic device with guard ring | |
| CN114078704B (zh) | Ldmos器件及其形成方法 | |
| US20240096963A1 (en) | Self-aligned channel metal oxide semiconductor (mos) device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |