CN107667433A - 富铟nmos晶体管沟道 - Google Patents

富铟nmos晶体管沟道 Download PDF

Info

Publication number
CN107667433A
CN107667433A CN201580080235.9A CN201580080235A CN107667433A CN 107667433 A CN107667433 A CN 107667433A CN 201580080235 A CN201580080235 A CN 201580080235A CN 107667433 A CN107667433 A CN 107667433A
Authority
CN
China
Prior art keywords
indium
fin
rich
layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580080235.9A
Other languages
English (en)
Other versions
CN107667433B (zh
Inventor
C·S·莫哈帕特拉
A·S·默西
G·A·格拉斯
T·加尼
W·拉赫马迪
J·T·卡瓦列罗斯
G·杜威
M·V·梅茨
H·W·肯内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107667433A publication Critical patent/CN107667433A/zh
Application granted granted Critical
Publication of CN107667433B publication Critical patent/CN107667433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了用于形成具有通过含铝层与子鳍状物电隔离的富铟沟道区的高移动性NMOS基于鳍状物的晶体管的技术。含铝层可以设置在包括富铟沟道区的含铟层内，或可以设置在含铟层与子鳍状物之间。含铟层的铟浓度可以从含铝阻挡层附近的贫铟浓度渐变到富铟沟道层处的富铟浓度。根据一些示例性实施例，富铟沟道层在鳍状物的顶部处或在其它情况下处于附近。渐变可以是有意的和/或由于富铟沟道层和含铝阻挡层对界面处的原子的再组织的影响。根据本公开内容将认识到很多变化和实施例。

Description

富铟NMOS晶体管沟道
背景技术
随着微电子器件尺寸持续缩放而维持移动性提高和短沟道控制会在器件制造中出现挑战。具体而言，在金属氧化物半导体(MOS)晶体管半导体器件(例如在互补型金属氧化物半导体(CMOS)器件中使用的那些)的设计和制造期间，常常希望增加n型MOS器件(NMOS)沟道中的电子(载流子)的运动并增加在p型MOS器件(PMOS)沟道中的空穴(载流子)的运动。基于鳍状物的晶体管器件可以用于提供提高的短沟道控制。一般CMOS晶体管器件利用硅作为空穴和电子多数载流子MOS沟道的沟道材料。切换到其它沟道材料可以提高移动性。例如，相对于常规硅NMOS晶体管，在砷化镓(GaAs)子鳍状物上的NMOS沟道中的富铟砷化铟镓(InGaAs)产生高移动性和更好性能的NMOS晶体管。然而，存在与富铟NMOS沟道相关联的很多重要问题。
附图说明
图1示出了根据本公开内容的实施例的用于形成富铟NMOS晶体管沟道的方法。
图2a-e均示出了根据本公开内容的实施例的从图1的方法产生的各种中间晶体管结构的透视图。
图2e’示出了根据本公开内容的另一实施例的从图1的方法产生的中间晶体管结构的截面侧视图。
图3a-b均示出了根据本公开内容的实施例的从图1的方法产生的各种中间晶体管结构的透视图。
图3b’示出了根据本公开内容的另一实施例从图1的方法产生的中间集成晶体管的截面侧视图。
图4a示出了根据本公开内容的实施例的配置有InGaAs沟道的有源鳍状物的STEM截面，并且图4b示出了根据本公开内容的实施例的配置有薄InAlAs扩散阻挡部上的InGaAs沟道的有源鳍状物的STEM截面。
图5a示出了根据本公开内容的实施例的未配置有薄InAlAs阻挡层的的GaAs/InGaAs叠置体的组成图，并且图5b示出了根据本公开内容的实施例的配置有薄InAlAs阻挡层的GaAs/InGaAs叠置体的组成图。
图6示出了根据本公开内容的实施例配置的用一个或多个集成电路结构实施的计算系统。
如将认识到的，附图不一定按比例绘制或旨在将本公开内容限制为所示的特定配置。例如，虽然一些附图通常完美地指示直线、直角和平滑表面，但集成电路结构的实际实施方式可能具有不太完美的直线、直角，并且给定所使用的处理器件和技术的真实世界限制，一些特征可以具有表面拓扑或否则是不平滑的。简而言之，附图仅被提供用于显示示例性结构。
具体实施方式
公开了用于形成具有通过含铝层与子鳍状物电隔离的富铟沟道区的高移动性NMOS基于鳍状物的晶体管的技术。含铝层可以设置在包括富铟沟道区的含铟层内，或可以设置在含铟层与子鳍状物之间。含铟层的铟浓度可以从在含铝阻挡层附近的贫铟浓度渐变到在富铟沟道层处的富铟浓度。根据一些示例性实施例，富铟沟道层在鳍状物的顶部处或以其它方式邻近。渐变可以是有意的和/或由于含铝层对界面处的原子的再组织的影响。根据本公开内容将认识到很多变化和实施例。
一般概述
如先前所指示的，富铟NMOS晶体管器件激励相对于常规硅NMOS晶体管器件的更高的电子移动性和更好的性能。例如，在GaAs子鳍状物上的NMOS晶体管沟道中的富铟InGaAs产生相对高移动性的NMOS晶体管。作为具有对InGaAs沟道的～0.4eV的导带偏移(在InxGa1-xAs中的50-70％铟，使得x＝0.5到0.7)的高带隙(～0.4eV)材料的GaAs对切断子鳍状物源极到漏极泄漏以确保电子传导只穿过沟道发生是有用的。因此，简单地增加铟前体流以升高InGaAs中的铟浓度在表面上将是对这样的组成剖面的逻辑过程布线。然而，这样的增加的铟流相对于GaAs子鳍状物对InGaAs晶格常数有强扩张效应。这是缺陷(例如失配位错、堆叠故障和从GaAs/InGaAs界面发源的其它缺陷)的有限源。这些缺陷进而降低晶体管性能。
因此，根据本公开内容的实施例，提供允许在富铟Ⅲ-Ⅴ沟道中的铟浓度的升高的技术，以便提供高移动性低缺陷Ⅲ-Ⅴ晶体管。具体而言，通过将相对薄的含铝Ⅲ-Ⅴ层沉积在子鳍状物与富铟沟道(例如InGaAs沟道)之间，富铟沟道的铟浓度可以明显增加(例如一直到3倍或更多)而不劣化器件的总晶体微结构。薄含铝层由于其对富铟沟道的～0.4eV的导带偏移而提供对子鳍状物的电隔离。在一些实施例中，例如源极到漏极子鳍状物泄漏降低了至少4个数量级。与简单地增加铟浓度(例如通过增加铟前体流比或通过一些其它适合的手段)比较，由本文提供的技术产生的结构可以被实现有极好的膜质量。
在一个特定的示例性配置中，InGaAs NMOS沟道设置在GaAs子鳍状物上。这个InGaAs沟道具有在30％到70％的范围内的铟浓度(InxGa1-xAs，使得x＝0.3到0.7)。含铝材料的薄层正好在InGaAs沟道之下沉积在GaAs子鳍状物与InGaAs沟道之间。含铝层可以例如是砷化铟铝(InAlAs)或砷化铝(AlAs)的5nm到15nm厚的层，虽然可以使用其它兼容的含铝层，如将根据本公开内容认识到的。在任何情况下，含铝层由于其对InGaAs沟道(或其它富铟沟道)的～0.4eV的导带偏移而有效地提供对子鳍状物的电隔离。此外，与具有相同的铟浓度(例如53％<In<70％，其中对于InxGa1-xAs，使得x从0.53改变到0.70)但没有含铝层的可比较的GaAs/InGaAs沟道晶体管比较，NMOS沟道中的总晶体微结构不会劣化.
如将认识到的，Ⅲ-Ⅴ化合物(例如AlAs、InAlAs或InAlGaAs)根据化学计量原理来操作。例如，对于含砷化合物，砷成分总是被考虑为100％，并且化合物中的其它Ⅲ-Ⅴ族元素的百分比可以被相应地计算出(等效地被称为化学计量学)。例如，二元Ⅲ-Ⅴ化合物(例如AlAs或InAs)中的铝或铟的百分比变成100％，这是不重要的。对于三元化合物(例如In1- xAlxAs或InxAl1-xAs)，x分别指铝或铟的百分比(其中x从0改变到1，并乘以100以被测量为百分比)。另一个三元示例是In1-xGaxAs或InxGa1-xAs，其中x分别指镓或铟的百分比(其中x从0改变到1，并乘以100以被测量为百分比)。在这样的三元Ⅲ-Ⅴ化合物中，可以调节或调整某些元素(例如铝、铟和镓)的百分比。例如且根据本文的一些实施例，可以调整含铝层中的铝的百分比，以便得到相对于InGaAs沟道的期望导带偏移(例如0.4eV)。对于四元化合物(如In1-x-yAlxGayAs)，x和y分别是铝和镓的百分比。可以调节铝的百分比(x)，以便实现针对InGaAs沟道的期望导带偏移(例如0.4eV)。
含铝层可以例如在含铟Ⅲ-Ⅴ层内或在Ⅲ-Ⅴ子鳍状物层与含铟Ⅲ-Ⅴ层之间实施。可以选择性地控制铝前体流，以便提供含铝层的期望位置。叠置体中的含铝层的位置可从一个实施例到下一实施例改变，这取决于诸如期望沟道位置和高度之类的因素以及诸如浅沟槽隔离(STI)凹部的深度之类的其它因素。在一些情况下，含铝层在STI的顶表面下方，而在其它实施例中，含铝层在STI的顶表面上方。根据本公开，变化将是明显的，只要源极到漏极电流子鳍状物电流泄漏被中间含铝层抑制。
如根据本公开内容将进一步认识到的，由本文提供的技术产生的位于下Ⅲ-Ⅴ子鳍状物与上富铟沟道之间的界面具有相对低的缺陷计数。更详细地，根据本公开内容的实施例，器件质量可以基于例如通过计算在界面处和在外延层中的位错和堆叠缺陷的总数而得到的缺陷计数，其中缺陷计数大于对器件分级应用不可接受的鳍状物长度的10000每线性厘米(cm)。通过简单地增加铟前体流而得到的且没有含铝阻挡层的富铟沟道结构的一般缺陷计数密度高于鳍状物长度的10000每线性cm。相比之下，根据一些实施例，当使用如本文提供的含铝阻挡层时，低于1000每线性cm或低于500每线性cm或低于100每线性cm或低于50每线性cm以及低至零缺陷每线性cm的堆叠故障计数可以在界面处产生。为此目的，如本文使用的“大体上无缺陷”可以在例如鳍状物长度的缺陷计数每线性cm(或其它感兴趣的领域)方面被量化，使得在子鳍状物材料层与富铟沟道层之间的界面处的位错和堆叠故障的组合计数低于10000每线性cm，并且在一些实施例中低于5000每线性cm或低于1000每线性cm或低于500每线性cm或低于100每线性cm或低于50每线性cm以及低至零缺陷每线性cm。如将认识到的，这样的缺陷计数可以容易推断到小于线性厘米的领域。例如，在一些实施例中，在10纳米(nm)长度下的缺陷计数低于界面0.001个缺陷每线性nm(从10000每线性厘米推断)或低于0.0001个缺陷每线性nm(从1000每线性厘米推断)或低于0.00001个缺陷每线性nm(从100每线性厘米推断)或低于0.000001个缺陷每线性nm(从10每线性厘米推断)，依此类推，一直到零缺陷每线性nm。在更普遍的意义上，根据本公开内容的实施例子鳍状物层与配置有含铝阻挡层的富铟沟道之间的界面具有小于10K缺陷/线性cm或小于1K缺陷/线性cm或小于500缺陷/线性cm或小于100缺陷/线性cm或小于50缺陷/线性cm。因此，在一个特定的示例性情况中，GaAs子鳍状物与富铟沟道之间的含铝界面具有小于10K缺陷/线性cm或小于1K缺陷/线性cm或小于500缺陷/线性cm或小于100缺陷/线性cm或小于50缺陷/线性cm。
本文提供的技术可以例如体现在任何数量的集成电路(例如存储器器件、处理器和被制造有晶体管和其它有源结半导体器件的其它这样的器件)中以及体现在适合于制造集成电路的晶圆厂的实践的方法。本文所述的技术的使用以结构方式表现。例如，根据本公开内容的实施例的晶体管结构可以通过透射电子显微术(TEM)来成像以显示Ⅲ-Ⅴ材料叠置体的异质结的截面，其中子鳍状物与富铟沟道(例如GaAs/InGaAs/薄InAlAs/InGaAs或GaAs/薄InAlAs/InGaAs)之间的薄中间含铝层在技术的分辨率内本质上是无缺陷的或另外低缺陷的。沟道区中的组成图可以用于显示鳍状物的底部是富镓的(子鳍状物)，而鳍状物的顶部是富铟的。
通常，与富镓InGaAs比较，富铟Ⅲ-Ⅴ材料(例如InGaAs)具有更高的载流子移动性，假定这两种材料都没有失配位错和其它晶体瑕疵。出于清楚的目的，注意，“富铟”指示InGaAs中的铟浓度高于镓浓度；同样，“富镓”指示镓浓度高于铟浓度。进一步注意，浓度可以渐变。因此，当化合物层的组分被认为“富”时，化合物层可以包括相对于那个组分的富组分部分和贫组分部分(即组分不需要在整个层中是持续富的)。虽然过程流程展示非平面晶体管设计，例如基于鳍状物的隧穿场效应晶体管(T-FET)和FInFET(例如三栅极或从诸如环绕式栅极、纳米线和纳米带栅极之类的鳍状物演进的其它非平面晶体管结构)，本文提供的技术可以同样好地用在平面晶体管设计中，如将认识到的。在任何这样的情况下，技术提供具有相对于使用标准处理而形成的富铟Ⅲ-Ⅴ晶体管的更高的移动性和性能以及减小的断开状态漏电流以及减小的缺陷计数的富铟Ⅲ-Ⅴ晶体管。
方法和架构
图1示出了根据本公开内容的实施例的用于形成富铟NMOS晶体管沟道的方法100。图2a-e示出了根据方法100产生的各种中间晶体管结构的透视图。如将认识到的，在这里在非平面基于鳍状物的晶体管的背景下描述示例性方法100，但也可以容易推断到其它晶体管配置，例如栅极环绕式晶体管、纳米线(或纳米带，视情况而定)和平面晶体管。
该方法在102以执行浅沟槽凹进过程从而在硅衬底上形成多个鳍状物开始。其它衬底可以用作阱，如在下面进一步讨论的。鳍状物本质上是牺牲性的，因为它们将最终被去除并用具有富铟沟道区的Ⅲ-Ⅴ材料叠置体代替，如将进而讨论的。可以使用标准光刻法(包括硬掩模图案化和湿法和/或干法蚀刻)或利用如有时采用的骨干和间隔体层的图案化来完成浅沟槽蚀刻。沟道的几何结构(宽度、深度、形状等)可以从一个实施例到下一实施例改变，如将认识到的，并且本公开内容并没有被规定为限于任何特定的沟槽几何结构。在具有硅衬底和利用底部局部氧化物层和顶部氮化硅层实施的双层硬掩模的一个特定的示例性实施例中，干法蚀刻用于形成位于衬底的顶表面下方大约到(10nm到500nm)的沟槽。可以根据因素(例如期望牺牲鳍状物高度以及多少牺牲性鳍状物将被去除以及要沉积的STI材料的期望厚度)来设置沟槽深度。在形成鳍状物之后，可以执行平面化过程以使结构为后续的处理做准备并去除任何硬掩模材料。
图2a示出了在102由浅沟槽凹进过程产生的示例性结构。如可看到的，衬底200具有从其延伸的多个牺牲性鳍状物210。可以在这里使用任何数量的适当衬底，包括块状衬底、绝缘体上半导体衬底(XOI，其中X是半导体材料，例如硅、SiGe或Ⅲ-Ⅴ材料)和多层结构。在一个特定的示例性情况中，衬底200是块状硅衬底。在另一示例性情况中，衬底200是块状Ⅲ-Ⅴ材料衬底，例如块状GaAs衬底。在另一示例性情况中，衬底200是氧化物上硅或氧化物上Ⅲ-Ⅴ，例如氧化物上GaAs或氧化物上锑化镓。在另一示例性情况中，衬底200是具有硅层上Ⅲ-Ⅴ层(例如硅上GaAs)的多层衬底。任何数量的适当配置可以用于衬底200，只要系统可以支持具有含铝阻挡层的富铟沟道区，如根据本公开内容将明显的。
虽然所示实施例将鳍状物210示为具有不随着离衬底的距离而改变的宽度，但在其它实施例中鳍状物可以在顶部处比在底部处更窄，在又一些其它实施例中在顶部处比在底部处更宽，或在又一些其它实施例中具有任何其它宽度变化和均匀性程度(或非均匀性)。进一步注意，在一些实施例中宽度变化可以是对称的或非对称的。此外，虽然牺牲性鳍状物210被示为都具有相同的宽度，但一些鳍状物210可以更宽和/或另外与其它鳍状物不同地成形。例如，因为牺牲性鳍状物的宽度将实际上用于有源鳍状物，牺牲性鳍状物的宽度可以用于设置那些有源鳍状物的宽度。所以例如一些牺牲性鳍状物210可以更窄以提供窄的有源鳍状物，而其它牺牲鳍状物210可以更宽以提供更宽的有源鳍状物。在一些示例性实施例中，限定基于鳍状物的晶体管器件的扩散区的宽度的鳍状物宽度可以小于50nm、或小于40nm、或小于30nm、或小于20nm、或小于10nm。在更普遍的意义上，鳍状物可以被图案化为具有相对于例如平面晶体管技术窄得多的宽度，甚至对于同一过程节点。可以实施很多其它布置，如根据本公开内容将认识到的。
进一步参考图1，方法100在104以将浅沟槽隔离(STI)材料沉积到凹部中并平面化到鳍状物的顶部继续。图2b示出了根据一个实施例的由此产生的结构的示例。沟槽可以被填充有任何适当的绝缘体材料(例如氧化物、氮化物、聚合物或其它适当的绝缘体)以使用任何数量的标准沉积过程形成STI结构220。在具有硅衬底的一个特定的示例性实施例中，所沉积的绝缘体材料是二氧化硅(SiO2)。在又一些其它实施例中，可以使用低k电介质。低k电介质材料的示例包括例如多孔氧化物(例如SiO2)、掺杂氧化物(如掺碳SiO2或掺氟SiO2)或被配置有一定程度的多孔性的任何这样的掺杂材料、聚酰亚胺和聚合物(例如基于旋涂硅的聚合电介质和旋涂有机聚合电介质)、掺氟非晶形碳、旋涂聚四氟乙烯/PTFE。在一些实施例中，当使用低k材料时，可以在电介质层上执行退火过程以提高其质量。可以例如基于与以后在过程中添加的替换鳍状物材料的兼容性来选择用于填充沟槽的所沉积的绝缘体材料。如可以进一步看到的，图2b展示了根据实施例的在使用例如化学机械平面化(CMP)或能够将结构平面化的其它适当的过程将STI材料220一直平面化到牺牲性鳍状物210的顶部之后的结构。
进一步参考图1和2c，方法100在106以使牺牲性鳍状物210凹进以形成沟槽212继续。可以调整蚀刻以便形成受控的尺寸和形状的沟槽，这取决于诸如所使用的沟槽化学性质和衬底200的晶体结构之类的因素。蚀刻可以是干法或湿法蚀刻或这两者的组合。在一个示例性实施例中，衬底200是块状晶体硅衬底，并且蚀刻利用标准氢氧化铵蚀刻来完成，以便在沟槽212的底部2122处提供{111}刻面。根据一些实施例，这样的刻面的沟槽底部212a将便于Ⅲ-Ⅴ外延层的生长，虽然其它沟槽底部几何结构也是可能的。在更普遍的意义上，可以调整沟槽形态以为给定材料系统提供具有期望形态的沟槽底部界面。所以例如填充有Ⅲ-Ⅴ材料的刻面的硅沟槽是一个示例性材料系统，并且也可以使用其它沟槽形态和材料系统。
进一步参考图1和2d，方法100在108到112以沉积替换鳍状物继续，替换鳍状物通常包括富铟沟道区。这个沉积可以选择性地被执行，使得替换材料定向地沉积到沟槽212中。所沉积的替换沟槽可以由例如单Ⅲ-Ⅴ材料、双层叠置体或三层叠置体制成，虽然任何数量的多层配置可以用于提供富铟沟道，如根据本公开内容将认识到的。
更详细地且参考图1所示的示例性实施例，方法100在108以在Ⅲ-Ⅴ子鳍状物214之后沉积可选的Ⅲ-Ⅴ成核层开始。成核层的使用将取决于衬底材料的Ⅲ-Ⅴ子鳍状物材料的亲合性和衬底与子鳍状物材料之间的兼容性(例如相对于晶格匹配和晶体结构、位错和堆叠故障)。例如，在一个特定的示例性实施例中，衬底200是块状硅衬底，并且子鳍状物是外延GaAs。在这样的情况下，外延生长以GaAs成核层开始以使{111}刻面的沟槽湿润，接着是GaAs子鳍状物214。在这个示例性情况中，成核层实际上是单层或在其它情况下是子鳍状物214材料的相对薄的初始层，其最后与GaAs子鳍状物214不可区分。在其它情况下，成核层可以是单层或在其它情况下是提供衬底200与子鳍状物214材料之间的适当过渡的过渡材料的相对薄的初始层，而不管是否是渐变的。为此目的，根据一些实施例，可以提高或以其它方式利用成核层操纵衬底200与子鳍状物214之间的界面的质量。其它实施例可能不需要成核层。可以制造很多配置。
进一步参考图1和2d，方法100在110以可选地沉积含铟Ⅲ-Ⅴ层216继续以将沟槽212部分地填充到刚好在有源沟道下方。替代地，可以提供在108沉积的Ⅲ-Ⅴ子鳍状物材料以将沟槽212填充到刚好在有源沟道下方，如图3a的示例性实施例中所示的。在后一种情况中，不需要含铟Ⅲ-Ⅴ层215的可选沉积以部分地填充沟槽212。如果对含铟层216利用这样的部分填充，则应注意，那个部分填充的铟浓度可以从与子鳍状物更兼容的低浓度(例如5％In或更低)渐变到与含铝层218更兼容的更高浓度(例如～50％)。然而，这样的渐变是不需要的，并且其它实施例可以自始至终具有铟的一致的富浓度，在含铟层216内有含铝层218。方法100在112以在有源沟道下方沉积含铝层218继续，并进一步在114以沉积富铟沟道层216以填充沟道212的其余部分继续，以便形成替换鳍状物的有源沟道部分。因此，含铝层218可以根据一些实施例(例如图2d)设置在含铟层216内，或根据其它实施例(例如图3a)设置在子鳍状物214与含铟层216之间。
在具有硅衬底200和设置在含铟层216内的含铝层218的一个特定的示例性实施例(类似于图2d所示的实施例)中，含铟Ⅲ-Ⅴ层216是InGaAs的外延生长层，其从GaAs子鳍状物214开始并以在STI 220的平面上的相当大的{111}刻面的过生长216a向上填充沟槽222，除了相对薄的InAlAs(例如～50％Al，其中In1-xAlxAs，使得x＝0.45到0.55)层218设置或以其他方式夹在InGaAs层216内并适当地刚好位于替换鳍状物的有源沟道部分之下以外。可以在含铟层216内的含铝层218的外延沉积之前的稳定化步骤期间对镓和铝前体流进行适当的调节。例如，在刚好在有源沟道下方的含铝层的外延生长之前的稳定化步骤之前向下调铟浓度并同时向上调铝浓度。进一步注意，如先前所解释的，在含铝生长开始之前的铟浓度可以渐变，但不需要是渐变的。
在具有硅衬底200的另一特定示例性实施例中，含铝层218设置在子鳍状物214与富铟层216之间(类似于图3a中所示的)。在一个这样的示例性实施例中，子鳍状物214是GaAs，并且在沟槽222中外延地生长以刚好在替换鳍状物的有源沟道之下。然后，含铝层218外延地生长或以其他方式设置在具有相对薄的In1-xAlxAs(例如～50％Al，其中x＝0.45到0.55)层上。然后，富铟层216外延地生长或以其它方式设置在具有InxGa1-xAs层(例如～50％In，其中x＝0.45到0.55)的层218上，以便以在STI 220的平面上的相当大的{111}刻面的过生长216a填充沟槽212的其余部分。沟道的尺寸可以改变。例如，在一个示例性情形中，子鳍状物214填充沟槽222的大约四分之三，并且富铟层216填充其余部分，小于中间含铝层218的厚度。
在任何这样的实施例中，含铝层218可以具有在例如2nm到25nm、或4nm到20nm、或5nm到20nm、或5nm到15nm、或5nm到10nm的范围内的标称厚度；也可以使用其它适当的厚度，以便满足期望电流泄漏和缺陷密度目标。如也根据本公开内容认识到的，在含铝Ⅲ-Ⅴ层218中的铝的浓度也可以从一个实施例到下一实施例改变，但在一些情况下在例如40％到60％、或45％到55％、或46％到52％的范围内。注意，可以为了含铟Ⅲ-Ⅴ层216的铟百分比的兼容性而选择层218的铝百分比。进一步注意，如此处使用的百分比指的是在In1-xAlxAs的三元化合物中的元素(此处是铝)的化学计量浓度，其中x(乘以100)是所提及的铝的百分比。
例如，在一个特定的示例性实施例中，含铟Ⅲ-Ⅴ层216是In0.53Ga0.47As，并且含铝Ⅲ-Ⅴ层218是In0.52Al0.48As。注意，In0.53Ga0.47As 216和In0.52Al0.48As层218是彼此确切地匹配的晶格。为此目的，根据一些实施例，可能以大约～50％(例如40％到60％、或45％到55％、或45％到53％、或46％到53％、或46％到52％)的含铝层218中的铝和含铟层216中的铟的浓度为目标，使得在整个异质结构中没有或几乎没有总晶格失配。在一些实施例中，含铝层218的铝浓度和富铟层216的铟浓度被配置成彼此相差不超过20％、或彼此相差不超过10％、或彼此相差不超过5％。注意，给定原子的自然再组织，自然渐变效应可以根据被包括在层216和218中的原子而出现。这减少了失配位错、堆叠故障和来自可以阻碍NMOS沟道中的电子移动性的界面的其它缺陷。然而注意，在所有实施例中，确切的晶格匹配是不需要的。为此目的，可接受的缺陷计数(例如10000个缺陷每鳍状物长度的线性cm或更少)可以用于确定材料浓度和含铝Ⅲ-Ⅴ层218与含铟Ⅲ-Ⅴ层216之间的界面的质量。
在这样的实施例中并且如根据本公开内容将进一步认识到的，由于对InGaAs沟道216的更高导电偏移(～0.4eV)，InAlAs和GaAs都适合于将子鳍状物泄漏减小几个数量级。InAlAs扩散阻挡部218的适当位置确保有源鳍状物(在218上方的216的部分)与子鳍状物214电隔离。其它实施例可以用于实现类似的结果，其中含铝Ⅲ-Ⅴ层218设置在富铟层216的沟道之下。例如，子鳍状物214可以利用GaAs来实施，含铝层218可以是AlAs，并且含铟层216可以是InGaAs或砷化铟(InAs)。在又一实施例中，子鳍状物214可以利用锑化镓(GaSb)来实施，含铝层218可以是锑化铝(AlSb)，并且含铟层216可以是锑化铟(InSb)。在又一实施例中，子鳍状物214可以利用磷化镓(GaP)来实施，含铝层218可以是磷化铝(AlP)，并且含铟层216可以是磷化铟(InP)。在又一实施例中，子鳍状物214可以利用GaAs来实施，含铝层218可以是砷化铝铟(AlInAs)，并且含铟层216可以是InGaAs。在又一实施例中，子鳍状物214可以利用锑砷化镓(GaAsSb)来实施，含铝层218可以是锑砷化铝镓(AlGaAsSb)，并且含铟层216可以是锑砷化铟镓(InGaAsSb)。可以在块状硅衬底上实施任何这样的系统。很多其它变化和实施例将是明显的，并且本公开内容并不是要局限于任何特定的Ⅲ-Ⅴ系统。如先前解释的，实际上只针对材料不兼容性和在各种界面处的不可接受的缺陷密度来限制Ⅲ-Ⅴ材料系统变化。可以根据本公开内容的实施例使用任何这样的变化，其中中间含铝层设置在富铟沟道之下以借助于对富铟沟道层的导带偏移来减小子鳍状物泄漏。
注意，层216的铟浓度可以由于各种因素而渐变。例如，当InGaAs层的铟浓度增加时，那个层的镓浓度相应地减小。如根据本公开内容将认识到的，铟浓度的某些渐变可以由于含铝层218的存在、是否在含铟层216内或在含铟层216与Ⅲ-Ⅴ子鳍状物214之间而出现。如进而关于图4a-b讨论的，含铝层218的存在实际上以渐变方式驱动InGaAs沟道中的铟-镓原子再组织。
进一步参考图1，方法100在116以使STI 220凹进以暴露富铟沟道层216继续。注意，可以在116凹进之前执行抛光过程以根据需要去除任何多余的替换沟道材料过生长216a。各种结构可以由这个STI凹进过程产生。例如，图2e示出了根据一个实施例的由此产生的结构，其中含铝层218在含铟层216内。图3b示出了根据另一实施例的由此产生的结构，其中含铝层218设置在相对较长的子鳍状物214与相对较短的富铟层216之间。进一步注意，在这些示例性实施例中的任一个中，STI凹部的深度可以改变。例如，STI 220在一些情况下可以被凹进以刚好在含铝层218上方，例如在图2e和3b中所示的，而在其它情况下STI 220可以被凹进以刚好在含铝层218下方，如图2e’和3b’中所示的。在又一些其它情况中，凹部深度可以与含铝层218重合。
进一步参考图1，方法100在118以完成晶体管形成过程继续。图2e总体上示出了栅极叠置体和源极/漏极区形成在结构上的位置。因此，在形成具有含铝阻挡层218的富铟替换沟道216之后，过程流程可以在一些实施例中用标准方式或在又一些其它实施例中以定制或专有方式继续。一些流程可以首先处理栅极，接着是源极/漏极处理，而其它流程可以使用栅极稍后的过程或所谓的替换金属栅极(RMG)过程，其中虚设栅极结构最初被提供并且实际栅极稍后在过程中形成。例如，RMG流程可以包括钝化层(如硅和/或金属和/或金属氧化物连同虚设栅极氧化物和虚设多晶硅栅极电极)的沉积，随后是多晶硅图案化、源极漏极处理、在所有物体上设置绝缘体、平面化、去除虚设栅极电极多晶硅以及去除虚设栅极氧化物，随后是沉积栅极氧化物叠置体和金属栅极填料，随后是再次平面化。接触部图案化和处理可以使用任何标准过程来继续进行。此外，源极/漏极在一些实施例对替换鳍状物可以是天然固有的，而在其它实施例中利用替换源极/漏极材料来实施。整个结构可以接着被封装或用绝缘体层覆盖、平面化，并且任何必要的接触部和互连层可以接着形成。
根据本公开内容的实施例，图4a示出了在GaAs子鳍状物上配置有InGaAs沟道的有源鳍状物的STEM截面，并且图4b示出了在具有有源沟道之下的薄InAlAs扩散阻挡部的GaAs子鳍状物上配置有InGaAs沟道的有源鳍状物的STEM截面。参考标记A和B分别指代在每个图像的底面板上显示的对应的水平和竖直能量分散X射线频谱(EDS)扫描。图4a的水平EDS扫描(A)示出了在～25％(即x≈0.25)下的InxGa1-xAs中的铟，然而图4b的EDS扫描(A)示出了在～70％(即x≈0.7)下的铟。在InGaAs区中的铟的百分比的这个增加可以归因于刚好在沟道之下的薄Inx-1AlxAs阻挡层，其中铝的浓度在40％到60％的范围内(例如x＝0.4到0.6)。
结论进一步由从鳍状物的顶部延伸到鳍状物的下部分的竖直EDS扫描(B)支持。图4b的扫描B确实显示最接近InAlAs表面的鳍状物的下部分是贫铟的，而鳍状物的顶部是富铟的。但图4a的扫描B显示最接近GaAs子鳍状物表面的鳍状物的底部比鳍状物的顶部部分实际上在铟方面更丰富。EDS扫描是有意义的，因为与镓前体相比较，铟前体具有较低的裂化温度，并且因此在GaAs表面上的InGaAs的前几个单层倾向于是富铟的。但图4b中所示的不寻常的EDS扫描B可以只归因于薄InAlAs层的存在，其以这个渐变方式驱动InGaAs沟道中的铟镓原子的再组织。如根据本公开内容将认识到的，类似的效应对其它含铝Ⅲ材料叠置体出现。
所以尽管使用图4a-b中所示的两种结构上的InGaAs中的相同铟流，由于刚好在沟道之下的薄InAlAs阻挡层的存在，在图4b中在鳍状物的顶部上的铟浓度明确地提高了几乎3倍。这相对于利用图4b中所示的配置制造的器件几乎3倍地驱动晶体管器件的移动性。根据本公开内容的示例性实施例，图5a示出了图4a中所示的未配置有薄InAlAs阻挡层的GaAs/InGaAs叠置体的组成图，并且图5b示出了图4b中所示的配置有薄InAlAs阻挡层的GaAs/InGaAs叠置体的组成图。
示例性系统
图6示出了利用根据本公开内容的实施例配置的一个或多个集成电路结构实施的计算系统。如可以看到的，计算系统1000容纳母板1002。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006(在该示例中示出了两个)，其中每个物理地和电气地耦合到母板1002。如将认识到的，母板1002可以是例如任何印刷电路板，而不管是主板或安装在主板上的子板或系统100的唯一板等。根据其应用，计算系统1000可以包括可以或可以不物理地和电气地耦合到母板1002的一个或多个其它部件。这些其它部件可以包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。包括在计算系统1000中的任何部件可以包括被配置有通过含铝阻挡层与子鳍状物电隔离的富铟沟道区的一个或多个集成电路结构，如在本文中以各种方式提供的。在一些实施例中，多个功能可以集成到一个或多个芯片中(例如注意，通信芯片1006可以是处理器1004的部分或以其它方式集成到处理器1004中)。
通信芯片1006实现了无线通信，以用于将数据传输到计算系统1000以及从计算系统100传输数据。术语“无线”及其派生词可以用于描述可通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可以不包含导线。通信芯片1006可以实施多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1006可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在本公开内容的一些示例性实施例中，处理器1004的集成电路管芯包括被配置有通过含铝阻挡层与子鳍状物电隔离的富铟沟道区的一个或多个晶体管，如本文中以各种方式提供的。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1006还可以包括封装在通信芯片1006内的集成电路管芯。根据一些这样的示例性实施例，通信芯片1006的集成电路管芯包括具有通过含铝阻挡层与子鳍状物电隔离的富铟沟道区的一个或多个晶体管，如本文中以各种方式提供的。如根据本公开内容将认识到的，注意，多标准无线能力可以直接集成到处理器1004中(例如，其中任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯片。)进一步注意，处理器1004可以是具有这样的无线能力的芯片组。简而言之，可以使用任何数量的(多个)处理器1004和/或(多个)通信芯片。同样地，任一个芯片或芯片组可以具有集成在其中的多个功能。
在各种实施方式中，计算系统1000可以是膝上型电脑、上网本电脑、笔记本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，系统1000可以是如本文中所述的处理数据或采用晶体管器件的任何其它电子设备。如根据本公开内容将认识到的，本公开内容的各种实施例可以用于通过允许使用在同一管芯上的具有高移动性定制和不同的沟道配置的基于鳍状物的晶体管来提高在任何过程节点处制造的产品上的性能(例如在微米范围或亚微米和更大范围内)
另外的示例性实施例
以下示例涉及另外的实施例，根据这些实施例很多排列和配置将显而易见。
示例1是集成电路器件，其包括：衬底；以及从衬底延伸的多个鳍状物，每个鳍状物包括Ⅲ-Ⅴ材料子鳍状物、位于子鳍状物上方的富铟沟道层以及位于Ⅲ-Ⅴ材料子鳍状物与富铟沟道层之间的含铝阻挡层。
示例2包括示例1的主题，并且进一步包括以下中的至少一个：位于鳍状物中的每个鳍状物之上的栅极叠置体；以及相邻于栅极叠置体而形成的源极区和漏极区。
示例3包括示例1或2的主题，并且进一步包括含铟层，含铟层起始于Ⅲ-Ⅴ材料子鳍状物上，并且包括富铟沟道层，并且含铝阻挡层在含铟层内。
示例4包括示例3的主题，其中含铟层的铟浓度从Ⅲ-Ⅴ材料子鳍状物附近的贫铟浓度渐变到富铟沟道层处的富铟浓度。根据一些示例性实施例，富铟沟道层在鳍状物的顶部处或在其它情况下处于附近。
示例5包括示例3的主题，其中含铟层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到富铟沟道层处的富铟浓度。根据一些示例性实施例，富铟沟道层在鳍状物的顶部处或在其它情况下处于附近。
示例6包括示例1或2的主题，其中含铝阻挡层在Ⅲ-Ⅴ材料子鳍状物与富铟沟道层之间并且不在富铟沟道层内。
示例7包括示例6的主题，其中富铟沟道层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到鳍状物的顶部处或接近鳍状物的顶部的富铟浓度。
示例8包括前述示例中的任一项的主题，其中富铟沟道层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到鳍状物的顶部处的富铟浓度。注意，富铟浓度可以在鳍状物的距离内例如从某个鳍状物中点到鳍状物顶部继续。在那个富铟鳍状物距离内的铟浓度可以改变(例如向上和/或向下，视情况而定)，但仍然维持其相对于富铟层中的其它组分的丰富状态。进一步注意，最大铟浓度不需要在顶部处(即富铟浓度不一定必须是最大铟浓度)。
示例9包括前述示例中的任一项的主题，其中对衬底的、Ⅲ-Ⅴ材料子鳍状物与衬底相接触的表面进行刻面。
示例10包括前述示例中的任一项的主题，其中Ⅲ-Ⅴ材料子鳍状物包括砷化镓，富铟沟道层包括砷化铟镓，并且含铝阻挡层包括砷化铝。
示例11包括示例10的主题，其中含铝阻挡层包括砷化铟铝。
示例12包括示例11的主题，其中含铝阻挡层中的铝的百分比和富铟沟道层中的铟的百分比使得含铝阻挡层的最大铝浓度和富铟沟道层的最大铟浓度都在45％到55％的范围内。所以例如给定含铝层的In1-xAlxAs和富铟沟道层的InxGa1-xAs，x指代含铝层中的铝和富铟沟道层中的铟的百分比(其中x从.45改变到.55，并乘以100以被测量为百分比)。
示例13包括示例11的主题，其中含铝阻挡层中的铝的百分比和富铟沟道层中的铟的百分比使得含铝阻挡层的最大铝浓度和富铟沟道层的最大铟浓度都在46％到52％的范围内。所以例如给定含铝层的In1-xAlxAs和富铟沟道层的InxGa1-xAs，x指代含铝层中的铝和富铟沟道层中的铟的百分比(其中x从.46改变到.52，并乘以100以被测量为百分比)。
示例14包括示例13的主题，其中含铝阻挡层是InAlAs，并且富铟沟道层是InGaAs。
示例15包括前述示例中的任一项的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为提供小于10000个缺陷每线性cm的缺陷密度。
示例16包括前述示例中的任一项的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为提供小于1000个缺陷每线性cm的缺陷密度。
示例17包括前述示例中的任一项的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为提供小于100个缺陷每线性cm的缺陷密度。
示例18包括前述示例中的任一项的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为彼此相差不超过10％。
示例19包括前述示例中的任一项的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为彼此相差不超过5％。
示例20包括前述示例中的任一项的主题，其中含铝阻挡层具有在5nm到20nm的范围内的标称厚度。
示例21包括前述示例中的任一项的主题，其中衬底是硅。在一个这样的情况中，衬底是块状硅衬底，例如硅晶片。
示例22是集成电路器件，包括：衬底；以及从衬底延伸的多个鳍状物，每个鳍状物包括：Ⅲ-Ⅴ材料子鳍状物、位于子鳍状物上方的富铟沟道层以及位于Ⅲ-Ⅴ材料子鳍状物与富铟沟道层之间的含铝阻挡层，其中对衬底的、Ⅲ-Ⅴ材料子鳍状物与衬底相接触的表面进行刻面，并且其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为彼此相差不超过10％；位于鳍状物中每个鳍状物之上的栅极叠置体；以及相邻于栅极叠置体而形成的源极区和漏极区。
示例23包括示例22的主题，并且进一步包括含铟层，含铟层起始于Ⅲ-Ⅴ材料子鳍状物上，并且包括富铟沟道层，并且含铝阻挡层在含铟层内。
示例24包括示例23的主题，其中含铟层的铟浓度从Ⅲ-Ⅴ材料子鳍状物附近的贫铟浓度渐变到富铟沟道层处的富铟浓度。根据一些示例性实施例，富铟沟道层在鳍状物的顶部处或在其它情况下处于附近。
示例25包括示例23或24的主题，其中富铟沟道层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到鳍状物的顶部处或接近鳍状物的顶部的富铟浓度。
示例26包括示例22的主题，其中含铝阻挡层在Ⅲ-Ⅴ材料子鳍状物与富铟沟道层之间并且不在富铟沟道层内。
示例27包括示例26的主题，其中富铟沟道层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到鳍状物的顶部处或接近鳍状物的顶部的富铟浓度。
示例28包括示例22到27中的任一项的主题，其中含铝阻挡层中的铝的浓度和富铟沟道层中的铟的浓度使得含铝阻挡层的最大铝浓度和富铟沟道层的最大铟浓度在46％到52％的范围内。所以例如给定含铝层的In1-xAlxAs和富铟沟道层的InxGa1-xAs，x指代含铝层中的铝和富铟沟道层中的铟的百分比(其中x从.46改变到.52，并乘以100以被测量为百分比)。
示例29包括示例28的主题，其中含铝阻挡层是InAlAs，并且富铟沟道层是InGaAs。
示例30是集成电路器件，包括：硅衬底；从衬底延伸的多个鳍状物，每个鳍状物包括：Ⅲ-Ⅴ子鳍状物、位于子鳍状物上方的富铟沟道层以及位于Ⅲ-Ⅴ材料子鳍状物与富铟沟道层之间的含铝阻挡层，其中对衬底的、Ⅲ-Ⅴ材料子鳍状物与衬底相接触的表面进行刻面，并且其中富铟沟道层的铟浓度从含铝阻挡层附近的贫铟浓度渐变到鳍状物的顶部处或接近鳍状物的顶部的富铟浓度，位于鳍状物中每个鳍状物之上的栅极叠置体，以及相邻于栅极叠置体而形成的源极区和漏极区。
示例31包括示例30的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为彼此相差不超过10％。
示例32包括示例30或31的主题，其中含铝阻挡层的铝浓度和富铟沟道层的铟浓度被配置为彼此相差不超过5％。
示例33包括示例30到32中的任一项的主题，其中含铝阻挡层具有在5nm到20nm的范围内的标称厚度。
示例34包括示例30到33中的任一项的主题，其中含铝阻挡层中的铝的百分比和富铟沟道层中的铟的百分比使得含铝阻挡层的最大铝浓度和富铟沟道层的最大铟浓度在46％到52％的范围内。所以例如给定含铝层的In1-xAlxAs和富铟沟道层的InxGa1-xAs，x指代含铝层中的铝和富铟沟道层中的铟的百分比(其中x从.46改变到.52，并乘以100以被测量为百分比)。
示例35包括示例35的主题，其中含铝阻挡层是InAlAs，并且富铟沟道层是InGaAs。
为了说明和描述的目的介绍示例性实施例的前述描述。并不是要穷举性的或将本公开内容局限于所公开的精确形式。按照本公开内容，很多修改和变化是可能的。例如，虽然主要在形成晶体管(例如FET)的背景下讨论了技术，但也可以制造其它器件，例如二极管、可变电容器、动态电阻器等。本公开内容的范围并不是要被该具体实施方式限制，而是被所附权利要求限制。

Claims (25)

1.一种集成电路器件，包括：
衬底；以及
从所述衬底延伸的多个鳍状物，每个鳍状物包括：Ⅲ-Ⅴ材料子鳍状物、位于所述子鳍状物上方的富铟沟道层、以及位于所述Ⅲ-Ⅴ材料子鳍状物与所述富铟沟道层之间的含铝阻挡层。
2.根据权利要求1所述的器件，进一步包括以下中的至少一个：
位于所述鳍状物中的每个鳍状物之上的栅极叠置体；以及
相邻于所述栅极叠置体而形成的源极区和漏极区。
3.根据权利要求1所述的器件，进一步包括含铟层，所述含铟层起始于所述Ⅲ-Ⅴ材料子鳍状物上，并且包括所述富铟沟道层，并且所述含铝阻挡层在所述含铟层内。
4.根据权利要求3所述的器件，其中，所述含铟层的铟浓度从所述Ⅲ-Ⅴ材料子鳍状物附近的贫铟浓度渐变到所述富铟沟道层处的富铟浓度。
5.根据权利要求3所述的器件，其中，所述含铟层的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述富铟沟道层处的富铟浓度。
6.根据权利要求1所述的器件，其中，所述含铝阻挡层在所述Ⅲ-Ⅴ材料子鳍状物与所述富铟沟道层之间并且不在所述富铟沟道层内。
7.根据权利要求6所述的器件，其中，所述富铟沟道层的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述鳍状物的顶部处或接近所述鳍状物的顶部的富铟浓度。
8.根据权利要求1所述的器件，其中，所述富铟沟道层的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述鳍状物的顶部处的富铟浓度。
9.根据权利要求1所述的器件，其中，对所述衬底的、所述Ⅲ-Ⅴ材料子鳍状物与所述衬底相接触的表面进行刻面。
10.根据权利要求1所述的器件，其中，所述Ⅲ-Ⅴ材料子鳍状物包括砷化镓，所述富铟沟道层包括砷化铟镓，并且所述含铝阻挡层包括砷化铝。
11.根据权利要求10所述的器件，其中，所述含铝阻挡层包括砷化铟铝。
12.根据权利要求11所述的器件，其中，所述含铝阻挡层中的铝的百分比和所述富铟沟道层中的铟的百分比使得所述含铝阻挡层的最大铝浓度和所述富铟沟道层的最大铟浓度都在46％到52％的范围内。
13.根据权利要求12所述的器件，其中，所述含铝阻挡层是InAlAs，并且所述富铟沟道层是InGaAs。
14.根据权利要求1到12中的任一项所述的器件，其中，所述含铝阻挡层的铝浓度和所述富铟沟道层的铟浓度被配置为彼此相差不超过10％。
15.根据权利要求1到12中的任一项所述的器件，其中，所述含铝阻挡层的铝浓度和所述富铟沟道层的铟浓度被配置为彼此相差不超过5％。
16.根据权利要求1到12中的任一项所述的器件，其中，含铝阻挡层具有在5nm到20nm的范围内的标称厚度。
17.一种集成电路器件，包括：
硅衬底；
从所述衬底延伸的多个鳍状物，每个鳍状物包括：Ⅲ-Ⅴ材料子鳍状物、位于所述子鳍状物上方的富铟沟道层以及位于所述Ⅲ-Ⅴ材料子鳍状物与所述富铟沟道层之间的含铝阻挡层，其中，对所述衬底的、所述Ⅲ-Ⅴ材料子鳍状物与所述衬底相接触的表面进行刻面，并且其中，所述含铝阻挡层的铝浓度和所述富铟沟道层的铟浓度被配置为彼此相差不超过10％；
位于所述鳍状物中的每个鳍状物之上的栅极叠置体；以及
相邻于所述栅极叠置体而形成的源极区和漏极区。
18.根据权利要求17所述的器件，进一步包括含铟层，所述含铟层起始于所述Ⅲ-Ⅴ材料子鳍状物上，并且包括所述富铟沟道层，并且所述含铝阻挡层在所述含铟层内。
19.根据权利要求18所述的器件，其中，所述含铟层的铟浓度从所述Ⅲ-Ⅴ材料子鳍状物附近的贫铟浓度渐变到所述富铟沟道层处的富铟浓度。
20.根据权利要求18或19所述的器件，其中，所述富铟沟道的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述鳍状物的顶部处或接近所述鳍状物的顶部的富铟浓度。
21.根据权利要求17所述的器件，其中，所述含铝阻挡层在所述Ⅲ-Ⅴ材料子鳍状物与所述富铟沟道层之间并且不在所述富铟沟道层内。
22.根据权利要求21所述的器件，其中，所述富铟沟道层的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述鳍状物的顶部处或接近所述鳍状物的顶部的富铟浓度。
23.一种集成电路器件，包括：
硅衬底；
从所述衬底延伸的多个鳍状物，每个鳍状物包括：Ⅲ-Ⅴ材料子鳍状物、位于所述子鳍状物上方的富铟沟道层以及位于所述Ⅲ-Ⅴ材料子鳍状物与所述富铟沟道层之间的含铝阻挡层，其中，对所述衬底的、所述Ⅲ-Ⅴ材料子鳍状物与所述衬底相接触的表面进行刻面，并且其中，所述富铟沟道层的铟浓度从所述含铝阻挡层附近的贫铟浓度渐变到所述鳍状物的顶部处或接近所述鳍状物的顶部的富铟浓度；
位于所述鳍状物中的每个鳍状物之上的栅极叠置体；以及
相邻于所述栅极叠置体而形成的源极区和漏极区。
24.根据权利要求23所述的器件，其中，所述含铝阻挡层中的铝的百分比和所述富铟沟道层中的铟的百分比使得所述含铝阻挡层的最大铝浓度和所述富铟沟道层的最大铟浓度在46％到52％的范围内。
25.根据权利要求24所述的器件，其中，所述含铝阻挡层是InAlAs，并且所述富铟沟道层是InGaAs。
CN201580080235.9A 2015-06-23 2015-06-23 富铟nmos晶体管沟道 Active CN107667433B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037141 WO2016209210A1 (en) 2015-06-23 2015-06-23 Indium-rich nmos transistor channels

Publications (2)

Publication Number Publication Date
CN107667433A true CN107667433A (zh) 2018-02-06
CN107667433B CN107667433B (zh) 2021-08-17

Family

ID=57585948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080235.9A Active CN107667433B (zh) 2015-06-23 2015-06-23 富铟nmos晶体管沟道

Country Status (6)

Country Link
US (2) US10229997B2 (zh)
EP (1) EP3314660A4 (zh)
KR (1) KR102454077B1 (zh)
CN (1) CN107667433B (zh)
TW (1) TWI715577B (zh)
WO (1) WO2016209210A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875182A (zh) * 2020-01-17 2020-03-10 中科芯电半导体科技（北京）有限公司 一种增大自旋轨道耦合的方法和晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349897B1 (ko) * 2014-12-24 2022-01-12 인텔 코포레이션 Ingaas epi 구조체 및 art 트렌치에서 iii-v gaa를 가능하게 하는 습식 에치 공정
KR102367995B1 (ko) * 2015-06-12 2022-02-25 인텔 코포레이션 다양한 채널 재료를 사용하여 동일한 다이 상에 트랜지스터들을 형성하기 위한 기술들
WO2016209210A1 (en) 2015-06-23 2016-12-29 Intel Corporation Indium-rich nmos transistor channels
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US10249736B2 (en) * 2016-06-15 2019-04-02 International Business Machines Corporation Aspect ratio trapping in channel last process
US11450527B2 (en) * 2016-07-02 2022-09-20 Intel Corporation Engineering tensile strain buffer in art for high quality Ge channel
WO2019066885A1 (en) * 2017-09-29 2019-04-04 Intel Corporation ENHANCED CHANNEL LAYER FORMED IN TRENCHING TECHNIQUE
US11616057B2 (en) * 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
US11393682B2 (en) 2020-03-05 2022-07-19 Microsoft Technology Licensing, Llc Nanowire with reduced defects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US20120153352A1 (en) * 2010-12-15 2012-06-21 Gilbert Dewey High indium content transistor channels
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
WO2014209390A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Selective epitaxially grown iii-v materials based devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032951A (en) 1976-04-13 1977-06-28 Bell Telephone Laboratories, Incorporated Growth of iii-v layers containing arsenic, antimony and phosphorus, and device uses
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
US7098477B2 (en) 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US9099388B2 (en) * 2011-10-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. III-V multi-channel FinFETs
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9728464B2 (en) * 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US8809139B2 (en) * 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US9385234B2 (en) * 2013-02-27 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9159824B2 (en) * 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9159554B2 (en) * 2013-05-01 2015-10-13 Applied Materials, Inc. Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si
US9236444B2 (en) * 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers
US8889541B1 (en) 2013-05-07 2014-11-18 International Business Machines Corporation Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
CN104576383B (zh) * 2013-10-14 2017-09-12 中国科学院微电子研究所 一种FinFET结构及其制造方法
US9412818B2 (en) 2013-12-09 2016-08-09 Qualcomm Incorporated System and method of manufacturing a fin field-effect transistor having multiple fin heights
EP3185302B1 (en) * 2014-03-27 2018-05-09 IMEC vzw Gate-all-around semiconductor device with two group iii-v semiconductor nanowires
US9524986B2 (en) * 2014-06-26 2016-12-20 Globalfoundries Inc. Trapping dislocations in high-mobility fins below isolation layer
CN105304494B (zh) * 2014-07-25 2019-06-28 Imec 非营利协会 一种形成nmos晶体管装置的锗通道层、nmos晶体管装置和cmos装置的方法
US9508550B2 (en) * 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication
WO2016209210A1 (en) 2015-06-23 2016-12-29 Intel Corporation Indium-rich nmos transistor channels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US20120153352A1 (en) * 2010-12-15 2012-06-21 Gilbert Dewey High indium content transistor channels
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
WO2014209390A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Selective epitaxially grown iii-v materials based devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875182A (zh) * 2020-01-17 2020-03-10 中科芯电半导体科技（北京）有限公司 一种增大自旋轨道耦合的方法和晶体管

Also Published As

Publication number Publication date
WO2016209210A1 (en) 2016-12-29
US10229997B2 (en) 2019-03-12
TWI715577B (zh) 2021-01-11
KR102454077B1 (ko) 2022-10-14
US20180158944A1 (en) 2018-06-07
US10818793B2 (en) 2020-10-27
CN107667433B (zh) 2021-08-17
US20190189794A1 (en) 2019-06-20
EP3314660A1 (en) 2018-05-02
EP3314660A4 (en) 2019-01-23
KR20180019075A (ko) 2018-02-23
TW201709525A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN107667433A (zh) 富铟nmos晶体管沟道
US12046517B2 (en) Self-aligned 3-D epitaxial structures for MOS device fabrication
US9673302B2 (en) Conversion of strain-inducing buffer to electrical insulator
CN107710411B (zh) 用于形成相同管芯上的具有变化的沟道材料的晶体管的技术
CN104823282B (zh) 具有轴向设计的半导体和栅极金属化的垂直纳米线晶体管
TWI567987B (zh) 用於ｎ型及ｐ型金氧半導體源極汲極接觸之三五族層
JP6428789B2 (ja) 集積回路、相補型金属酸化膜半導体（ｃｍｏｓ）デバイス、コンピューティングシステム、および方法
TWI567976B (zh) 拉伸ＩＩＩ－Ｖ族電晶體之源／汲極以提昇n－ＭＯＳ移動率
CN106030758A (zh) 选择性外延生长的基于iii-v材料的器件
CN109314135A (zh) 用于GaN E模式晶体管性能的栅极堆叠体设计
CN105409005B (zh) 在mos晶体管的iv族衬底上沉积的iii-v沟道的高阻层
US11569231B2 (en) Non-planar transistors with channel regions having varying widths
CN108369958A (zh) 包括拉伸应变的锗沟道的晶体管
US11004954B2 (en) Epitaxial buffer to reduce sub-channel leakage in MOS transistors
US11081570B2 (en) Transistors with lattice matched gate structure
TW201635521A (zh) 擴散容忍ｉｉｉ－ｖ族半導體異質結構及包含擴散容忍ｉｉｉ－ｖ族半導體異質結構的裝置
EP4109532A1 (en) Three-dimensional capacitors with double metal electrodes
US20240006483A1 (en) Integrated circuit structures having raised epitaxy on channel transistor
US20240006412A1 (en) Integrated circuit structures having recessed channel transistor
CN107004711A (zh) 用于非平面半导体器件鳍下中的iii‑v族半导体合金及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant