CN110875182A - 一种增大自旋轨道耦合的方法和晶体管 - Google Patents

一种增大自旋轨道耦合的方法和晶体管 Download PDF

Info

Publication number
CN110875182A
CN110875182A CN202010050900.2A CN202010050900A CN110875182A CN 110875182 A CN110875182 A CN 110875182A CN 202010050900 A CN202010050900 A CN 202010050900A CN 110875182 A CN110875182 A CN 110875182A
Authority
CN
China
Prior art keywords
layer
quantum well
spin
transistor
orbit coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010050900.2A
Other languages
English (en)
Other versions
CN110875182B (zh
Inventor
张杨
崔利杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Core Semiconductor Technology Beijing Co Ltd
Original Assignee
Zhongke Core Semiconductor Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Core Semiconductor Technology Beijing Co Ltd filed Critical Zhongke Core Semiconductor Technology Beijing Co Ltd
Priority to CN202010050900.2A priority Critical patent/CN110875182B/zh
Publication of CN110875182A publication Critical patent/CN110875182A/zh
Application granted granted Critical
Publication of CN110875182B publication Critical patent/CN110875182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增大自旋轨道耦合的方法和晶体管，该方法是采用分子束外延或金属有机物化学气相沉积的方式，在晶体管InxGa1‑xAs量子阱沟道层中使In组分的含量线性渐变增加，相应的，Ga组分的含量线性渐变减少。所述晶体管包括InP衬底，以及自InP衬底上依次外延生长的InAlAs缓冲层、InxGa1‑xAs量子阱沟道层、InAlAs空间隔离层、Si delta掺杂层、InAlAs势垒层和InGaAs帽层，其中，所述InxGa1‑xAs量子阱沟道层中In组分线性渐变增加。通过使用沟道线性In组分渐变来增大半导体材料（晶体管）中的自旋轨道耦合，能更好地调控自旋这个参量，为未来具有自旋轨道耦合的半导体材料能够投入到实际应用做好铺垫。

Description

一种增大自旋轨道耦合的方法和晶体管
技术领域
本发明涉及半导体材料技术领域，具体涉及一种增大自旋轨道耦合的方法和晶体管。
背景技术
自旋电子学(Spintronics)是当今信息材料、半导体材料和凝聚态物理学的一个热门课题。它不但是一个基本的物理问题，同时还具有潜在的应用背景。半导体材料中的电子（或空穴）不仅有质量和电荷，还有一种称为自旋的量子性质。自旋电子学就是研究电子（或空穴）自旋对固体材料性质的影响，通过利用电子（或空穴）的自旋性质来控制半导体器件的电流，进而制造新的电子元器件。随着自旋电子学的迅猛发展，自旋轨道耦合效应越来越受到人们的广泛关注，国际上关于相关材料中自旋轨道耦合效应引起的各种新奇物理现象的报道越来越多，如自旋霍尔效应、自旋场效应晶体管、低损耗的自旋、自旋量子计算等。自旋轨道耦合作用提供了一种全电学（不需要外磁场或磁性材料）的方法控制自旋，随着理论研究的深入和实验技术的发展，基于自旋轨道耦合效应的各种电子器件层出不穷，也必将会带来更大的实际应用价值。
在III-V族化合物半导体的体材料中，由于III-V族闪锌矿结构的反演不对称性会在晶体内部产生一个内建电场，从而引起自旋轨道耦合，使得自旋朝上的电子（或空穴）与自旋朝下的电子（或空穴） 能级发生分裂，其Hamiltonian量被称为k 3 项，它主要是在宽带隙的半导体材料体系中起主导作用，例如GaAs、InP和AlAs等。而在半导体异质结界面处由于量子阱势场的不对称性，也会在异质结附近产生很强的内建电场，引起自旋轨道耦合，使得自旋朝上的电子（或空穴）与自旋朝下的电子（或空穴）能级发生分裂，其Hamiltonian量被称为Rashba项,它主要是在窄带隙的半导体材料体系中起主导作用，例如InAs、InSb和InGaAs等。
以往都是在III-V族高电子迁移率晶体管（HEMT）材料中发现这种Rashba项的自旋轨道耦合现象，增大自旋轨道耦合的方法通常是通过增加Si delta掺杂层掺杂浓度或减小沟道层的有效质量。为了更大程度增大体系中的自旋轨道耦合，特提出本发明。
发明内容
本发明的目的是提供一种新的增大自旋轨道耦合的方法。本发明的另一目的是提供一种增大自旋轨道耦合的晶体管。
本发明通过以下技术方案实现上述目的：
本发明提供的一种增大自旋轨道耦合的方法，适用于晶体管，是采用分子束外延或金属有机物化学气相沉积的方式，在晶体管InxGa1-xAs量子阱沟道层中使In组分的含量线性渐变增加，相应的，Ga组分的含量线性渐变减少。
可选或优选的，上述方法中，所述In组分的含量线性渐变增加范围是In0.53→0.75。
可选或优选的，上述方法中，所述量子阱沟道层的厚度为100Å-300Å。
本发明还提供了一种增大自旋轨道耦合的晶体管，包括InP衬底，以及自InP衬底上依次外延生长的InAlAs缓冲层、InxGa1-xAs量子阱沟道层、InAlAs空间隔离层、Si delta掺杂层、InAlAs势垒层和InGaAs帽层，其中，所述InxGa1-xAs量子阱沟道层中In组分线性渐变增加。
可选或优选的，上述晶体管中，所述量子阱沟道层材料为线性In组分渐变的In0.53→0.75Ga0.47→0.25As。
可选或优选的，上述晶体管中，所述缓冲层材料为In 0.52 Al 0.48 As，所述空间隔离层材料为In 0.52 Al 0.48 As，所述势垒层材料为In 0.52 Al 0.48 As，所述帽层材料为In0.53Ga 0.47 As。
可选或优选的，上述晶体管中，所述沟道量子阱层的厚度为100Å-300Å。
可选或优选的，上述晶体管中，所述外延生长可通过分子束外延（MBE）或金属有机物化学气相沉积（MOCVD）技术来实现。
本发明还提供了一种电子器件，包括以上任一所述的晶体管。
与现有技术相比，本发明具有如下有益效果：
本发明通过使用沟道线性In组分渐变来增大半导体材料（晶体管）中的自旋轨道耦合，能更好的调控自旋这个参量，为未来具有自旋轨道耦合的半导体材料能够投入到实际应用做好铺垫。
附图说明
图1为实施例中In0.52Al0.48As/In0.53→0.75Ga0.47→0.25As HEMT结构示意图。
具体实施方式
下面结合具体例对本发明的技术方案进行清楚、详细地解释和说明，以使本领域技术人员能够更好地理解本发明并予以实施。
本发明提供的增大自旋轨道耦合的晶体管，包括InP衬底，以及自InP衬底上依次外延生长的InAlAs缓冲层、InxGa1-xAs量子阱沟道层、InAlAs空间隔离层、Si delta掺杂层、InAlAs势垒层和InGaAs帽层，其中，所述InxGa1-xAs量子阱沟道层中In组分线性渐变增加。
自旋轨道耦合参数α可由下式来表述：
α=b<E>
其中，系数b反比于带隙和电子的有效质量，2DEG（二维电子气）电场的平均值
Figure DEST_PATH_IMAGE001
，e是电子电荷数，U是InGaAs量子阱的导带势函数，z是沿生长方向到材料表面的距离。要增大自旋轨道耦合参数α，一方面要使得InGaAs量子阱的带隙和有效质量要小，这就需要增大InGaAs的In组分，另一方面要增大自旋轨道耦合参数α，就要增大InAlAs/InGaAs异质结附近的平均内建电场<E>。本专利的设计就是通过上述的思路，在InGaAs量子阱沟道中使用线性In组分渐变，使得InAlAs/InGaAs异质结附近的平均内建电场<E>变强，从而增大自旋轨道耦合作用。因此，本发明在InxGa1-xAs量子阱沟道中使用线性In组分渐变增加来增大半导体材料中的自旋轨道耦合。
上述晶体管中，所述缓冲层材料为In 0.52 Al 0.48 As，所述空间隔离层材料为In0.52 Al 0.48 As，所述势垒层材料为In 0.52 Al 0.48 As，所述帽层材料为In0.53 Ga 0.47 As。这些材料的组分设计是为了保证其晶格常数与InP衬底匹配，避免失配位错等缺陷对外延层质量造成不利影响。
上述晶体管中，所述沟道量子阱层材料为线性In组分渐变的In0.53→0.75Ga0.47→ 0.25As，由于其晶格常数也呈现线性变化，能够极大的消除晶格失配应变的影响。考虑到In组分过大会造成晶格应变进而导致失配位错等缺陷的产生，从而造成量子阱外延质量变差，因此优选将In组分限制在0.75以内。
上述晶体管中，通过求解薛定谔方程和泊松方程，在100 Å-300Å范围内，量子阱厚度的变化对2DEG浓度的影响很小，只在量子阱厚度小于100 Å时，2DEG浓度有轻微的降低，同时由于In组分增大后，增大量子阱的厚度会导致失配位错等缺陷出现，因此所述沟道量子阱层的厚度为100Å-300Å。
针对In0.52Al0.48As/In0.53→0.75Ga0.47→0.25As HEMT结构见图1，在沟道层中使用线性In组分渐变的In0.53→0.75Ga0.47→0.25As量子阱。在半绝缘InP衬底上（层1）， 依次外延生长In0.52 Al 0.48 As缓冲层（层2）、In0.53→0.75Ga0.47→0.25As沟道量子阱层（层3）、In 0.52 Al 0.48 As空间隔离层（层4）、Si delta掺杂层（层5）、In 0.52 Al 0.48 As势垒层（层6）、In0.53 Ga 0.47As帽层（层7），在In0.53→0.75Ga0.47→0.25As沟道量子阱层的二维电子气在内建电场作用下，形成强的自旋轨道耦合作用。
针对MBE设备，可通过In源炉温度线性变化来实现沟道层中In0.53→0.75Ga0.47→0.25As量子阱线性In组分线性变化。针对MOCVD设备，可通过调整通入反应室的三甲基In流量来实现量子阱的线性In组分变化。
通过使用沟道线性In组分渐变来增大半导体材料（晶体管）中的自旋轨道耦合，能更好地调控自旋这个参量。
本文中应用了具体个例对发明构思进行了详细阐述，以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离该发明构思的前提下，所做的任何显而易见的修改、等同替换或其他改进，均应包含在本发明的保护范围之内。

Claims (9)

1.一种增大自旋轨道耦合的方法，适用于晶体管，其特征在于，采用分子束外延或金属有机物化学气相沉积的方式，在晶体管InxGa1-xAs量子阱沟道层中使In组分的含量线性渐变增加，相应的，Ga组分的含量线性渐变减少。
2.根据权利要求1所述的方法，其特征在于，所述In组分的含量线性渐变增加范围是In0.53→0.75。
3.根据权利要求1所述的方法，其特征在于，所述量子阱沟道层的厚度为100Å-300Å。
4.一种增大自旋轨道耦合的晶体管，其特征在于，包括InP衬底，以及自InP衬底上依次外延生长的InAlAs缓冲层、InxGa1-xAs量子阱沟道层、InAlAs空间隔离层、Si delta掺杂层、InAlAs势垒层和InGaAs帽层，其中，所述InxGa1-xAs量子阱沟道层中In组分线性渐变增加。
5.根据权利要求4所述的晶体管，其特征在于，所述量子阱沟道层材料为线性In组分渐变的In0.53→0.75Ga0.47→0.25As。
6.根据权利要求5所述的晶体管，其特征在于，所述缓冲层材料为In 0.52 Al 0.48 As，所述空间隔离层材料为In 0.52 Al 0.48 As，所述势垒层材料为In 0.52 Al 0.48 As，所述帽层材料为In0.53 Ga 0.47 As。
7.根据权利要求6所述的晶体管，其特征在于，所述沟道量子阱层的厚度为100Å-300Å。
8.根据权利要求4所述的晶体管，其特征在于，所述外延生长的方式为分子束外延或金属有机物化学气相沉积。
9.一种电子器件，其特征在于，包括权利要求4-8任一所述的晶体管。
CN202010050900.2A 2020-01-17 2020-01-17 一种增大自旋轨道耦合的方法和自旋晶体管 Active CN110875182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010050900.2A CN110875182B (zh) 2020-01-17 2020-01-17 一种增大自旋轨道耦合的方法和自旋晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010050900.2A CN110875182B (zh) 2020-01-17 2020-01-17 一种增大自旋轨道耦合的方法和自旋晶体管

Publications (2)

Publication Number Publication Date
CN110875182A true CN110875182A (zh) 2020-03-10
CN110875182B CN110875182B (zh) 2020-08-21

Family

ID=69718438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010050900.2A Active CN110875182B (zh) 2020-01-17 2020-01-17 一种增大自旋轨道耦合的方法和自旋晶体管

Country Status (1)

Country Link
CN (1) CN110875182B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274826A (zh) * 2022-08-18 2022-11-01 上海新微半导体有限公司 赝配高电子迁移率晶体管、外延结构及制备方法
WO2023141993A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 空穴线性Rashba自旋轨道耦合效应的增强方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652440A (en) * 1994-09-30 1997-07-29 National Science Council GaAs-InGaAs high electron mobility transistor
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
CN101981657A (zh) * 2008-06-19 2011-02-23 英特尔公司 在硅上形成缓冲层构造的方法以及由此形成的结构
CN102171831A (zh) * 2008-12-16 2011-08-31 英特尔公司 具有在沟道区之下的Delta掺杂层的Ⅲ-Ⅴ族器件
CN106030758A (zh) * 2014-03-28 2016-10-12 英特尔公司 选择性外延生长的基于iii-v材料的器件
CN107667433A (zh) * 2015-06-23 2018-02-06 英特尔公司 富铟nmos晶体管沟道

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652440A (en) * 1994-09-30 1997-07-29 National Science Council GaAs-InGaAs high electron mobility transistor
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
CN101981657A (zh) * 2008-06-19 2011-02-23 英特尔公司 在硅上形成缓冲层构造的方法以及由此形成的结构
CN102171831A (zh) * 2008-12-16 2011-08-31 英特尔公司 具有在沟道区之下的Delta掺杂层的Ⅲ-Ⅴ族器件
CN106030758A (zh) * 2014-03-28 2016-10-12 英特尔公司 选择性外延生长的基于iii-v材料的器件
CN107667433A (zh) * 2015-06-23 2018-02-06 英特尔公司 富铟nmos晶体管沟道
US10229997B2 (en) * 2015-06-23 2019-03-12 Intel Corporation Indium-rich NMOS transistor channels

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023141993A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 空穴线性Rashba自旋轨道耦合效应的增强方法
CN115274826A (zh) * 2022-08-18 2022-11-01 上海新微半导体有限公司 赝配高电子迁移率晶体管、外延结构及制备方法

Also Published As

Publication number Publication date
CN110875182B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US7687799B2 (en) Methods of forming buffer layer architecture on silicon and structures formed thereby
US7566898B2 (en) Buffer architecture formed on a semiconductor wafer
US8217383B2 (en) High hole mobility p-channel Ge transistor structure on Si substrate
US6489639B1 (en) High electron mobility transistor
US9991172B2 (en) Forming arsenide-based complementary logic on a single substrate
Studtmann et al. Pseudomorphic ZnSe/n‐GaAs doped‐channel field‐effect transistors by interrupted molecular beam epitaxy
CN110875182B (zh) 一种增大自旋轨道耦合的方法和自旋晶体管
Jiang et al. The relationship between AlGaN barrier layer thickness and polarization Coulomb field scattering in AlGaN/GaN heterostructure field-effect transistors
Merckling Monolithic integration of InGaAs on Si (001) substrate for logic devices
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
Luo et al. Low field transport properties of two-dimensional electron gas in selectively doped N-AlGaAs/GaInAs/GaAs pseudomorphic structures
WO2020009020A1 (ja) トンネル電界効果トランジスタ
CN103681868B (zh) 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
JP2000068497A (ja) ＧａＮ系化合物半導体装置
Singh et al. Ga 2 O 3 Based Heterostructure FETs (HFETs) for Microwave and Millimeter-Wave Applications
JP3158467B2 (ja) ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ
Gueissaz et al. High electron density and mobility in single and double planar doped InGaAs/InAlAs heterojunctions on InP
CN108565285B (zh) 一种GaAs基高电子迁移率晶体管材料及其制备方法
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
Lubyshev et al. MBE growth of high quality metamorphic HEMT structures on GaAs
JP2019009296A (ja) トンネル電界効果トランジスタ
JPH0620966A (ja) 化合物半導体ウェハの製造方法
JP2001244455A (ja) Ｉｉｉ−ｖ族化合物半導体ウエハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant