CN107632910B - 一种测试方法和装置 - Google Patents

Abstract

本发明实施例公开了一种测试方法和装置，测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述方法包括：设置ISI测试模式，所述ISI测试模式包括：SPI测试模式和TDM测试模式；确定是否进行所述SPI测试模式；当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；当测试所述TDM数据读写错误时，确定所述测试装置的测试问题。

Description

一种测试方法和装置

技术领域

本发明涉及通信领域，尤其涉及一种测试方法和装置。

背景技术

随着芯片集成度大幅提高，集成电路设计正快速地向系统集成芯片(SOC，System-on-a-Chip)上转变。SOC技术将多个系统功能映射到单个芯片上，在开发周期、系统功能和性能方面有着无可比拟的优点。然而，随着SOC集成接口的增加，对各个接口的测试访问也变得更加困难，进而也就为SOC的测试带来了更大的困难。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种测试方法和装置，通过对外设芯片设置，使得ISI接口的测试变得高效、可靠。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供一种测试方法，所述测试方法应用于测试装置，所述测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述方法包括：

设置集成串行接口ISI测试模式，所述ISI测试模式包括：串行外设接口SPI测试模式和时分复用TDM测试模式；

确定是否进行所述SPI测试模式；

当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；

当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；

当测试所述TDM数据读写错误时，确定所述测试装置的测试问题。

进一步地，所述测试装置预先下载预设逻辑和预设程序，包括：

所述测试装置预先下载系统集成芯片SOC逻辑，进行复位设置，通过trace32下载arm程序。

进一步地，所述测试SPI数据读写是否正确，包括：

将第一预设数组中的输入数据写入所述测试板的寄存器，每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；

当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；

当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

进一步地，所述测试TDM数据读写是否正确，包括：

通过SPI接口设置所述测试板为TDM数据回环；

设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；

分别发送所述n个输出数组中的数据至所述测试板，读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；

当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；

当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

进一步地，在所述测试SPI数据读写是否正确之后，包括：

当测试所述SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试；

在所述当测试所述TDM数据读写错误时，确定所述测试装置的测试问题之后，包括：

通过trace32下载arm程序，设置ISI测试模式重新进行测试。

本发明实施例提供一种测试装置，所述测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述装置包括：设置单元、确定单元、测试单元，其中，

所述设置单元，用于设置ISI测试模式，所述ISI测试模式包括：SPI测试模式和TDM测试模式；

所述确定单元，用于确定是否进行所述SPI测试模式；

所述测试单元，用于当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；还用于当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；

所述确定单元，还用于当测试所述TDM数据读写错误时，确定所述测试装置的测试问题。

进一步地，所述测试单元，还用于预先下载系统集成芯片SOC逻辑，进行复位设置，通过trace32下载arm程序。

进一步地，所述测试单元包括：写入模块、读取模块、确定模块，其中，

所述写入模块，用于将第一预设数组中的输入数据写入所述测试板的寄存器；

所述读取模块，用于每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；

所述确定模块，用于当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；还用于当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

进一步地，所述测试单元包括：设置模块、发送模块，读取模块、确定模块，其中，

所述设置模块，用于通过SPI接口设置所述测试板为TDM数据回环；还用于设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；

所述发送模块，用于分别发送所述n个输出数组中的数据至所述测试板；

所述读取模块，用于读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；

所述确定模块，用于当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；还用于当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

进一步地，所述测试单元，还用于当所述测试SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试；

所述测试单元，还用于当所述TDM数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

本发明实施例提供了一种测试方法和装置，测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述方法包括：设置ISI测试模式，所述ISI测试模式包括：SPI测试模式和TDM测试模式；确定是否进行所述SPI测试模式；当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；当测试所述TDM数据读写错误时，确定所述测试装置的测试问题。本发明实施例提供的测试方法和装置，通过对外设芯片设置，使得ISI接口的测试变得高效、可靠，在测试流程、测试方法上取得了进步，节省了人力物力，提高了工作效率，保证了测试的可靠性。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本发明实施例提供的测试方法流程示意图一；

图2为本发明实施例提供的测试方法数据流程示例图；

图3为本发明实施例提供的测试方法流程示意图二；

图4为本发明实施例提供的SPI测试数据流程示例图；

图5为本发明实施例提供的TDM测试数据流程示例图；

图6为本发明实施例提供的测试装置结构示意图一；

图7为本发明实施例提供的测试装置结构示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

实施例一

本发明实施例提供一种测试方法，如图1所示，该方法可以包括：

步骤101、预先下载预设逻辑和预设程序，与测试板建立连接。

本发明实施例提供的测试方法具体为SOC开发过程中ISI接口的FPGA测试方法，该测试方法的执行主体可以为测试装置，该测试装置具体可以为FPGA板，即FPGA板获取预设逻辑和预设程序，与测试板建立连接。

其中，现场可编程门阵列(FPGA，Field－Programmable Gate Array)，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

ISI接口(Integrated Serial Interface)是一个集成串行接口，它将SOC中的串行外设接口(SPI，Serial Peripheral Interface)和脉冲编码调制PCM接口转化为一个串行口后与ISI SLIC芯片交互。

ISI接口的特性为：内部连接标准的PCM/SPI总线；支持SPI最高时钟为4MHz，支持PCM时钟最高位2.048M；支持3-pin接口的Slic IC芯片；没有模拟和存储cell需求；最小的面积空间。ISI接口的应用包括：xDSL家用闸道器，PON家用闸道器，无线回路端子，模拟终端适配器。

具体的，如图2所示，FPGA和SI3226x的ISI接口互联，在测试开始时，预先下载预设逻辑和预设程序至FPGA板，与测试板建立连接；即先下载SOC逻辑到FPGA板子上，将SI3226x测试板的ISI接口连接FPGA板，使用下载器trace32加载SOC的arm程序，将arm程序下载到FPGA的Arm内核，Arm内核的arm程序通过ISI接口读写SI3226x的配置寄存器。

TRACE32是由德国Lauterbach公司研制开发的一款仿真测试工具。TRACE32作为一种真正集成化、通用性系统仿真器可以组合成多种方案，可以支持网络方案、实验室单机方案、异地光纤方案等，它具有全模块化、积木式结构、可支持JTAG及BDM接口和所有CPU，能够提供软件分析、端口分析、波形分析以及软件测试等强大功能。

本发明实施例中，使用的测试板，即测试芯片为SI3226x，该芯片使用ISI转SPI口设置内部寄存器，自带TDM数据回环功能，还可以是其它可以实现ISI转SPI口设置内部寄存器及自带TDM数据回环功能的测试芯片，本发明实施例对此不做限定。

步骤102、设置ISI测试模式。

其中，ISI测试模式包括：SPI测试模式和时分复用TDM测试模式。

串行外设接口(SPI，Serial Peripheral Interface)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。

TDM是时分复用模式，时分复用是指一种通过不同信道或时隙中的交叉位脉冲，同时在同一个通信媒体上传输多个数字化数据、语音和视频信号等的技术。

步骤103、确定是否进行SPI测试模式。

步骤104、当确定进行所述SPI测试模式时，测试SPI数据读写是否正确。

具体的，将第一预设数组中的输入数据逐个写入所述测试板的寄存器，每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

具体的，trace32加载SOC的arm程序，arm程序通过ISI接口读写SI3226x的配置寄存器，对特定地址的寄存器反复读写，保证ISI接口的SPI部分工作正常。

具体的，arm程序直接通过FPGA自身外设的SPI口对SI3226x进行设置。在设置过程中，由于SPI总线需要先通过ISI口，需要通过增加一个读写时序的动作来完成正确的设置。

步骤105、当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行TDM测试模式，测试TDM数据读写是否正确。

具体的，通过SPI接口设置所述测试板为TDM数据回环；设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；分别发送所述n个输出数组中的数据至所述测试板，读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

具体的，arm程序测试ISI接口的SPI部分工作正常后，设置寄存器将SI3226x的TDM设置为数据回环。此时SI3226x的TDM在接受到数据两帧之后将接收到的数据重新送回SOC。SOC端的Arm程序控制TDM接口通过ISI接口发送数据，同时读取ISI接口输入的TDM数据，对输入输出数据进行比较。

arm程序设置完TDM回环的测试芯片写入TMD数据后，arm端的TDM接口能直接收到测试芯片发出的数据，通过对输入输出数据进行比较判断arm端的ISI接口是否工作正常，其中，arm端即FPGA端。

步骤106、当测试所述TDM数据读写错误时，确定测试装置的测试问题。

具体的，当TDM数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

进一步地，在步骤104之后，所述方法还可以包括：

当SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

本发明实施例提供的测试方法，在SPI测试阶段可以通过对同一个寄存器写入读取不同的值来判断SPI的工作状态，由于采用带有TDM自回环的SI3226x，可以在arm端简单对比输入输出的数据来达到测试ISI接口的目的。

本发明实施例提供的测试方法，通过对外设芯片设置，使得ISI接口的测试变得高效、可靠，在测试流程、测试方法上取得了进步，节省了人力物力，提高了工作效率，保证了测试的可靠性。

实施例二

本发明实施例提供一种测试方法，如图3所示，该方法可以包括：

步骤201、下载SOC逻辑到FPGA板。

步骤202、进行复位设置，通过trace32下载arm程序到SOC。

本发明实施例提供的测试方法应用于FPGA板，如图2所示，FPGA和SI3226x的ISI接口互联，下载SOC逻辑到FPGA板子上，使用trace加载arm程序，arm程序通过ISI接口读写SI3226x的寄存器，将SI3226x的TDM设置为数据回环。arm程序控制TDM接口通过ISI接口发送数据，同时读取ISI接口输入的TDM数据，对输入输出数据进行比较，得出测试结果。

步骤203、设置为ISI测试模式。

步骤204、确定是否进行ISI测试。

若是，即确定进行ISI测试，则执行步骤205；若否，即确定不进行ISI测试，则执行步骤206。

其中，ISI测试包括SPI测试和TDM测试。

步骤205、测试SPI数据读写是否正确。

若测试SPI数据读写正确，则执行步骤206；若测试SPI数据读写错误，则定位问题，即确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

具体的，ISI接口测试的SPI测试部分，在测试开始时，下载已经生成的SOC逻辑到目标FPGA测试板上，如图4所示，此时的FPGA即作为一片模拟的SOC，复位FPGA系统并通过trace32下载arm程序到该模拟的SOC，使用通用异步收发传输器(UART，UniversalAsynchronous Receiver/Transmitter)串口控制程序运行，设置程序运行模式为ISI测试模式。由于在测试回环的时候需要先使用SPI口设置子板的寄存器，需要先测试ISI接口的SPI部分。

具体的，如图4所示，arm程序将一组从0x00到0xff递增的数据逐个写入SI3226x的控制寄存器，每写入一个数据紧接着读出该寄存器的值，如果读出的数据和写入的不一样，则定位问题，并重新测量。其中，0x00到0xff递增的数据可以理解为0～255的16进制数据。

在写入读取数据的过程中，由于SPI的数据先经过了ISI接口的转发，单次读写只能把时序送到ISI接口，无法直接送到SI3226x，因此，在这里通过连续读写两次的方法来达到SPI正常读写SI3226x的目的，可以理解为，先将数据写入ISI接口，再将ISI接口的数据写入SI3226x，读取数据时，先将SI3226x的数据读取到ISI接口，再将ISI接口的数据读取到SPI。

步骤206、通过SPI接口设置所述测试板为TDM数据回环。

步骤207、将一组递增的数据从TDM口发送到SI3226x。

步骤208、读取SI3226x发回的TDM数据。

步骤209、确定发送到SI3226x的数据与读取的TDM数据是否相同。

若测试TDM数据读写正确，则结束；若测试TDM数据读写错误，则定位问题，即确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

具体的，如图5所示，ISI接口TDM测试部分，TDM作为重要的数据传输通道，是ISI接口重要组成。在SPI接口测试完成后，arm程序通过SPI接口设置SI3226x为TDM数据回环，SI3226x将会把接收到的TDM数据直接发送出，即发送给FPGA。

具体的，在FPGA端，即arm端设置3个输出数组，初始化为0到0xff的递增序列，3个输入数组，初始化为全0xff。设置TDM轮流发送3个输出数组里的数据，打开发送中断，每次使用不同的发送数组。同时打开接收端口，每次接收到数据后就对发送端和接收端的数据进行比较。数据一样则表示测试通过，如果数据有错误，则需要定位问题。重新写程序，而此时的SPI口由于之前已经测过，在测试TDM阶段就可以直接跳过。

其中，0到0xff的递增序列可以理解为0～255的16进制递增数据序列，输入数组中的全0xff为，输入数组中的数据全部设为255，当接收到SI3226x的环回数据，将该环回数据替换输入数组中的数据255，即可将该环回数据存储在输入数组中，从而可以输出数组和输入数组中的数据进行比较，确定两者是否相同。

需要说明的是，在TDM测试的数据比较阶段，由于TDM数据帧传输的特性，每次测试第一帧的数据是丢失的，具体丢失多少个数据和使能slot数目相关。同时由于使能数据回环，TDM接收到的回环数据有一帧的延迟，具体延迟几个字节也和使能的slot有关，因此，通常通过多个数组数据的传输测试，来避免第一帧数据丢失的误差及回环数据延迟的误差。

本发明实施例提供的测试方法，通过对外设芯片设置，使得ISI接口的测试变得高效、可靠，在测试流程、测试方法上取得了进步，节省了人力物力，提高了工作效率，保证了测试的可靠性。

实施例三

本发明实施例提供一种测试装置30，如图6所示，所述测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述装置30包括：设置单元301、确定单元302、测试单元303，其中，

所述设置单元301，用于设置集成串行接口ISI测试模式，所述ISI测试模式包括：SPI测试模式和TDM测试模式；

所述确定单元302，用于确定是否进行所述SPI测试模式；

所述测试单元303，用于当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；还用于当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；

所述确定单元302，还用于当测试所述TDM数据读写错误时，确定所述测试装置的测试问题。

进一步地，所述测试单元33，还用于预先下载系统集成芯片SOC逻辑，进行复位设置，通过trace32下载arm程序。

进一步地，如图7所示，所述测试单元303包括：写入模块3031、读取模块3032、确定模块3033，其中，

所述写入模块3031，用于将第一预设数组中的输入数据写入所述测试板的寄存器；

所述读取模块3032，用于每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；

所述确定模块3033，用于当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；还用于当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

进一步地，如图7所示，所述测试单元303包括：设置模块3034、发送模块3035，读取模块3032、确定模块3033，其中，

所述设置模块3034，用于通过SPI接口设置所述测试板为TDM数据回环；还用于设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；

所述发送模块3035，用于分别发送所述n个输出数组中的数据至所述测试板；

所述读取模块3032，用于读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；

所述确定模块3036，用于当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；还用于当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

进一步地，所述测试单元303，还用于当测试所述SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试；

所述测试单元303，还用于当所述TDM数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

具体的，本发明实施例提供的测试装置的理解可以参考实施例一和实施例二的测试方法的说明，本发明实施例在此不再赘述。

本发明实施例提供的测试装置，通过对外设芯片设置，使得ISI接口的测试变得高效、可靠，在测试流程、测试方法上取得了进步，节省了人力物力，提高了工作效率，保证了测试的可靠性。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种测试方法，其特征在于，所述测试方法应用于测试装置，所述测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述方法包括：

设置集成串行接口ISI测试模式，所述ISI测试模式包括：串行外设接口SPI测试模式和时分复用TDM测试模式；

确定是否进行所述SPI测试模式；

当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；

当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；

当测试所述TDM数据读写错误时，确定所述测试装置的测试问题，其中，

所述测试TDM数据读写是否正确，包括：

通过SPI接口设置所述测试板为TDM数据回环；

设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；

分别发送所述n个输出数组中的数据至所述测试板，读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；

当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；

当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

2.根据权利要求1所述的方法，其特征在于，所述测试装置预先下载预设逻辑和预设程序，包括：

所述测试装置预先下载系统集成芯片SOC逻辑，进行复位设置，通过trace32下载arm程序。

3.根据权利要求1所述的方法，其特征在于，所述测试SPI数据读写是否正确，包括：

将第一预设数组中的输入数据写入所述测试板的寄存器，每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；

当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；

当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

4.根据权利要求1所述的方法，其特征在于，

在所述测试SPI数据读写是否正确之后，包括：

当测试所述SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试；

在所述当测试所述TDM数据读写错误时，确定所述测试装置的测试问题之后，包括：

通过trace32下载arm程序，设置ISI测试模式重新进行测试。

5.一种测试装置，其特征在于，所述测试装置预先下载预设逻辑和预设程序，与测试板建立连接，所述装置包括：设置单元、确定单元、测试单元，其中，

所述设置单元，用于设置ISI测试模式，所述ISI测试模式包括：SPI测试模式和TDM测试模式；

所述确定单元，用于确定是否进行所述SPI测试模式；

所述测试单元，用于当确定进行所述SPI测试模式时，测试SPI数据读写是否正确；还用于当确定不进行所述SPI测试模式，或者当测试所述SPI数据读写正确时，进行所述TDM测试模式，测试TDM数据读写是否正确；

所述确定单元，还用于当测试所述TDM数据读写错误时，确定所述测试装置的测试问题，其中，

所述测试单元包括：设置模块、发送模块，读取模块、确定模块，其中，

所述设置模块，用于通过SPI接口设置所述测试板为TDM数据回环；还用于设置n个输出数组和n个输入数组，每一个所述输出数组中的数据为递增的数据序列，所述输入数组中的数据为相同的预设数据；n为大于等于3的自然数；

所述发送模块，用于分别发送所述n个输出数组中的数据至所述测试板；

所述读取模块，用于读取所述测试板发送的TDM数据，所述TDM数据替换所述预设数据存储于所述输入数组，其中，每发送一个所述输出数组，打开发送中断；

所述确定模块，用于当发送至所述测试板第二数据与接收所述测试板发送的第一TDM数据相同，确定所述TDM数据读写正确，其中，所述第二数据为所述n个输出数组中的任意一个数据，所述第一TDM数据为发送所述板第二数据至所述测试板后所述测试板环回发送的TDM数据；还用于当所述第二数据与所述第一TDM数据不同时，确定所述TDM数据读写错误。

6.根据权利要求5所述的装置，其特征在于，所述测试单元，还用于预先下载系统集成芯片SOC逻辑，进行复位设置，通过trace32下载arm程序。

7.根据权利要求5所述的装置，其特征在于，所述测试单元包括：写入模块、读取模块、确定模块，其中，

所述写入模块，用于将第一预设数组中的输入数据写入所述测试板的寄存器；

所述读取模块，用于每写入一个第一数据至所述寄存器，读取写入所述第一数据后所述寄存器的第一输出数据，所述第一数据为所述第一预设数组中的任意一个数据；

所述确定模块，用于当所述第一数据与所述第一输出数据相同时，确定所述SPI数据读写正确；还用于当所述第一数据与所述第一输出数据不同时，确定所述SPI数据读写错误。

8.根据权利要求5所述的装置，其特征在于，所述测试单元，还用于当所述测试SPI数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试；

所述测试单元，还用于当所述TDM数据读写错误时，确定测试问题，通过trace32下载arm程序，设置ISI测试模式重新进行测试。

Images