CN107611022B - 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 - Google Patents
一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 Download PDFInfo
- Publication number
- CN107611022B CN107611022B CN201710781811.3A CN201710781811A CN107611022B CN 107611022 B CN107611022 B CN 107611022B CN 201710781811 A CN201710781811 A CN 201710781811A CN 107611022 B CN107611022 B CN 107611022B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- grid
- type
- conduction
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种低导通电阻、小栅电荷的碳化硅IGBT器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型基区、第一导电类型多晶硅栅极、第二导电类型多晶硅栅极、槽栅介质、第二导电类型栅氧保护区、第一导电类型包裹区、第一导电类型漂移区、第二导电类型衬底和漏极。本发明所述第一导电类型多晶硅栅极与第二导电类型多晶硅栅极形成的空间电荷区，减小了栅极与漏极的耦合，因而降低了器件栅电荷；第一导电类型包裹区可以减小第二导电类型栅氧保护区在漂移区中形成的空间电荷区，并且能够有效传输电流，因而可以降低器件导通电阻。
Description
技术领域
本发明属于微电子和电力电子的碳化硅功率器件领域，特别涉及一种低导通电阻、小栅电荷的碳化硅IGBT器件与制备方法。
背景技术
宽禁带半导体碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。在功率电子领域，IGBT因其存在电导调制效应，导通电阻小，广泛应用与高压领域。
但是在IGBT中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。SiC的介电常数是SiO2介电常数的2.5倍，在关断状态，根据高斯定理，SiO2层所承受的耐压应该是漂移区SiC的2.5倍，这使得栅氧拐角处在没有达到SiC临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。
为解决栅氧提前击穿的情况，一种带P+型栅氧保护区的碳化硅IGBT已经被提出，该结构利用P+栅氧保护区对栅氧进行保护，使得高电场由P+栅氧保护区与N型漂移区形成的P-N结承担，降低了栅氧电场。但是随着P+栅氧保护区的引入，其在漂移区中形成的耗尽区严重影响电子的向下传输，使得器件导通电阻变大。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种低导通电阻、小栅电荷的碳化硅IGBT器件与制备方法，克服了带第二导电类型栅氧保护区的碳化硅IGBT结构导通电阻较大的缺陷，同时利用第一导电类型多晶硅栅极与第二导电类型多晶硅栅极形成的空间电荷区，减小了栅极与漏极的耦合，因而降低了器件栅电荷，改善了器件的开关特性。
为了实现上述目的，本发明采用的技术方案是：
一种低导通电阻、小栅电荷的碳化硅IGBT器件，包括：
第一导电类型多晶硅栅极；
包裹第一导电类型多晶硅栅极的槽栅介质；
设置在槽栅介质两侧的对称结构的源极；
设置在源极底部的第一导电类型源接触区、第二导电类型基区和重掺杂第二导电类型基区；
自上而下依次设置在槽栅介质下方的第二导电类型栅氧保护区、第一导电类型漂移区、第二导电类型衬底以及漏极；
其特征在于：
所述第一导电类型多晶硅栅极下方设置有第二导电类型多晶硅栅极；所述槽栅介质包裹第二导电类型多晶硅栅极；
所述第二导电类型栅氧保护区与第一导电类型漂移区之间设置有第一导电类型包裹区。
所述第一导电类型源接触区与源极的下部、第二导电类型基区的上部以及重掺杂第二导电类型基区的侧面接触，所述重掺杂第二导电类型基区与源极的下部、第一导电类型源接触区的侧面以及第二导电类型基区的侧面接触，重掺杂第二导电类型基区的厚度等于第一导电类型源接触区和第二导电类型基区的厚度之和。
所述第二导电类型栅氧保护区与第一导电类型包裹区部分交叉，其中，所述第一导电类型包裹区设置于第一导电类型漂移区之中，将第二导电类型栅氧保护区包裹。
所述第一导电类型包裹区掺杂浓度高于第一导电类型漂移区浓度，第一导电类型包裹区深度较第二导电类型栅氧保护区深0μm～0.5μm，第一导电类型包裹区宽度较第二导电类型栅氧保护区宽0.1μm～0.5μm。
所述第一导电类型多晶硅栅极经淀积形成，厚度为0.3μm～1.2μm，掺杂浓度为1×1015cm-3～1×1017cm-3。
所述第二导电类型多晶硅栅极经淀积形成，厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～3×1019cm-3。
所述槽栅介质为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极和第二导电类型多晶硅栅极通过淀积充满整个沟槽结构。
在第一导电类型漂移区下方，还可进一步增设第一导电类型缓冲层结构，其厚度远小于第一导电类型漂移区，为0.5μm～2μm，掺杂浓度大于第一导电类型漂移区，为1×1016cm-3～9×1016cm-3。
所述第二导电类型衬底是厚度为100μm～500μm，掺杂浓度为1×1019cm-3～1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区厚度为10μm～30μm，掺杂浓度为1×1014cm-3～1×1016cm-3；所述第二导电类型栅氧保护区厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～1×1020cm-3，所述第二导电类型基区厚度为0.5μm～1μm，掺杂浓度为1×1017cm-3～3×1017cm-3；所述重掺杂第二导电类型基区厚度为0.7μm～1.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3；所述第一导电类型源接触区厚度为0.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
对于N型沟槽功率IGBT器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率IGBT器件，所述第一导电类型指P型，第二导电类型为N型。
本发明还提供了所述的低导通电阻、小栅电荷的碳化硅IGBT器件的制备方法，包括以下步骤：
1)在第一导电类型碳化硅漂移层外延生成第二导电类型碳化硅外延层，作为第二导电类型基区；
2)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型基区与第一导电类型源接触区，第一导电类型源接触区深度应小于第二导电类型基区；
3)通过掩膜在所述第一导电类型源接触区刻蚀出深度大于外延层的窗口；
4)所述窗口内表面形成一层二氧化硅缓冲层；
5)利用有角度的离子注入第一导电类型杂质形成第一导电类型包裹区；
6)离子注入第二导电类型杂质形成第二导电类型栅氧保护区；
7)刻蚀去除窗口表面二氧化硅；
8)热氧化形成槽栅介质；
9)所述窗口内淀积形成第二导电类型多晶硅栅极及第一导电类型多晶硅栅极；
10)制备电极。
与现有技术相比，本发明的有益效果是：
利用在第二导电类型栅氧保护区周围包裹一层掺杂浓度高于漂移区浓度的第一导电类型区域，减小了因第二导电类型栅氧保护区的引入而在漂移区中产生的空间电荷区。并且，在第一导电类型包裹区域中未耗尽的部分对于电流子的传输作用要明显好于漂移区，进而器件整体的导通电阻大大下降。因第一导电类型包裹区域面积较小，因而对器件击穿电压以及开关特性影响较小。利用第一导电类型多晶硅栅极与第二导电类型多晶硅栅极形成的空间电荷区，减小了栅极与漏极的耦合，因而降低了器件栅电荷，改善了器件的开关特性。
附图说明
图1为一个传统的碳化硅功率IGBT结构。
图2为本发明一种低导通电阻、小栅电荷的碳化硅IGBT器件结构示意图。
图3为本发明一种低导通电阻、小栅电荷的碳化硅IGBT器件制备方法流程示意图。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
传统的碳化硅功率IGBT结构如图1所示，包括：
第一导电类型多晶硅栅极5；
包裹第一导电类型多晶硅栅极5底部和侧面的槽栅介质7；
设置在槽栅介质7两侧的对称结构的源极1；
设置在源极1底部的第一导电类型源接触区2、第二导电类型基区3和重掺杂第二导电类型基区4；第一导电类型源接触区2与源极1的下部、第二导电类型基区3的上部以及重掺杂第二导电类型基区4的侧面接触，所述重掺杂第二导电类型基区4与源极1的下部、第一导电类型源接触区2的侧面以及第二导电类型基区3的侧面接触；
自上而下依次设置在槽栅介质7下方的第二导电类型栅氧保护区8、第一导电类型漂移区10、第二导电类型衬底11以及漏极12。
参照图2，本发明改进在于，在所述第一导电类型多晶硅栅极5下方设置有第二导电类型多晶硅栅极6；第二导电类型栅氧保护区8位于第二导电类型多晶硅栅极6下方，在第二导电类型栅氧保护区8与第一导电类型漂移区10之间设置有第一导电类型包裹区9。槽栅介质7包裹第二导电类型多晶硅栅极6的底部和侧面。槽栅介质7为SiO2，经热氧化工艺形成，第二导电类型多晶硅栅极6通过淀积充满整个沟槽结构。
第二导电类型栅氧保护区8与第一导电类型包裹区9部分交叉，其中，第一导电类型包裹区9设置于第一导电类型漂移区10之中，将第二导电类型栅氧保护区8的底部和侧面包裹。
本发明的参数要求如下：
1、第一导电类型多晶硅栅极5经淀积形成，厚度为0.3μm～1.2μm，掺杂浓度为1×1015cm-3～1×1017cm-3。
2、第二导电类型多晶硅栅极6经淀积形成，厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～3×1019cm-3。
3、第一导电类型源接触区2厚度为0.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
4、第二导电类型基区3厚度为0.5μm～1μm，掺杂浓度为1×1017cm-3～3×1017cm-3。
5、重掺杂第二导电类型基区4厚度为0.7μm～1.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
6、第一导电类型漂移区10厚度为10μm～30μm，掺杂浓度为1×1014cm-3～1×1016cm-3。
7、第二导电类型衬底11是厚度为100μm～500μm，掺杂浓度为1×1019cm-3～1×1020cm-3碳化硅衬底片。
8、第二导电类型栅氧保护区8厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
9、第一导电类型包裹区9掺杂浓度高于第一导电类型漂移区10浓度，第一导电类型包裹区9深度较第二导电类型栅氧保护区8深0μm～0.5μm，第一导电类型包裹区9宽度较第二导电类型栅氧保护区8宽0.1μm～0.5μm。
根据上述结构，由于第二导电类型栅氧保护区8的周围包裹了一层掺杂浓度高于第一导电类型漂移区10浓度的第一导电类型包裹区9，因而减小了因第二导电类型栅氧保护区8的引入而在第一导电类型漂移区10中产生的空间电荷区。
并且，在第一导电类型包裹区9中未耗尽的部分对于电流子的传输作用要明显好于第一导电类型漂移区10，进而器件整体的导通电阻大大下降。
而第一导电类型包裹区9的面积较小，因而对器件击穿电压以及开关特性影响较小。
同时，第一导电类型多晶硅栅极5与第二导电类型多晶硅栅极6形成的空间电荷区，减小了栅极与漏极的耦合，因而降低了器件栅电荷，改善了器件的开关特性。
本发明的制备方法如图3所示，包括如下步骤：
1)在第一导电类型碳化硅漂移层外延生成第二导电类型碳化硅外延层，作为第二导电类型基区(3)；
2)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型基区(4)与第一导电类型源接触区(2)，第一导电类型源接触区(2)深度应小于第二导电类型基区(4)；
3)通过掩膜在所述第一导电类型源接触区(2)刻蚀出深度大于外延层的窗口；
4)所述窗口内表面形成一层二氧化硅缓冲层；
5)利用有角度的离子注入第一导电类型杂质形成第一导电类型包裹区(9)；
6)离子注入第二导电类型杂质形成第二导电类型栅氧保护区(8)；
7)刻蚀去除窗口表面二氧化硅；
8)热氧化形成槽栅介质(7)；
9)所述窗口内淀积形成第二导电类型多晶硅栅极(6)及第一导电类型多晶硅栅极(5)；
10)制备电极。
Claims (8)
1.一种低导通电阻、小栅电荷的碳化硅IGBT器件，包括：
第一导电类型多晶硅栅极(5)；
包裹第一导电类型多晶硅栅极(5)的槽栅介质(7)；
设置在槽栅介质(7)两侧的对称结构的源极(1)；
设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型基区(4)；
自上而下依次设置在槽栅介质(7)下方的第二导电类型栅氧保护区(8)、第一导电类型漂移区(10)、第二导电类型衬底(11)以及漏极(12)；
其特征在于：
所述第一导电类型多晶硅栅极(5)下方设置有第二导电类型多晶硅栅极(6)；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)的底部和侧面；
所述第二导电类型栅氧保护区(8)与第一导电类型漂移区(10)之间设置有第一导电类型包裹区(9)，第一导电类型包裹区(9)包裹槽栅介质(7)和第二导电类型栅氧保护区(8)，并与第二导电类型基区(3)的底面接触，所述第一导电类型包裹区(9)掺杂浓度高于第一导电类型漂移区(10)掺杂浓度，第一导电类型包裹区(9)深度较第二导电类型栅氧保护区(8)深0μm～0.5μm，第一导电类型包裹区(9)宽度较第二导电类型栅氧保护区(8)宽0.1μm～0.5μm。
2.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，所述第一导电类型源接触区(2)与源极(1)的下部、第二导电类型基区(3)的上部以及重掺杂第二导电类型基区(4)的侧面接触，所述重掺杂第二导电类型基区(4)与源极(1)的下部、第一导电类型源接触区(2)的侧面以及第二导电类型基区(3)的侧面接触，重掺杂第二导电类型基区(4)的厚度等于第一导电类型源接触区(2)和第二导电类型基区(3)的厚度之和。
3.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，所述第一导电类型多晶硅栅极(5)经淀积形成，厚度为0.3μm～1.2μm，掺杂浓度为1×1015cm-3～1×1017cm-3；所述第二导电类型多晶硅栅极(6)经淀积形成，厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～3×1019cm-3。
4.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，在第一导电类型漂移区(10)下方，增设第一导电类型缓冲层结构，其厚度远小于第一导电类型漂移区(10)，为0.5μm～2μm，掺杂浓度大于第一导电类型漂移区(10)，为1×1016cm-3～9×1016cm-3。
5.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，所述槽栅介质(7)为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极(5)和第二导电类型多晶硅栅极(6)通过淀积充满整个沟槽结构。
6.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，所述第二导电类型衬底(11)是厚度为100μm～500μm，掺杂浓度为1×1019cm-3～1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区(10)厚度为10μm～30μm，掺杂浓度为1×1014cm-3～1×1016cm-3；所述第二导电类型栅氧保护区(8)厚度为0.1μm～0.5μm，掺杂浓度为1×1019cm-3～1×1020cm-3，所述第二导电类型基区(3)厚度为0.5μm～1μm，掺杂浓度为1×1017cm-3～3×1017cm-3；所述重掺杂第二导电类型基区(4)厚度为0.7μm～1.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3；所述第一导电类型源接触区(2)厚度为0.2μm，掺杂浓度为1×1019cm-3～1×1020cm-3。
7.根据权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件，其特征在于，对于N型沟槽功率IGBT器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率IGBT器件，所述第一导电类型指P型，第二导电类型为N型。
8.权利要求1所述的低导通电阻、小栅电荷的碳化硅IGBT器件的制备方法，其特征在于，该方法包括以下步骤：
1)在第一导电类型碳化硅漂移层外延生成第二导电类型碳化硅外延层，作为第二导电类型基区(3)；
2)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型基区(4)与第一导电类型源接触区(2)，第一导电类型源接触区(2)深度应小于第二导电类型基区(4)；
3)通过掩膜在所述第一导电类型源接触区(2)刻蚀出深度大于外延层的窗口；
4)所述窗口内表面形成一层二氧化硅缓冲层；
5)利用有角度的离子注入第一导电类型杂质形成第一导电类型包裹区(9)；
6)离子注入第二导电类型杂质形成第二导电类型栅氧保护区(8)；
7)刻蚀去除窗口表面二氧化硅；
8)热氧化形成槽栅介质(7)；
9)所述窗口内淀积形成第二导电类型多晶硅栅极(6)及第一导电类型多晶硅栅极(5)；
10)制备电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710781811.3A CN107611022B (zh) | 2017-09-02 | 2017-09-02 | 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710781811.3A CN107611022B (zh) | 2017-09-02 | 2017-09-02 | 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611022A CN107611022A (zh) | 2018-01-19 |
| CN107611022B true CN107611022B (zh) | 2019-10-29 |
Family
ID=61057279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710781811.3A Active CN107611022B (zh) | 2017-09-02 | 2017-09-02 | 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611022B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151310B (zh) * | 2013-03-11 | 2015-05-13 | 中航（重庆）微电子有限公司 | 深沟槽功率mos器件及其制造方法 |
| US9634139B1 (en) * | 2016-02-02 | 2017-04-25 | Richtek Technology Corporation | Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof |
| CN106876485B (zh) * | 2017-03-06 | 2020-11-10 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
-
2017
- 2017-09-02 CN CN201710781811.3A patent/CN107611022B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| An Optimized Structure of 4H-SiC U-Shaped Trench Gate MOSFET;Ying Wang et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20150717;第2774-2778页 * |
| Ying Wang, et al.4H-SiC Step Trench Gate Power Metal-Oxide-Semiconductor Field-Effect Transistor.《IEEE ELECTRON DEVICE LETTERS》.2016,第37卷(第5期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611022A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN107658214B (zh) | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 | |
| JP2020038995A (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
| CN105793991B (zh) | 半导体装置 | |
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN110518065A (zh) | 低功耗高可靠性的沟槽型碳化硅mosfet器件 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN107731922B (zh) | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 | |
| CN107731912B (zh) | 一种低导通电阻、小栅电荷的双沟槽碳化硅igbt器件与制备方法 | |
| CN107731894A (zh) | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 | |
| CN107482062B (zh) | 一种低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN110419111A (zh) | 自对准且稳健的绝缘栅双极晶体管器件 | |
| CN111129137B (zh) | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN107611022B (zh) | 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200426 Address after: 523808 room 522, building G2, University Innovation City, Songshanhu high tech Zone, Dongguan City, Guangdong Province Patentee after: Dongguan Qingxin Semiconductor Technology Co., Ltd Address before: 710048 No. 28, Xianning Road, Xi'an, Shaanxi Patentee before: XI'AN JIAOTONG University |
|
| TR01 | Transfer of patent right |