CN107579082A - 一种阵列基板的制备方法 - Google Patents
一种阵列基板的制备方法 Download PDFInfo
- Publication number
- CN107579082A CN107579082A CN201710898848.4A CN201710898848A CN107579082A CN 107579082 A CN107579082 A CN 107579082A CN 201710898848 A CN201710898848 A CN 201710898848A CN 107579082 A CN107579082 A CN 107579082A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- pixel electrode
- source
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，特别涉及一种阵列基板的制备方法。使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形；和/或，使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形。像素电极的一部分图形和有源层的一部分图形中的至少一个可通过用于形成栅极线图形的栅极掩膜板形成，因此在形成一部分像素电极图形、以及形成一部分有源层图形时，可不需使用像素电极图形和有源层图形专用的掩膜板，减少了阵列基板制备过程中所需使用的掩膜板的种类，简化了阵列基板的制备工艺，进而可提高显示器产品的生产效率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制备方法。
背景技术
液晶显示器已在目前的平板显示器市场中占据主导地位，近年来，高开口率高级超维场开关(High-Adwanced Dimens1n Switch，HADS)型液晶显示器以其具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差等优点，在市场中受到了广泛的关注和推广。但是，现有的高开口率高级超维场开关型液晶显示器中，其阵列基板的制备需要通过六次沉积-曝光-刻蚀工序，导致生产工艺较为复杂，降低了显示器产品的生产效率。
发明内容
本发明提供了一种阵列基板的制备方法，用以解决现有技术中的高开口率高级超维场开关型液晶显示器阵列基板的制备工艺较为复杂，进而导致显示器产品的生产效率降低的问题。
为实现上述目的，本发明提供如下的技术方案：
一种阵列基板的制备方法，包括：
使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形；和/或，
使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形。
本发明提供的阵列基板的制备方法中，像素电极的一部分图形和有源层的一部分图形中的至少一个可通过用于形成栅极线图形的栅极掩膜板形成，因此在形成一部分像素电极图形、以及形成一部分有源层图形时，可不需使用像素电极图形和有源层图形专用的掩膜板，减少了阵列基板制备过程中所需使用的掩膜板的种类，简化了阵列基板的制备工艺，进而可提高显示器产品的生产效率。
可选地，所述使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形，具体包括：
在像素电极层上形成第一光刻胶层；
使用所述栅极掩膜板对所述第一光刻胶层进行曝光；
对所述第一光刻胶层进行显影，去除所述第一光刻胶层中与所述栅极线图形正对的部分；
对所述像素电极层进行刻蚀，去除所述像素电极层中与所述栅极线图形正对的部分，形成所述像素电极层的一部分图形。
进一步地，所述第一光刻胶层由负性光刻胶形成，且在对所述第一光刻胶层进行曝光时，所述栅极掩膜板上的不透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置；或，
所述第一光刻胶层由正性光刻胶形成，且在对所述第一光刻胶层进行曝光时，所述栅极掩膜板上的透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置。
可选地，所述使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形，具体包括：
在有源层上形成第二光刻胶层；
使用所述栅极掩膜板对所述第二光刻胶层进行曝光；
对所述第二光刻胶层进行显影，去除所述第一正性光刻胶层中除与所述栅极线图形正对的部分之外的其他部分；
对所述有源层进行刻蚀，去除所述有源层中除与所述栅极线图形正对的部分之外的其他部分，形成所述有源层的一部分图形。
进一步地，所述第二光刻胶层由正性光刻胶形成，且在对所述第二光刻胶层进行曝光时，所述栅极掩膜板上的不透光区域与所述第二光刻胶层中与所述栅极线图形正对的部分相对设置；或，
所述第二光刻胶层由负性光刻胶形成，且在对所述第二光刻胶层进行曝光时，所述栅极掩膜板上的透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置。
可选地，在使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形，并使用用于形成栅极线图形的栅极掩膜板，形成有源层的另一部分图形之后，还包括：
形成所述像素电极层的另一部分图形，形成所述有源层的另一部分图形，形成源漏极图形。
进一步地，所述形成所述像素电极层的另一部分图形，形成所述有源层的另一部分图形，形成源漏极图形，具体包括：
在所述有源层和所述像素电极层上形成源漏金属层；
在所述源漏金属层上形成第三光刻胶层；
对所述第三光刻胶层进行曝光和显影；
对所述像素电极层、所述有源层和所述源漏金属层进行刻蚀，形成所述像素电极层的另一部分图形、所述有源层的另一部分图形和源漏极图形。
进一步地，所述对所述第三光刻胶层进行曝光和显影，具体包括：
使用灰阶掩膜板对所述第三光刻胶层进行曝光；
对所述第三光刻胶层进行显影，减薄所述第三光刻胶层位于像素区域内的部分、与所述有源层沟道区域正对的部分以及位于源漏极区域背离像素区域一侧的部分，去除所述第三光刻胶层位于源漏极区域和像素区域之间的部分。
进一步地，所述对所述像素电极层、所述有源层和所述源漏金属层进行刻蚀，具体包括：
对所述源漏金属层、所述像素电极层和所述有源层进行刻蚀，去除所述源漏金属层、所述像素电极层位于所述源漏极区域与所述像素区域之间的部分，以及去除所述有源层位于所述栅极线图形上的部分；
对所述第三光刻胶层进行灰化处理，去除所述第三光刻胶层位于所述像素区域的部分、位于所述有源层沟道区域的部分以及位于所述源漏极区域背离所述像素区域一侧的部分，减薄所述第三光刻胶层与源漏极图形正对的部分；
对所述源漏金属层进行刻蚀，去除所述源漏金属层与所述有源层沟道区域正对的部分、位于所述像素区域的部分以及位于所述源漏极区域背离所述像素区域一侧的部分。
可选地，所述使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形之前，还包括：
在衬底基板上形成栅极线的图形；
在所述栅极线上形成栅极绝缘层和像素电极层。
附图说明
图1是本发明提供的一种阵列基板的制备方法的流程图；
图2是图1所示步骤S200的流程图；
图3是图1所示步骤S400的流程图；
图4是图1所示步骤S500的流程图；
图5是图4中所示步骤S530的流程图；
图6是图4中所示步骤S540的流程图；
图7是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图8是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图9是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图10是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图11是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图12是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图13是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图14是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图15是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图16是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图；
图17是本发明提供的阵列基板在实施过程中形成的阵列基板的结构示意图。
附图标记：
01，栅极掩膜板；011，掩膜板图形；02，灰阶掩膜板；021，半透光区域；022，不透光区域；023，透光区域；10，衬底基板；20，栅极线；30，栅绝缘层；40，像素电极层；50，第一光刻胶层；51，未曝光区域；60，有源层；70，第二光刻胶层；71，未曝光区域；80，源漏金属层；81，源极；82，漏极；90，第三光刻胶层；91，第一曝光区域；92，第二曝光区域；93，第三曝光区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制备方法，用以解决现有技术中的高开口率高级超维场开关型液晶显示器阵列基板的制备工艺较为复杂，进而导致显示器产品的生产效率降低的问题。
以下结合附图说明本实施例提供的阵列基板的制备方法的步骤和实施方式。
如图1所示，本实施例提供的阵列基板制备方法包括如下步骤：
步骤S100，在衬底基板上形成栅极线的图形；在栅极线上形成栅极绝缘层和像素电极层。参见图7所示，在衬底基板10上形成有栅极线20的图形、栅极绝缘层30和像素电极层40，其中，栅极线20的图形可通过光刻工艺形成，在曝光过程中需使用到栅极掩膜板。
步骤S200，使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形。
具体地，参见图2所示，步骤S200在具体实施中，包括如下步骤：
步骤S210，在像素电极层上形成第一光刻胶层。参见图8所示，在像素电极层40上形成有第一光刻胶层50。
步骤S220，使用栅极掩膜板对第一光刻胶层进行曝光。参见图8所示，栅极掩膜板01上具有用于形成栅极线20的图形的掩膜板图形011，掩膜板图形011为不透光区域，在对第一光刻胶层50进行曝光时，掩膜板图形011与栅极线图形20正对，则第一光刻胶层50中与栅极线20图形相对的未曝光区域51为不受光区域，第一光刻胶层50由负性光刻胶形成，则第一光刻胶层上的未曝光区域51在后续的显影工艺时会被去除。光刻工艺采用的光刻胶分为正性光刻胶与负性光刻胶两种，正性光刻胶被光照射的部份可以被显影液去除掉，未曝光的部分则不会被显影液去除，而负性光刻胶则相反，被光照射的部份不会被显影液去除，而其余不被光所照射的区域将会被显影液所去除，因此，在另一种实施方式中，第一光刻胶层由正性光刻胶形成，掩膜板图形为透光区域，且在对第一光刻胶层进行曝光时，栅极掩膜板上的透光区域与第一光刻胶层中与栅极线图形正对的部分相对设置，则第一光刻胶层上的受光区域在后续的显影工艺时会被去除。
步骤S230，对第一光刻胶层进行显影，去除第一光刻胶层中与栅极线图形正对的部分。具体地，通过上述步骤S220使第一光刻胶层曝光后，在显影工艺中可使像素电极层中与栅极线图形正对的部分由第一光刻胶层中露出。
步骤S240，对像素电极层进行刻蚀，去除像素电极层中与栅极线图形正对的部分，形成像素电极层的一部分图形。参见图9所示，通过刻蚀去除对像素电极层40中与栅极线20图形正对的部分，可形成像素电极层40的一部分图形。
继续参见图1，上述步骤S200之后，还包括：
步骤S300，在像素电极层上形成有源层。参见图10所示，在形成有一部分图形的像素电极层40上形成有源层60。
步骤S400，使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形。与上述步骤S200类似地，步骤S400中同样使用栅极掩膜板形成有源层的一部分图形，具体实施中，参见图3所示，步骤S400包括以下步骤：
步骤S410，在有源层上形成第二光刻胶层。参见图10所示，在有源层60上形成有第二光刻胶层70。
步骤S420，使用栅极掩膜板对第二光刻胶层进行曝光。参见图10所示，栅极掩膜板01上具有用于形成栅极线20的图形的掩膜板图形011，掩膜板图形011为不透光区域，在对第二光刻胶层70进行曝光时，掩膜板图形011与栅极线20图形正对，则第二光刻胶层70中与栅极线图形相对的未曝光区域71为不受光区域，第二光刻胶层70由正性光刻胶形成，则第二光刻胶层上的未曝光区域71在后续的显影工艺时会被保留；在另一种实施方式中，第二光刻胶层由负性光刻胶形成，掩膜板图形为透光区域，且在对第二光刻胶层进行曝光时，栅极掩膜板上的透光区域与第二光刻胶层中与栅极线图形正对的部分相对设置，则第二光刻胶层上的受光区域在后续的显影工艺时会被保留。
步骤S430，对第二光刻胶层进行显影，去除第一正性光刻胶层中除与栅极线图形正对的部分之外的其他部分。具体地，通过上述步骤S420使第二光刻胶层曝光后，在显影工艺中可使有源层中除了与栅极线图形正对的部分之外的其他部分由第一光刻胶层中露出。
步骤S440，对有源层进行刻蚀，去除有源层中除与栅极线图形正对的部分之外的其他部分，形成有源层的一部分图形。参见图11所示，通过刻蚀去除有源层60中除了与栅极线20图形正对的部分之外的其他部分，保留有源层60与栅极线20图形正对的部分，可形成有源层20的一部分图形。
继续参见图1，上述步骤S400之后，还包括：
步骤S500，形成像素电极层的另一部分图形；形成有源层的另一部分图形；形成源漏极图形。参见图4所示，步骤S500在具体实施中包括如下步骤：
步骤S510，在有源层和像素电极层上形成源漏金属层。参见图12所示，在有源层60和像素电极层40上形成有源漏金属层80。
步骤S520，在源漏金属层上形成第三光刻胶层。参见图12所示，在源漏金属层80上形成有第三光刻胶层90。
步骤S530，对第三光刻胶层进行曝光和显影。本实施例中，为减少曝光显影工艺的次数，采用灰阶掩膜板和半曝光工艺对第三光刻胶层进行曝光，可通过一次曝光显影工艺完成后续的像素电极层、有源层和源漏金属层的刻蚀，则参见图5所示，步骤S530具体包括：
步骤S531，使用灰阶掩膜板对第三光刻胶层进行曝光。具体参见图12所示，灰阶掩膜板02上具有半透光区域021、透光区域023和不透光区域022，且第三光刻胶层90由正性光刻胶形成，第三光刻胶层90具有三个第一曝光区域91、两个第二曝光区域92和一个第三曝光区域93。其中，三个半透光区域021分别与第三光刻胶层90中与像素区域对应的第一曝光区域91、位于源漏极区域和像素区域之间的第一曝光区域91和位于源漏极区域背离像素区域一侧的第一曝光区域91对应设置，第三光刻胶层90中的三个第一曝光区域91在显影工艺时减薄；两个不透光区域022分别与第三光刻胶层90中与源漏极图形对应的两个第二曝光区域92对应设置，第三光刻胶层90中的两个第二曝光区域92在显影工艺时全部保留；透光区域023与第三光刻胶层90中位于源漏极区域和像素区域之间的第三曝光区域93对应设置，第三光刻胶层90中的第三曝光区域93在显影工艺时全部去除。
步骤S531，对第三光刻胶层进行显影，减薄第三光刻胶层位于像素区域内的部分、与有源层沟道区域正对的部分以及位于源漏极区域背离像素区域一侧的部分，去除第三光刻胶层位于源漏极区域和像素区域之间的部分。显影工艺后的第三光刻胶层的结构参见图13所示。
继续参见图4所示，上述步骤S500还包括：
步骤S540，对像素电极层、有源层和源漏金属层进行刻蚀，形成像素电极层的另一部分图形、有源层的另一部分图形和源漏极图形。由于采用了半曝光工艺，需要在刻蚀过程中对光刻胶层进行一次灰化处理，以去除光刻胶层上减薄的部分，则参见图6所示，步骤S540具体包括：
步骤S541，对源漏金属层、像素电极层和有源层进行刻蚀，去除源漏金属层、像素电极层位于源漏极区域与像素区域之间的部分，以及去除有源层位于栅极线图形上的部分。参见图14所示，源漏金属层80、像素电极层40位于源漏极区域与像素区域之间的部分被去除，使源漏极区域和像素电极区域之间隔开，参见图17所示，有源层60位于栅极线20图形上的部分被去除，保留硅岛区域内的部分。
步骤S542，对第三光刻胶层进行灰化处理，去除第三光刻胶层位于像素区域的部分、位于有源层沟道区域的部分以及位于源漏极区域背离像素区域一侧的部分，减薄第三光刻胶层与源漏极图形正对的部分。灰化处理后的第三光刻胶层的结构参见图15所示，此时源漏金属层80中位于像素区域的部分、位于有源层沟道区域的部分以及位于源漏极区域背离像素区域一侧的部分由第三光刻胶层中露出。
步骤S543，对源漏金属层进行刻蚀，去除源漏金属层与有源层沟道区域正对的部分、位于像素区域的部分以及位于源漏极区域背离像素区域一侧的部分。参见图16所示，对源漏金属层80刻蚀后，形成了源极81的图形和漏极82的图形。
具体实施中，后续制备工艺中还包括形成钝化层过孔和公共电极的步骤。
需要说明的是，具体实施中，根据工艺流程的规划，在形成像素电极的部分图形和形成有源层的部分图形时，可均依照上述步骤S200和S400进行实施，也可只实施上述步骤S200和S400中的一个，其他工艺按照常规方式实施。在形成一部分像素电极图形、以及形成一部分有源层图形时，可不需使用像素电极图形和有源层图形专用的掩膜板，减少了阵列基板制备过程中所需使用的掩膜板的种类，简化了阵列基板的制备工艺，进而可提高显示器产品的生产效率。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括：
使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形；和/或，
使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形，具体包括：
在像素电极层上形成第一光刻胶层；
使用所述栅极掩膜板对所述第一光刻胶层进行曝光；
对所述第一光刻胶层进行显影，去除所述第一光刻胶层中与所述栅极线图形正对的部分；
对所述像素电极层进行刻蚀，去除所述像素电极层中与所述栅极线图形正对的部分，形成所述像素电极层的一部分图形。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第一光刻胶层由负性光刻胶形成，且在对所述第一光刻胶层进行曝光时，所述栅极掩膜板上的不透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置；或，
所述第一光刻胶层由正性光刻胶形成，且在对所述第一光刻胶层进行曝光时，所述栅极掩膜板上的透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述使用用于形成栅极线图形的栅极掩膜板，形成有源层的一部分图形，具体包括：
在有源层上形成第二光刻胶层；
使用所述栅极掩膜板对所述第二光刻胶层进行曝光；
对所述第二光刻胶层进行显影，去除所述第一正性光刻胶层中除与所述栅极线图形正对的部分之外的其他部分；
对所述有源层进行刻蚀，去除所述有源层中除与所述栅极线图形正对的部分之外的其他部分，形成所述有源层的一部分图形。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述第二光刻胶层由正性光刻胶形成，且在对所述第二光刻胶层进行曝光时，所述栅极掩膜板上的不透光区域与所述第二光刻胶层中与所述栅极线图形正对的部分相对设置；或，
所述第二光刻胶层由负性光刻胶形成，且在对所述第二光刻胶层进行曝光时，所述栅极掩膜板上的透光区域与所述第一光刻胶层中与所述栅极线图形正对的部分相对设置。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，在使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形，并使用用于形成栅极线图形的栅极掩膜板，形成有源层的另一部分图形之后，还包括：
形成所述像素电极层的另一部分图形，形成所述有源层的另一部分图形，形成源漏极图形。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述形成所述像素电极层的另一部分图形，形成所述有源层的另一部分图形，形成源漏极图形，具体包括：
在所述有源层和所述像素电极层上形成源漏金属层；
在所述源漏金属层上形成第三光刻胶层；
对所述第三光刻胶层进行曝光和显影；
对所述像素电极层、所述有源层和所述源漏金属层进行刻蚀，形成所述像素电极层的另一部分图形、所述有源层的另一部分图形和源漏极图形。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述对所述第三光刻胶层进行曝光和显影，具体包括：
使用灰阶掩膜板对所述第三光刻胶层进行曝光；
对所述第三光刻胶层进行显影，减薄所述第三光刻胶层位于像素区域内的部分、与所述有源层沟道区域正对的部分以及位于源漏极区域背离像素区域一侧的部分，去除所述第三光刻胶层位于源漏极区域和像素区域之间的部分。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述对所述像素电极层、所述有源层和所述源漏金属层进行刻蚀，具体包括：
对所述源漏金属层、所述像素电极层和所述有源层进行刻蚀，去除所述源漏金属层、所述像素电极层位于所述源漏极区域与所述像素区域之间的部分，以及去除所述有源层位于所述栅极线图形上的部分；
对所述第三光刻胶层进行灰化处理，去除所述第三光刻胶层位于所述像素区域的部分、位于所述有源层沟道区域的部分以及位于所述源漏极区域背离所述像素区域一侧的部分，减薄所述第三光刻胶层与源漏极图形正对的部分；
对所述源漏金属层进行刻蚀，去除所述源漏金属层与所述有源层沟道区域正对的部分、位于所述像素区域的部分以及位于所述源漏极区域背离所述像素区域一侧的部分。
10.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述使用用于形成栅极线图形的栅极掩膜板，形成像素电极层的一部分图形之前，还包括：
在衬底基板上形成栅极线的图形；
在所述栅极线上形成栅极绝缘层和像素电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710898848.4A CN107579082B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710898848.4A CN107579082B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107579082A true CN107579082A (zh) | 2018-01-12 |
| CN107579082B CN107579082B (zh) | 2020-05-05 |
Family
ID=61040409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710898848.4A Active CN107579082B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107579082B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108897453A (zh) * | 2018-07-03 | 2018-11-27 | 京东方科技集团股份有限公司 | 一种触控面板及其制备方法、触控显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080000752A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| CN102263111A (zh) * | 2010-05-28 | 2011-11-30 | 乐金显示有限公司 | 阵列基板及制造该阵列基板的方法 |
| CN102723269A (zh) * | 2012-06-21 | 2012-10-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103700627A (zh) * | 2013-12-25 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法 |
| CN103928475A (zh) * | 2014-04-10 | 2014-07-16 | 昆山龙腾光电有限公司 | Tft阵列基板、显示面板及其制作方法 |
| US20140197415A1 (en) * | 2011-02-01 | 2014-07-17 | Samsung Display Co., Ltd. | Thin-film transistor array substrate and method of fabricating the same |
| CN104752437A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 制造薄膜晶体管阵列基板的方法 |
-
2017
- 2017-09-28 CN CN201710898848.4A patent/CN107579082B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080000752A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| CN102263111A (zh) * | 2010-05-28 | 2011-11-30 | 乐金显示有限公司 | 阵列基板及制造该阵列基板的方法 |
| US20140197415A1 (en) * | 2011-02-01 | 2014-07-17 | Samsung Display Co., Ltd. | Thin-film transistor array substrate and method of fabricating the same |
| CN102723269A (zh) * | 2012-06-21 | 2012-10-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103700627A (zh) * | 2013-12-25 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种阵列基板的制作方法 |
| CN104752437A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 制造薄膜晶体管阵列基板的方法 |
| CN103928475A (zh) * | 2014-04-10 | 2014-07-16 | 昆山龙腾光电有限公司 | Tft阵列基板、显示面板及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108897453A (zh) * | 2018-07-03 | 2018-11-27 | 京东方科技集团股份有限公司 | 一种触控面板及其制备方法、触控显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107579082B (zh) | 2020-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148259B (zh) | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 | |
| CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105892221B (zh) | 半色调掩模板及tft基板的制作方法 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| CN105931995B (zh) | 阵列基板及其制作方法 | |
| CN104576659A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN104536194A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107086181B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN204302626U (zh) | 一种阵列基板及显示装置 | |
| CN110620118B (zh) | 触控阵列基板及其制备方法 | |
| CN101114619A (zh) | 薄膜晶体管及其应用的显示元件的制造方法 | |
| CN107579082A (zh) | 一种阵列基板的制备方法 | |
| JP2004014622A (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| CN106206623A (zh) | 一种显示基板、其制作方法、显示面板及显示装置 | |
| CN106024908A (zh) | 一种薄膜晶体管制作方法和阵列基板制作方法 | |
| CN104111581A (zh) | 掩膜板及其制造方法、薄膜晶体管的制造方法 | |
| CN105097949B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN109037238B (zh) | 阵列基板及阵列基板的制作方法 | |
| CN103700626B (zh) | 一种阵列基板的制作方法、阵列基板和显示装置 | |
| CN104409347A (zh) | 薄膜晶体管的制备方法和阵列基板的制备方法 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| CN105097676B (zh) | 一种阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |