CN107547081A - 一种用于熔断熔丝的电路和装置 - Google Patents
一种用于熔断熔丝的电路和装置 Download PDFInfo
- Publication number
- CN107547081A CN107547081A CN201710909760.8A CN201710909760A CN107547081A CN 107547081 A CN107547081 A CN 107547081A CN 201710909760 A CN201710909760 A CN 201710909760A CN 107547081 A CN107547081 A CN 107547081A
- Authority
- CN
- China
- Prior art keywords
- fuse
- unit
- signal
- fusing
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种用于熔断熔丝的电路和装置，其中，用于熔断熔丝的电路包括：信号输入单元、触发单元、信号锁存单元时序控制单元以及至少一个熔丝连接单元；通过信号输入单元分别向触发单元和信号锁存单元输入控制信息，触发单元根据控制信息生成熔断触发信号，并将该熔断触发信号发送给信号锁存单元，使信号锁存单元根据熔断触发信号与控制信息生成第一熔断信号，并将该第一熔断信号发送给时序控制单元，时序控制单元根据第一熔断信号与预设时钟信号生成第二熔断信号，由用于连接熔丝的熔丝连接单元根据第二熔断信号熔断熔丝。实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘就能熔断熔丝。
Description
技术领域
本发明属于电子技术领域，尤其涉及一种用于熔断熔丝的电路和装置。
背景技术
在集成电路(例如，芯片)的制造过程中，为了防止因工艺参数的偏差等因素对芯片电路性能造成影响，在晶圆片测试阶段通常采用熔丝技术，以提高芯片内部电路的基准精确程度。例如，在晶片中预先设计好熔丝连接处，通过对熔丝进行选择性熔断，以精确调整芯片的性能。
目前常用的熔丝是以多晶硅、金属铝或铜等材料制成，且该熔丝只能进行一次性熔断，熔断后的熔丝无法重新连接。由于在对熔丝进行熔断时，需要熔丝两端流过瞬间大电路，因此金属熔丝的两端需要设置焊盘。但是，若集成电路中需要对多个熔丝进行熔断，则集成电路中就需要增加很多焊盘，进而增加了集成电路的面积。
发明内容
本发明实施例提供一种用于熔断熔丝的电路和装置，实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘，避免了因设置焊盘导致的集成电路面具增大的现象。
第一方面，本发明实施例提供了一种用于熔断熔丝的电路，其特征在于，所述电路包括：
信号输入单元，用于输入控制信息；
触发单元，与所述信号输入单元相连，用于接收所述控制信息，并根据所述控制信息生成熔断触发信号；
信号锁存单元，分别与所述信号输入单元和所述触发单元相连，用于根据所述熔断触发信号与所述控制信息生成第一熔断信号；
时序控制单元，与所述信号锁存单元相连，用于根据所述第一熔断信号与预设时钟信号生成第二熔断信号；
至少一个熔丝连接单元，与所述时序控制单元相连，用于连接待熔断的熔丝，并根据所述第二熔断信号熔断所述熔丝。
第二方面，本发明实施例还提供一种用于熔断熔丝的装置，其包括第一方面中用于熔断熔丝的电路。
本发明实施例提供了一种用于熔断熔丝的电路和装置，其中，用于熔断熔丝的电路包括：信号输入单元、触发单元、信号锁存单元时序控制单元以及至少一个熔丝连接单元；通过信号输入单元分别向触发单元和信号锁存单元输入控制信息，触发单元根据控制信息生成熔断触发信号，并将该熔断触发信号发送给信号锁存单元，使信号锁存单元根据熔断触发信号与控制信息生成第一熔断信号，并将该第一熔断信号发送给时序控制单元，时序控制单元根据第一熔断信号与预设时钟信号生成第二熔断信号，由用于连接熔丝的熔丝连接单元根据第二熔断信号熔断熔丝。实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘，避免了因设置焊盘导致的集成电路面具增大的现象。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种用于熔断熔丝的电路的结构示意图；
图2是本发明另一实施例提供的一种用于熔断熔丝的电路的结构示意图；
图3是本发明另一实施例提供的一种用于熔断熔丝的电路的具体结构示意图；
图4是本发明另一实施例提供的一种用于熔断熔丝的电路中信号锁存单元的具体电路图；
图5是本发明另一实施例提供的一种用于熔断熔丝的电路中熔丝连接单元的具体电路图；
图6是本发明实施例提供的一种用于熔断熔丝的装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1是本发明实施例提供的一种用于熔断熔丝的电路的结构示意图。如图1所示，一种用于熔断熔丝的电路100包括：信号输入单元10、触发单元20、信号锁存单元30、时序控制单元40以及至少一个熔丝连接单元50。具体地：
信号输入单元10，用于输入控制信息。
触发单元20，与信号输入单元10相连，用于接收控制信息，并根据控制信息生成熔断触发信号。
信号锁存单元30，分别与信号输入单元10和触发单元20相连，用于根据熔断触发信号与控制信息生成第一熔断信号。
时序控制单元40，与信号锁存单元30相连，用于根据第一熔断信号与预设时钟信号生成第二熔断信号。
至少一个熔丝连接单元50，与时序控制单元40相连，用于连接待熔断的熔丝，并根据第二熔断信号熔断熔丝。
在本实施例中，熔丝110可以位于集成电路中，即熔丝110可以位于芯片中，用于熔断熔丝的电路100为集成电路以外的电路，且用于熔断熔丝的电路100只与集成电路中的待熔断的熔丝110相连。
需要说明的是，信号输入单元10作为控制方输入控制信息的途径，信号输入单元10可以包括通信端口或者拨码开关。
可以理解的是，当信号输入单元10由至少一个通信端口组成时，信号输入单元10还与外部信号源(图中未示出)相连，用于输入控制信息。
以信号输入单元10为拨码开关为例，控制方通过拨动拨码开关，进而向触发单元20输入控制信息，触发单元20根据控制信息生成熔断触发信号。
在本实施例中，控制信息可以包括控制编码和熔断编码，其中，控制编码用于表征控制信息是否为熔断熔丝的控制指令，熔断编码用于指向待熔断的熔丝。表1示出了本实施例中控制信息的一种具体组成内容。
| 控制编码 | 熔断编码 |
表1
可以理解的是，本发明的所有实施例中，控制信息中的控制编码和熔断编码均可以是二进制数，熔断编码还可以是其他进制数或者字符组合。
在本发明的所有实施例中，信号锁存单元30可以为锁存器，触发单元20对控制信息进行解析，并从中分离出控制编码和熔断编码。当控制编码所表征的控制信息为熔断熔丝的控制指令时，触发单元20将解析得到的熔断编码发送给信号锁存单元30。
作为本实施例另一种可能实现的方式，控制信息中还可以包括结束编码。结束编码用于描述熔断动作的结束时机。表2示出了本实施例中控制信息的另一种具体组成内容。
| 控制编码 | 熔断编码 | 结束编码 |
表2
在实际应用中，对集成电路进行熔丝熔断处理时，集成电路中待熔断的熔丝可以包括多个。当控制编码所表征的控制信息为熔断熔丝的控制指令时，触发单元20根据控制信息生成熔断触发信号，具体可以是触发单元20对控制信息进行解析，并从中分离出控制编码和熔断编码，根据控制编码生成熔断触发信号。信号锁存单元30根据熔断触发信号与熔断编码生成第一熔断信号，具体可以是信号锁存单元30在接收到熔断触发信号时，根据熔断编码与熔断触发信号生成第一熔断信号。
时序控制单元40用于对第一熔断信号进行时序性处理，即根据第一熔断信号与预设时钟信号生成第二熔断信号。
需要说明的是，在对集成电路中的熔丝110进行熔断处理时，由于熔丝110可以位于集成电路中的不同位置，而不同位置上的熔丝110无论是被熔断前，还是被熔断后，均有可能对集成电路的工作原理造成影响，因此，当待熔断的熔丝110为两个或者多个时，需要根据每个熔丝110所在的位置设置熔丝110熔断的先后顺序。
可以理解的是，预设时钟信号可以用于描述当待熔断的熔丝110为两个或者多个时，每个熔丝110被熔断的先后顺序。
在本发明的所有实施例中，用于熔断熔丝的电路100包括至少一个用于连接待熔断的熔丝110的熔丝连接单元50。
可以理解的是，熔丝连接单元50用于连接待熔断的熔丝110，如果在集成电路中包括多个熔丝，但并非所有熔丝都需要被熔断，即熔丝连接单元50只用于连接多个熔丝中需要被熔断的熔丝。
上述方案中，通过信号输入单元分别向触发单元和信号锁存单元输入控制信息，触发单元根据控制信息生成熔断触发信号，并将该熔断触发信号发送给信号锁存单元，使信号锁存单元根据熔断触发信号与控制信息生成第一熔断信号，并将该第一熔断信号发送给时序控制单元，时序控制单元根据第一熔断信号与预设时钟信号生成第二熔断信号，由用于连接熔丝的熔丝连接单元根据第二熔断信号熔断熔丝。实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘，避免了因设置焊盘导致的集成电路面具增大的现象。
请参见图2，图2是本发明另一实施例提供的一种用于熔断熔丝的电路的结构示意图。如图2所示，与上述实施例不同之处在于，本实施例提供的一种用于熔断熔丝的电路100还包括：时钟单元60。具体地：
时钟单元60，分别与触发单元20和时序控制单元40相连，用于为触发单元20提供时钟信号，为时序控制单元40提供预设时钟信号。
如图2所述，在本发明的所有实施例中，信号输入单元10分别与触发单元20和信号锁存单元30相连，触发单元20与信号锁存单元30相连，信号锁存单元30与时序控制单元40相连，时序控制单元40与熔丝连接单元50相连。
需要说明的是，作为本实施例一种可能实现的方式，时钟单元60可以是现有的振荡器，该振荡器的第一对时钟信号端与触发单元20相连，该振荡器的第二对时钟信号端与时序控制单元40相连，以为时序控制单元40提供预设时钟信号。
图3是本发明另一实施例提供的一种用于熔断熔丝的电路的具体结构示意图。如图3所示，作为本实施例一种可能实现的方式，信号锁存单元30包括：反相单元31与至少一个处理单元32。
反相单元31连接于触发单元20与处理单元32之间，反相单元31用于接收熔断触发信号，并根据熔断触发信号向处理单元32输出第一时钟信号。
处理单元32用于根据第一时钟信号与控制信息生成第一熔断信号，并将第一熔断信号发送给时序40。
需要说明的是，在本发明的所有实施例中，处理单元32的控制信息输入端与信号输入单元10相连，处理单元32的时钟信号输入端与反相单元31相连，处理单元32的信号输出端与时序控制单元40相连。
处理单元32的选用个数与熔丝连接单元50的个数相同，熔丝连接单元50的个数与待熔断的熔丝110的个数相同。
以集成电路中有N个待熔断的熔丝110为例，用于熔断熔丝的电路100中包括N个熔丝连接单元50，信号锁存单元30中包括N个处理单元32为N个。控制信息中包括一个二进制的控制编码和N个熔断编码。
例如，控制编码为01时表征控制信息为熔断熔丝的控制指令为例，控制信息的具体内容可以为表3所示。
| 01 | A1 | A2 | A3 | …… | AN |
表3
如表3所示，01为控制信息中的控制编码，A1、A2、A3……AN为N个熔断编码。
图4是本发明另一实施例提供的一种用于熔断熔丝的电路中信号锁存单元的具体电路图。如图4所示，作为本实施例一种可能实现的方式，反相单元31包括：反相器D1。
反相器D1的输入端D11与触发单元20相连，反相器D1的输出端D12与处理单元32相连。
如图4所示，作为本实施例一种可能实现的方式，处理单元32包括：芯片U1。
芯片U1的时钟信号端CL为处理单元32的时钟信号输入端，芯片U1的控制信息端CIN为处理单元的控制信息输入端，芯片U1的输出端OUT为处理单元32的信号输出端。
如图4所示，在本实施例中，反相器D1的输出端D12与芯片U1的时钟信号端CL相连。
需要说明的是，当有N个处理单元32时，则对应设置N个芯片U1，且每个芯片U1的时钟信号端CL均与反相器D1的输出端D12相连，每个芯片U1的控制信息端CIN均与信号输入单元10相连，每个芯片U1的输出端OUT均与时序控制单元40相连。
图5是本发明另一实施例提供的一种用于熔断熔丝的电路中熔丝连接单元50的具体电路图。
如图4所示，作为本实施例一种可能实现的方式，熔丝连接单元包括：第一开关管Q1和第二开关管Q2。
第一开关管Q1的受控端VG用于连接时序控制单元40，第一开关管Q1的高电位端与第二开关管Q2的高电位端共接熔丝110的第一端，熔丝110的第二端接电源VCC，第一开关管Q1的低电位端与第二开关管Q2的低电位端共接地，第二开关管Q2的受控端接电源VCC。
如图4所示，作为本实施例一种可能实现的方式，第一开关管Q1可以为P型MOS管Q1，第一开关管Q1的高电位端为P型MOS管Q1的漏极，第一开关管Q1的受控端为P型MOS管Q1的栅极，第一开关管Q1的低电位端为P型MOS管Q1的源极。
第二开关管Q2可以为P型MOS管Q2，第二开关管Q2的高电位端为P型MOS管Q2的漏极，第二开关管Q2的受控端为P型MOS管Q2的栅极，第二开关管Q2的低电位端为P型MOS管Q2的源极。
以下结合图3至图5对本发明提供的一种用于熔断熔丝的电路100的工作原理进行详细说明。
如图3所示，当控制方通过信号输入单元10输入控制信息时，信号输入单元10将控制信息分别发送给触发单元20和处理单元32。触发单元20对控制信息进行解析，且识别控制信息中的控制编码，当控制编表征控制信息为熔断熔丝的控制指令时，触发单元20根据控制编码生成熔断触发信号，并将该熔断触发信号发送给反相单元31。反相单元31对该熔断触发信号进行反相处理后，作为处理单元32的第一时钟信号发送给处理单元32。处理单元32根据第一时钟信号与控制信息生成第一熔断信号，并将第一熔断信号发送给时序40。时序控制单元40对第一熔断信号进行时序性处理，即根据第一熔断信号与预设时钟信号生成第二熔断信号，并将该第二熔断信号发送给用于连接待熔断的熔丝110的熔丝连接单元50，由熔丝连接单元50根据该第二熔断信号对熔丝110进行熔断。
如图4所示，反相器D1接收熔断触发信号，并对熔断触发信号进行反相处理后作为芯片U1的时钟信号输出至芯片U1的时钟信号端CL，芯片U1对从控制信息端CIN输入的控制信号进行解析，即对控制信息进行解码，并识别控制信息中的熔断编码，进而生成第一熔断信号，并将该第一熔断信号发送给时序控制单元40。时序控制单元40对第一熔断信号进行时序性处理后，通过第一开关管Q1的受控端VG输出至熔丝连接单元50。
如图5所示，熔丝110被连接于电源VCC与第一开关管Q1的高电位端之间，当第一开关管Q1的受控端VG有信号输入时，第一开关管Q1导通，由于第二开关管Q2也处于导通状态，使得穿过熔丝110的瞬间电流大于熔丝110的预设电流，进而使得熔丝110被熔断，即实现对熔丝110的熔断。
上述方案中，通过信号输入单元分别向触发单元和信号锁存单元输入控制信息，触发单元根据控制信息生成熔断触发信号，并将该熔断触发信号发送给信号锁存单元，使信号锁存单元根据熔断触发信号与控制信息生成第一熔断信号，并将该第一熔断信号发送给时序控制单元，时序控制单元根据第一熔断信号与预设时钟信号生成第二熔断信号，由用于连接熔丝的熔丝连接单元根据第二熔断信号熔断熔丝。实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘，避免了因设置焊盘导致的集成电路面具增大的现象。
图6示出了本发明实施例提供的一种用于熔断熔丝的装置结构示意图。如图6所示，一种用于熔断熔丝的装置200包括上述实施例中用于熔断熔丝的电路100。
可以理解的是，由于本实施例提供的一种用于熔断熔丝的装置200与本发明相关的内容与实现方式在上述内容中已经详细描述，故此处不再赘述。
上述方案中，通过信号输入单元分别向触发单元和信号锁存单元输入控制信息，触发单元根据控制信息生成熔断触发信号，并将该熔断触发信号发送给信号锁存单元，使信号锁存单元根据熔断触发信号与控制信息生成第一熔断信号，并将该第一熔断信号发送给时序控制单元，时序控制单元根据第一熔断信号与预设时钟信号生成第二熔断信号，由用于连接熔丝的熔丝连接单元根据第二熔断信号熔断熔丝。实现了在对集成电路中的熔丝进行熔断时，不需要对待熔断的熔丝设置焊盘，避免了因设置焊盘导致的集成电路面具增大的现象。
本发明实施例终端中的单元可以根据实际需要进行合并、划分和删减。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种用于熔断熔丝的电路，其特征在于，所述电路包括：
信号输入单元，用于输入控制信息；
触发单元，与所述信号输入单元相连，用于接收所述控制信息，并根据所述控制信息生成熔断触发信号；
信号锁存单元，分别与所述信号输入单元和所述触发单元相连，用于根据所述熔断触发信号与所述控制信息生成第一熔断信号；
时序控制单元，与所述信号锁存单元相连，用于根据所述第一熔断信号与预设时钟信号生成第二熔断信号；
至少一个熔丝连接单元，与所述时序控制单元相连，用于连接待熔断的熔丝，并根据所述第二熔断信号熔断所述熔丝。
2.根据权利要求1所述的电路，其特征在于，所述用于熔断熔丝的电路还包括：
时钟单元，分别与所述触发单元和所述时序控制单元相连，用于为所述触发单元提供时钟信号，为所述时序控制单元提供所述预设时钟信号。
3.根据权利要求1所述的电路，其特征在于，所述信号锁存单元包括：反相单元与至少一个处理单元；
所述反相单元连接于所述触发单元与所述处理单元之间，所述反相单元用于接收所述熔断触发信号，并根据所述熔断触发信号向所述处理单元输出第一时钟信号；
所述处理单元与所述信号输入单元相连，用于根据所述第一时钟信号与所述控制信息生成所述第一熔断信号，并将所述第一熔断信号发送给所述时序控制单元。
4.根据权利要求3所述的电路，其特征在于，所述处理单元的控制信息输入端与所述信号输入单元相连，所述处理单元的时钟信号输入端与所述反相单元相连，所述处理单元的信号输出端与所述时序控制单元相连。
5.根据权利要求3所述的电路，其特征在于，所述反相单元包括：反相器；
所述反相器的输入端与所述触发单元相连，所述反相器的输出端与所述处理单元相连。
6.根据权利要求3所述的电路，其特征在于，所述处理单元包括：芯片；
所述芯片的时钟信号端为所述处理单元的时钟信号输入端，所述芯片的控制信息端为所述处理单元的控制信息输入端，所述芯片的输出端为所述处理单元的信号输出端。
7.根据权利要求1所述的电路，其特征在于，所述熔丝连接单元包括：第一开关管和第二开关管；
所述第一开关管的受控端用于连接所述时序控制单元，所述第一开关管的高电位端与所述第二开关管的高电位端共接所述熔丝的第一端，所述熔丝的第二端接电源，所述第一开关管的低电位端与所述第二开关管的低电位端共接地，所述第二开关管的受控端接电源。
8.根据权利要求7所述的电路，其特征在于，所述第一开关管为P型MOS管，所述第一开关管的高电位端为所述P型MOS管的漏极，所述第一开关管的受控端为所述P型MOS管的栅极，所述第一开关管的低电位端为所述P型MOS管的源极。
9.根据权利要求7所述的电路，其特征在于，所述第二开关管为P型MOS管，所述第二开关管的高电位端为所述P型MOS管的漏极，所述第二开关管的受控端为所述P型MOS管的栅极，所述第二开关管的低电位端为所述P型MOS管的源极。
10.一种用于熔断熔丝的装置，其特征在于，所述装置包括权利要求1至9任一项所述的用于熔断熔丝的电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710909760.8A CN107547081B (zh) | 2017-09-29 | 2017-09-29 | 一种用于熔断熔丝的电路和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710909760.8A CN107547081B (zh) | 2017-09-29 | 2017-09-29 | 一种用于熔断熔丝的电路和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107547081A true CN107547081A (zh) | 2018-01-05 |
| CN107547081B CN107547081B (zh) | 2023-12-29 |
Family
ID=60965088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710909760.8A Active CN107547081B (zh) | 2017-09-29 | 2017-09-29 | 一种用于熔断熔丝的电路和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107547081B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110136768A (zh) * | 2019-04-08 | 2019-08-16 | 苏州汇峰微电子有限公司 | 一种使用存储器的模式寄存器命令编程反熔丝的方法 |
| CN112216615A (zh) * | 2019-07-09 | 2021-01-12 | 澜起科技股份有限公司 | 可调信号传输时间的基板封装方法及其结构 |
| CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070064508A1 (en) * | 2005-09-21 | 2007-03-22 | Oki Electric Industry Co., Ltd. | Fuse trimming circuit |
| CN101740566A (zh) * | 2009-12-21 | 2010-06-16 | 西安电子科技大学 | 基于电流熔断的多晶熔丝电路 |
| JP2011034987A (ja) * | 2009-07-29 | 2011-02-17 | Fujitsu Semiconductor Ltd | ヒューズプログラム回路のヒューズ再切断方法及びヒューズプログラム回路 |
| CN102074271A (zh) * | 2010-10-11 | 2011-05-25 | 西安电子科技大学 | 一种电流熔断型多晶熔丝电路 |
| CN104967438A (zh) * | 2015-06-30 | 2015-10-07 | 中国电子科技集团公司第二十四研究所 | 一种电流型熔丝控制电路 |
| CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
| CN106209061A (zh) * | 2016-07-01 | 2016-12-07 | 中国电子科技集团公司第二十四研究所 | 熔丝修调装置 |
| CN207321230U (zh) * | 2017-09-29 | 2018-05-04 | 宗仁科技(平潭)有限公司 | 一种用于熔断熔丝的电路和装置 |
-
2017
- 2017-09-29 CN CN201710909760.8A patent/CN107547081B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070064508A1 (en) * | 2005-09-21 | 2007-03-22 | Oki Electric Industry Co., Ltd. | Fuse trimming circuit |
| JP2011034987A (ja) * | 2009-07-29 | 2011-02-17 | Fujitsu Semiconductor Ltd | ヒューズプログラム回路のヒューズ再切断方法及びヒューズプログラム回路 |
| CN101740566A (zh) * | 2009-12-21 | 2010-06-16 | 西安电子科技大学 | 基于电流熔断的多晶熔丝电路 |
| CN102074271A (zh) * | 2010-10-11 | 2011-05-25 | 西安电子科技大学 | 一种电流熔断型多晶熔丝电路 |
| CN104967438A (zh) * | 2015-06-30 | 2015-10-07 | 中国电子科技集团公司第二十四研究所 | 一种电流型熔丝控制电路 |
| CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
| CN106209061A (zh) * | 2016-07-01 | 2016-12-07 | 中国电子科技集团公司第二十四研究所 | 熔丝修调装置 |
| CN207321230U (zh) * | 2017-09-29 | 2018-05-04 | 宗仁科技(平潭)有限公司 | 一种用于熔断熔丝的电路和装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110136768A (zh) * | 2019-04-08 | 2019-08-16 | 苏州汇峰微电子有限公司 | 一种使用存储器的模式寄存器命令编程反熔丝的方法 |
| CN112216615A (zh) * | 2019-07-09 | 2021-01-12 | 澜起科技股份有限公司 | 可调信号传输时间的基板封装方法及其结构 |
| CN112216615B (zh) * | 2019-07-09 | 2023-09-22 | 澜起科技股份有限公司 | 可调信号传输时间的基板封装方法及其结构 |
| CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107547081B (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107547081A (zh) | 一种用于熔断熔丝的电路和装置 | |
| TW201101311A (en) | Electrically programmable fuse apparatus | |
| TWI242281B (en) | Circuit and method for trimming locking of integrated circuits | |
| CN207321230U (zh) | 一种用于熔断熔丝的电路和装置 | |
| CN108733128A (zh) | 一种超低功耗的修调码值产生电路 | |
| CN108736875A (zh) | 一种修调码值产生电路 | |
| CN102074271B (zh) | 一种电流熔断型多晶熔丝电路 | |
| JP2008042054A (ja) | 電気ヒューズ装置 | |
| CN107911011A (zh) | 一种固态功率控制器及其控制方法 | |
| CN205844443U (zh) | 一种多通道模拟量输入回路断线检测电路 | |
| CN103063888B (zh) | 一种mmc阀过流关断试验的触发时序系统及其试验方法 | |
| CN101207277A (zh) | 电子保险丝电路 | |
| CN113033138B (zh) | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 | |
| CN101335955B (zh) | 手持设备中非标准电平接口与逻辑器件的连接方法及装置 | |
| CN109449876A (zh) | 一种短路保护电路 | |
| CN105867503B (zh) | 一种参考电压源电路及参考电压的控制方法 | |
| WO2023284230A1 (zh) | 多路光伏组件接地故障检测装置及检测方法 | |
| US11049419B2 (en) | Method for randomly modifying the consumption profile of a logic circuit, and associated device | |
| CN102065156B (zh) | 一种用于断开手持终端下载通道的装置及方法 | |
| CN108242250B (zh) | 熔丝的熔断系统及熔断方法 | |
| CN110994770A (zh) | 双电源切换电路及采用该电路的物联网芯片 | |
| CN206301282U (zh) | 一种隔离电路、处理器及移动终端 | |
| CN115964976B (zh) | 修调及测试电路、集成电路及芯片 | |
| CN108880511A (zh) | 脉冲信号产生装置及方法 | |
| CN208028910U (zh) | 一种基于fpga芯片的加密装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 350400 2nd floor, building 9, Taiwan Pioneer Park, jinjingwan 2nd Road, beicuo Town, Pingtan County, Fuzhou City, Fujian Province Applicant after: Zongren Technology (Pingtan) Co.,Ltd. Address before: 350400 area B, 6th floor, building 17, Taiwan Pioneer Park, beicuo Town, Pingtan County, Fuzhou City, Fujian Province Applicant before: ZONGREN TECHNOLOGY (PINGTAN) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |