CN220491804U - 一种用于芯片测试的继电器扩容电路 - Google Patents

Abstract

本实用新型提供了一种用于芯片测试的继电器扩容电路。该继电器扩容电路包括多个继电器和扩容开关。扩容开关管的第一端耦接多个继电器的控制端，扩容开关管的第二端电连接地，扩容开关管的控制端接收芯片测试机发出的继电器控制信号。继电器控制信号具有第一逻辑状态和第二逻辑状态，当继电器控制信号具有第一逻辑状态时，继电器具有第一连接状态，当继电器控制信号具有第二逻辑状态时，继电器具有第二连接状态。该继电器扩容电路不受芯片测试机发出继电器控制信号的端口上的电流限制，可灵活设置继电器扩容电路中继电器的数量，节约设备资源，程序控制简单。

Description

一种用于芯片测试的继电器扩容电路

技术领域

本实用新型涉及芯片测试技术领域，尤其是涉及一种继电器扩容电路。

背景技术

在当前模拟半导体自动化测试中，需要采用芯片测试机(ATE)，并搭建测试芯片对应的测试硬件电路，再将测试机和测试硬件连接，用于测试激励的输入和输出。

通常，将会用数量众多的电磁继电器来控制电路的通断或者测试激励的切换。常见的电磁继电器原理如图1所示，脚位0为控制管脚，脚位1为供电管脚，通常为+5V。当脚位0为低时，电流(通常为30mA)流过线圈产生磁场，继电器闭合，脚位2和3连通；当脚位0为高时，没有电流流过，继电器复位，脚位2和3断开。在芯片测试中，需要其他资源/设备控制电磁继电器脚位0的状态，从而使继电器切换或复位。在ATE应用测试中，ATE将提供继电器控制信号Cbit来控制继电器脚位0，以实现控制继电器的功能。

如图2所示，通常继电器控制信号Cbit由ATE内部的继电器控制单元产生，但是继电器控制单元产生的下拉电流有一定局限性，通常仅为100mA，按照单个继电器30mA的需求，继电器控制信号Cbit只能控制3个及以下的继电器，因此，在实际的应用中往往需要ATE内部多个继电器控制单元产生多个继电器控制信号Cbit，并送至芯片测试硬件电路以控制芯片测试硬件电路板上数量众多的电磁继电器。这样不仅浪费设备资源，在程序控制上也很复杂。

实用新型内容

本实用新型的目的在于提供一种用于芯片测试的继电器扩容电路，用于解决现有技术中ATE在控制继电器时下拉电流不足的问题。

本实用新型提供了一种用于芯片测试的继电器扩容电路，包括：多个继电器，每个继电器至少包括控制端和供电端，每个继电器的供电端接收供电电压；以及扩容开关管，具有第一端、第二端和控制，其中扩容开关管的第一端耦接多个继电器的控制端，扩容开关管的第二端电连接地，扩容开关管的控制端接收芯片测试机发出的继电器控制信号，继电器控制信号具有第一逻辑状态和第二逻辑状态，当继电器控制信号具有第一逻辑状态时，继电器具有第一连接状态，当继电器控制信号具有第二逻辑状态时，继电器具有第二连接状态。

进一步地，耦接在扩容开关管第一端上继电器的数量由扩容开关管的第一端与第二端之间流过的最大导通电流决定。

进一步地，继电器还包括第一连接端和第二连接端，第一连接状态包括将继电器的第一连接端和继电器的第二连接端电连接，第二连接状态包括将继电器的第一连接端和继电器的第二连接端断开。

进一步地，继电器还包括第一连接端、第二连接端和第三连接端，第一连接状态包括将继电器的第一连接端和继电器的第二连接端电连接，第二连接状态包括将继电器的第一连接端和继电器的第三连接端电连接。

进一步地，芯片测试机内部包括控制逻辑电路和继电器控制单元，继电器控制单元包括：第一电阻；二极管，二极管的阳极通过第一电阻接收供电电压；以及第一开关管，具有第一端、第二端和控制，其中，第一开关管的第一端耦接二极管的阴极，第一开关管的第二端电连接地，第一开关管的控制端接收控制逻辑电路输出的控制信号，第一开关管的第一端提供继电器控制信号。

进一步地，扩容开关管的第一端与第二端之间的最大导通电流大于第一开关管的第一端与第二端之间的最大导通电流。

进一步地，扩容开关管包括PMOS管。

本实用新型提供的继电器扩容电路可以灵活设置继电器控制信号可控制的继电器数量，极大减小了对芯片测试机中继电器控制单元数量的需求，连接ATE和芯片的排线中也不需要更多的针位用于传输继电器控制信号，同时也简化了控制程序的设计。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的电磁继电器示意图；

图2为现有的测试系统示意图；

图3为本实用新型一个实施例提供的一种继电器扩容电路的电路原理图。

图4为本实用新型又一个实施例提供的一种继电器扩容电路的电路原理图；

图5为根据本实用新型实施例的一种应用继电器扩容电路的系统电路示意图。

具体实施方式

下面将结合实施例对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为解决现有技术中存在的问题，图3根据本实用新型一个实施例提供了一种继电器扩容电路的电路原理图。如图3所示，继电器扩容电路包括多个继电器和一个扩容开关管M1。

每个继电器至少包括控制端0、供电端1、第一连接端2和第二连接端3。继电器的供电端1接收供电电压Vcc，在一个实施例中，供电电压为5V。继电器的状态由控制端0的状态决定。

扩容开关管M1具有第一端、第二端和控制端，其中扩容开关管M1的第一端耦接多个继电器的控制端0，扩容开关管M1的第二端电连接地，扩容开关管的控制端接收芯片测试机发出的继电器控制信号Cbit。继电器控制信号Cbit具有第一逻辑状态和第二逻辑状态，当继电器控制信号Cbit具有第一逻辑状态时，继电器具有第一连接状态，当继电器控制信号Cbit具有第二逻辑状态时，继电器具有第二连接状态。

在一个实施例中，继电器的第一连接状态包括将继电器的第一连接端2和继电器的第二连接端3电连接；继电器的第二连接状态包括将继电器的第一连接端2和继电器的第二连接端3断开。

例如，当继电器控制信号Cbit为逻辑低电平时，扩容开关管M1导通，继电器的控制端0电连接至地，线圈流过电流并产生磁场，继电器的第一连接端2和继电器的第二连接端3电连接。当继电器控制信号Cbit为逻辑高电平时，扩容开关管M1关断，此时继电器的线圈未流过电流，不会产生磁场，因此继电器的第一连接端2和继电器的第二连接端3断开。

在一个实施例中，继电器的第一连接端2和第二连接端3根据不同应用场合耦接在需要的地方，例如，在一个实施例中，继电器的第一连接端2可以耦接芯片测试机接收激励信号，继电器的第二连接端3耦接被测芯片。

在图3所示实施例中，扩容开关M1被示意为P型MOSFET(PMOS)。其中，PMOS的源极作为扩容开关管M1的第一端；PMOS的漏极作为扩容开关管M1的第二端；PMOS的栅极作为扩容开关管M1的控制端。当继电器控制信号Cbit输出为高时，PMOS关断，继电器供电端1和控制端0之间没有电流流过，继电器处于断开状态。当继电器控制信号Cbit输出为低时，PMOS导通，继电器供电端1和控制端0之间流过电流，继电器闭合，继电器的第一连接端2和第二连接端3电连接。可以理解，这里的PMOS只是示意性的，在不同实施例中，还可选择其他合适的半导体开关器件。

在图3所示实施例中，扩容开关管M1的第一端耦接的继电器数量由扩容开关M1第一端和第二端之间流过的最大连续导通电流Id决定。理论上，按照单个继电器30mA的需求，继电器控制信号Cbit可以控制继电器的数量为Id/30mA。以常用的1A的PMOS为例，本实施例提出的方案可以一个继电器控制信号Cbit控制33个及以下的继电器。因此极大减小了对芯片测试机中继电器控制单元数量的需求，连接ATE和芯片的排线中也不需要更多的针位用于传输继电器控制信号Cbit，同时也简化了控制程序的设计。

图4根据本实用新型又一个实施例提供了一种继电器扩容电路的电路原理图。与图3所示实施例相比，扩容开关管M1的第一端可以连接在不同类型的继电器的控制端。图4所示实施例中的继电器还包括一个第三连接端4，继电器的第一连接状态包括将继电器的第一连接端2和继电器的第二连接端3电连接；继电器的第二连接状态包括将继电器的第一连接端2和继电器的第三连接端4电连接。

当然，可以理解，扩容开关M1的第一端还可以连接其他类型的继电器的控制端，继电器的数量由该继电器控制需求的电流和扩容开关第一端和第二端之间的最大连续导通电流Id决定。

图5根据本实用新型一个实施例提供了一种继电器扩容电路应用的电路系统示意图。如图5所示，ATE芯片测试机内部包括控制逻辑电路，用于处理来自芯片测试硬件电路上的电气信号，同时也用于输出相关的数据信息，部分电气信号和数据信号在图5所示实施例中用符号signal表示。

此外，如前所述，ATE芯片测试机内部还包括继电器控制单元产生继电器控制信号Cbit。继电器控制单元包括电阻R1、二极管D1、开关管M2。二极管D1的阳极通过电阻R1接收供电电压5V。开关管M2具有第一端、第二端和控制，其中，开关管M2的第一端耦接二极管D1的阴极，开关管M2的第二端电连接地，开关管M2的控制端接收控制逻辑电路输出的控制信号，开关管M2的第一端提供继电器控制信号Cbit。

继电器扩容电路位于芯片测试硬件电路板上，结合图5和图3所示实施的示意可以理解：继电器扩容电路中的扩容开关M1的控制端将接收来自ATE的继电器控制信号Cbit。继电器扩容电路中每个继电器的第一连接端2耦接对应的芯片；继电器扩容电路中的每个继电器的第二连接端3接收或输出signal信息至ATE中的控制逻辑电路。当然，可以理解，图5中继电器扩容电路的连接方式只是示意性的，在其他实施例中，也可以具有其他应用连接方式，这些均在本申请覆盖的保护范围之内。

以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (7)

1.一种用于芯片测试的继电器扩容电路，其特征在于，包括：

多个继电器，每个继电器至少包括控制端和供电端，每个继电器的供电端接收供电电压；以及

扩容开关管，具有第一端、第二端和控制端，其中扩容开关管的第一端耦接多个继电器的控制端，扩容开关管的第二端电连接地，扩容开关管的控制端接收芯片测试机发出的继电器控制信号，所述继电器控制信号具有第一逻辑状态和第二逻辑状态，当所述继电器控制信号具有第一逻辑状态时，所述继电器具有第一连接状态，当所述继电器控制信号具有第二逻辑状态时，所述继电器具有第二连接状态。

2.根据权利要求1所述的继电器扩容电路，其特征在于，耦接在所述扩容开关管第一端上继电器的数量由扩容开关管的第一端与第二端之间流过的最大导通电流决定。

3.根据权利要求1所述的继电器扩容电路，其特征在于，所述继电器还包括第一连接端和第二连接端，所述第一连接状态包括将继电器的第一连接端和继电器的第二连接端电连接，所述第二连接状态包括将继电器的第一连接端和继电器的第二连接端断开。

4.根据权利要求1所述的继电器扩容电路，其特征在于，所述继电器还包括第一连接端、第二连接端和第三连接端，所述第一连接状态包括将继电器的第一连接端和继电器的第二连接端电连接，所述第二连接状态包括将继电器的第一连接端和继电器的第三连接端电连接。

5.根据权利要求1所述的继电器扩容电路，其特征在于，所述芯片测试机内部包括控制逻辑电路和继电器控制单元，所述继电器控制单元包括：

第一电阻；

二极管，二极管的阳极通过第一电阻接收供电电压；以及

第一开关管，具有第一端、第二端和控制端，其中，第一开关管的第一端耦接二极管的阴极，第一开关管的第二端电连接地，第一开关管的控制端接收控制逻辑电路输出的控制信号，第一开关管的第一端提供所述继电器控制信号。

6.根据权利要求1所述的继电器扩容电路，其特征在于，所述扩容开关管的第一端与第二端之间的最大导通电流大于第一开关管的第一端与第二端之间的最大导通电流。

7.根据权利要求1所述的继电器扩容电路，其特征在于，所述扩容开关管包括PMOS管。