CN107546234B - 显示装置、阵列基板及其制备方法 - Google Patents

Abstract

本发明公开了显示装置、阵列基板及其制备方法。根据本发明的实施例，该阵列基板包括：衬底；平坦化层，所述平坦化层设置在所述衬底上，所述平坦化层具有第一过孔；钝化层，所述钝化层设置在所述平坦化层远离所述衬底的一侧，所述钝化层具有第二过孔，其中，所述第一过孔与所述第二过孔在所述衬底上的投影不重叠。由此，平坦化层过孔与钝化层过孔未形成套孔结构，缓解了显示装置在显示时产生显示不均的现象，提高了产品良率，降低了生产成本。

Description

显示装置、阵列基板及其制备方法

技术领域

本发明涉及显示技术领域，具体地，涉及显示装置、阵列基板及其制备方法。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)是液晶显示器中的一种，它使用薄膜晶体管技术来改善影象的品质，提高显示质量和整体性能。TFT-LCD以其大容量、高清晰度和高品质全真彩色受到人们的青睐，并广泛的应用于电视、平面显示器、投影机以及电子设备中。TFT-LCD是利用阵列基板与彩膜基板，对盒设置形成一个液晶盒，再经过后序工艺如偏光片贴覆等过程，最后形成液晶显示装置。其中，阵列基板是TFT-LCD的重要组成之一。

然而，目前的显示装置、阵列基板及其制备方法，仍有待改进。

发明内容

本发明是基于发明人对于以下事实和问题的发现和认识作出的：

虽然目前的阵列基板制备工艺日趋成熟，但仍存在多种显示不良等问题。发明人发现，上述不良，例如由于像素电极层与薄膜晶体管之间接触不良而导致的显示不均等不良，主要是由于目前的阵列基板在制备过程中，为了使电信号由薄膜晶体管的源漏电极传至像素电极层，中间绝缘的平坦化层以及钝化层均需设置有过孔通道，才能将源漏电极和像素电极层进行搭接并使电信号通过。现有的过孔搭接技术普遍使用套孔结构，即将钝化层过孔(PVX Hole)设置在平坦化层过孔(PLN Hole)的正中央，形成一个套孔结构(大孔套小孔)。而在设置套孔结构时，一方面，平坦化层过孔不能设计太大，过孔太大会使PI液无法正常填充，并且也会使PS层的支撑受到影响，进而影响液晶量范围(LC Margin)；另一方面，钝化层过孔不能设计太小，过孔太小无法确保刻蚀的临界尺寸(Critical Dimension CD)均一性，并且受限于曝光机的精度。以上两种限制使得钝化层过孔与平坦化层过孔覆盖(Overlay)不太好的情况下，钝化层过孔偏离平坦化层过孔的中央至平坦化层过孔的侧壁上，此时，当钝化层过孔在平坦化层过孔侧壁上被定义时，其坡度角(Taper angle)很大，像素电极层通过钝化层过孔和平坦化层过孔进行搭接时，会在钝化层过孔的边缘产生断裂的风险，并且像素电极层与薄膜晶体管的源漏电极的接触面积也会受影响，造成接触电阻变大。因此，使显示装置在显示时产生污渍类的不良(Mura)，影响产品良率。

本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。

在本发明的一个方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底；平坦化层，所述平坦化层设置在所述衬底上，所述平坦化层具有第一过孔；钝化层，所述钝化层设置在所述平坦化层远离所述衬底的一侧，所述钝化层具有第二过孔，其中，所述第一过孔与所述第二过孔在所述衬底上的投影不重叠。由此，平坦化层过孔与钝化层过孔未形成套孔结构，缓解了显示装置在显示时产生显示不均的现象，提高了产品良率，降低了生产成本。

根据本发明的实施例，该阵列基板进一步包括：薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管远离所述衬底的一侧设置有源漏电极，所述平坦化层设置在所述源漏电极远离所述衬底的一侧；连接层，所述连接层设置在所述平坦化层与所述钝化层之间；像素电极层，所述像素电极层设置在所述钝化层远离所述连接层的一侧，其中，所述连接层通过所述第一过孔以及所述第二过孔，分别与所述源漏电极以及所述像素电极层相连。由此，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，提高产品良率。

根据本发明的实施例，所述连接层在所述衬底上的投影覆盖所述第一过孔在所述衬底上的投影，以及所述第二过孔在所述衬底上的投影。由此，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接。

根据本发明的实施例，形成所述连接层的材料包括金属以及透明导电材料的至少之一。由此，可以进一步提高显示基板的使用性能。

根据本发明的实施例，该阵列基板进一步包括：公共电极，所述公共电极与所述连接层同层且间隔设置，所述公共电极以及所述连接层是同步形成的。由此，可以简化制备工艺流程，进一步降低生产成本。

根据本发明的实施例，该阵列基板包括：衬底；薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管远离所述衬底的一侧设置有源漏电极；平坦化层，所述平坦化层设置在所述源漏电极远离所述衬底的一侧，所述平坦化层在与所述源漏电极对应的区域内具有第一过孔，所述第一过孔贯穿所述平坦化层；连接层，所述连接层为导电材料形成的，所述连接层设置在所述平坦化层远离所述源漏电极的一侧，所述连接层覆盖所述第一过孔且在所述第一过孔处与所述源漏电极相连；公共电极，所述公共电极与所述连接层同层且间隔设置；钝化层，所述钝化层设置在所述连接层远离所述平坦化层的一侧，所述钝化层在与所述连接层对应的区域内具有第二过孔；像素电极层，所述像素电极层设置在所述钝化层远离所述连接层的一侧，所述像素电极层覆盖所述第二过孔且在所述第二过孔处与所述连接层相连，其中，所述第一过孔与所述第二过孔在所述衬底上的投影不重叠。由此，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，提高产品良率，降低生产成本。

在本发明的另一个方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置可以具有前面描述的阵列基板所具有的全部特性以及优点，在此不再赘述。总的来说，该显示装置中的平坦化层过孔与钝化层过孔未形成套孔结构，避免了显示装置在显示时产生污渍类的Mura，提高了产品良率，降低了生产成本。

在本发明的又一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法制备得到的阵列基板可以是前面描述的阵列基板。根据本发明的实施例，该方法包括：在衬底上形成平坦化层；在所述平坦化层上设置第一过孔；在所述平坦化层远离所述衬底的一侧，形成钝化层；在所述钝化层上设置第二过孔，并令所述第二过孔在所述衬底上的投影，与所述第一过孔在所述衬底上的投影不重叠。由此，可以简便的得到该阵列基板，所得到的阵列基板可以具有前面描述的阵列基板所具有的全部特性以及优点，在此不再赘述。总的来说，该阵列基板中的平坦化层过孔与钝化层过孔未形成套孔结构，避免了显示装置在显示时产生污渍类的Mura，提高了产品良率，降低了生产成本。

根据本发明的实施例，该方法包括：在形成所述平坦化层之前，预先在所述衬底上形成薄膜晶体管，所述薄膜晶体管远离所述衬底的一侧具有源漏电极；形成所述平坦化层之后，在与所述源漏电极对应的区域形成第一过孔；在所述平坦化层远离所述源漏电极的一侧，且与所述源漏电极对应的区域形成连接层，所述连接层覆盖所述第一过孔，所述连接层与所述源漏电极通过所述第一过孔连接；形成公共电极，所述公共电极与所述连接层同层且间隔设置；在形成所述钝化层之后，形成第二过孔，并暴露所述第二过孔处的所述连接层；在所述钝化层远离所述连接层的一侧形成像素电极层，所述像素电极层覆盖所述第二过孔，且与所述连接层相连。由此，可以简便的得到该阵列基板，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，避免因为套孔设计产生的Mura，提高产品良率。

根据本发明的实施例，该方法进一步包括：在形成所述平坦化层之前，预先在所述衬底上形成薄膜晶体管，所述薄膜晶体管远离所述衬底的一侧具有源漏电极；形成所述平坦化层之后，在与所述源漏电极对应的区域形成第一过孔；在所述平坦化层远离所述源漏电极的一侧形成透明导电层；通过构图工艺，利用所述透明导电层形成连接层以及公共电极，所述连接层覆盖所述第一过孔且在所述第一过孔处与所述源漏电极相连；在形成所述钝化层之后，形成第二过孔，并暴露所述第二过孔处的所述连接层；在所述钝化层远离所述连接层的一侧形成像素电极层，所述像素电极层覆盖所述第二过孔，且与所述连接层相连。由此，可以简便的得到该阵列基板，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，避免因为套孔设计产生的Mura，提高产品良率。并且连接层和公共电极是同层同材料制备的，可以进一步简化工艺降低成产成本。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1显示了根据本发明一个实施例的阵列基板的结构示意图；

图2显示了根据本发明一个实施例的阵列基板部分结构示意图；

图3显示了现有的阵列基板的结构示意图；

图4显示了现有的阵列基板的部分结构示意图；

图5显示了根据本发明一个实施例的阵列基板的结构示意图；

图6显示了根据本发明一个实施例的阵列基板的部分结构示意图；

图7显示了根据本发明一个实施例的阵列基板的结构示意图；

图8显示了根据本发明一个实施例的显示装置的结构示意图；

图9显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图；以及

图10显示了根据本发明另一个实施例的制备阵列基板的方法的流程示意图.

附图标记说明：

100：衬底；200：平坦化层；300：钝化层；10：第一过孔；20：第二过孔；11：第一过孔的投影；21：第二过孔的投影；400：薄膜晶体管；410：源漏电极；500：连接层；501：连接层的投影；600：像素电极层；700：公共电极；1000：显示装置。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的一个方面，本发明提出了一种阵列基板。根据本发明的实施例，参考图1，该阵列基板包括：衬底100、平坦化层200以及钝化层300。根据本发明的实施例，平坦化层200设置在衬底100上。根据本发明的实施例，平坦化层200具有第一过孔10。根据本发明的实施例，钝化层300设置在平坦化层200远离衬底100的一侧。根据本发明的实施例，钝化层300具有第二过孔20。根据本发明的实施例，参考图2，第一过孔10与第二过孔20在衬底100上的投影(如图2所示出的第一过孔的投影11以及第二过孔的投影21)不重叠。由此，平坦化层过孔(第一过孔10)与钝化层过孔(第二过孔20)未形成套孔结构，避免了显示装置在显示时产生污渍类的Mura，提高了产品良率，降低了生产成本。

为了方便理解，下面首先对实现上述技术效果的原理进行简要说明：

在现有的阵列基板的结构中，参考图3-图4，衬底100与平坦化层200之间设置有薄膜晶体管400，钝化层300远离衬底100的一侧设置有像素电极层600，为了将薄膜晶体管400中的源漏电极410与像素电极层600连接起来并传输电信号，现有的技术是分别设置平坦化层过孔与钝化层过孔，将钝化层过孔设置在平坦化层过孔的正中央，形成一个套孔结构(如图4所示出的第一过孔的投影11以及第二过孔的投影21)。如前所述，该套孔结构会产生一系列问题，并进一步使显示装置在显示时产生污渍类的Mura，影响产品良率。而在本申请中，可以令像素电极层与第二过孔相连，源漏电极与第一过孔相连，通过设置中间连接层等结构连通第一过孔以及第二过孔，从而实现像素电极层与源漏电极的电连接。由此，平坦化层过孔与钝化层过孔未形成套孔结构，在制备过程中，也无需针对钝化层过孔以及平坦化层过孔进行精确对位，即节约了生产成本，简化了生产步骤，又可以避免对位不精准造成像素电极层在钝化层过孔边缘产生断裂，同时增大了像素电极层以及源漏电极的接触面积，减少了接触电阻，避免因为套孔设计产生的Mura，提高产品良率。

根据本发明的实施例，参考图5，该阵列基板进一步包括：薄膜晶体管400、连接层500以及像素电极层600。根据本发明的实施例，薄膜晶体管400设置在衬底100上。根据本发明的实施例，薄膜晶体管400远离衬底100的一侧设置有源漏电极410。需要说明的是，在本发明中，术语“源漏电极”特指薄膜晶体管400的源极或漏极。本领域技术人员能够理解的是，根据薄膜晶体管有源层半导体材料类型的不同(P型或N型)，与像素电极层相连的电极(源极或者漏极)也不同。也即是说，本申请中，“源漏电极”特指需要与像素电极层进行连接的源极或者漏极。根据本发明的实施例，平坦化层200设置在源漏电极410远离衬底100的一侧。根据本发明的实施例，连接层500设置在平坦化层200与钝化层300之间。根据本发明的实施例，像素电极层600设置在钝化层300远离连接层500的一侧。根据本发明的实施例，连接层500通过第一过孔10以及第二过孔20，分别与源漏电极410以及像素电极层600相连。由此，连接层500可以简便的通过平坦化层过孔与钝化层过孔将源漏电极410和像素电极层600连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，避免因为套孔设计产生的Mura，提高产品良率。

根据本发明的实施例，参考图6，连接层500在衬底100上的投影(如图6所示出的连接层的投影501)覆盖第一过孔10在衬底100上的投影(如图6所示出的11)，以及第二过孔20在衬底100上的投影(如图6所示出的21)。由此，连接层500可以简便的通过平坦化层过孔与钝化层过孔将源漏电极410和像素电极层600连接，且连接层面积较大，有利于简便地令连接层同时覆盖第一过孔以及第二过孔，而无需在制备连接层时，对连接层的位置进行精准对位。由此，参考图7，覆盖第二过孔(图中未示出)的像素电极层600与第二过孔下方处的连接层500接触，而连接层500，通过第一过孔(图中未示出)与源漏电极410相连。由此，可以实现像素电极层600与源漏电极410的电连接。

根据本发明的实施例，形成衬底100的材料不受特别限制，只需满足在阵列基板中对衬底100的要求即可。例如，根据本发明的实施例，衬底100可以为玻璃。根据本发明的实施例，平坦化层200、钝化层300、薄膜晶体管400、源漏电极410、像素电极层600的具体特征、结构、材料或者特点均不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的具体实施例，平坦化层200可以是由氧化硅形成的；钝化层300可以是由氧化硅形成的；源漏电极410可以是由导电金属形成的；像素电极层600可以是由透明导电材料形成的。

根据本发明的实施例，形成连接层500的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，连接层500可以是由金属以及透明导电材料的至少之一形成的。

根据本发明的具体实施例，连接层500可以是由金属钼(Mo)形成的。本领域技术人员能够理解的是，连接层500用于连接像素电极层600以及源漏电极410，因此连接层500所在的区域并非用于显示(与黑矩阵对应设置)。由此，采用金属制备连接层，一方面可以进一步降低连接层500与源漏电极410以及像素电极层600之间的接触电阻，另一方面可以降低生产的原料成本。

根据本发明的实施例，参考图7，该阵列基板还可以进一步包括公共电极700。根据本发明的实施例，公共电极700与连接层500同层且间隔设置。根据本发明的实施例，公共电极700用于显示区的显示，连接层500用于连接源漏电极410与像素电极层600，两者均为导体且作用不同，因此需要间隔设置以绝缘。根据本发明的实施例，公共电极700以及连接层500可以是同步形成的。例如，可以采用透明导电材料形成公共电极700以及连接层500。由此，可以简化制备工艺流程，进一步降低生产成本。根据本发明的实施例，形成公共电极700的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，公共电极700可以是由透明导电材料形成的。根据本发明的具体实施例，公共电极700可以是由ITO形成的。

根据本发明的实施例，参考图7，该阵列基板包括：衬底100、薄膜晶体管400、平坦化层200、连接层500、公共电极700、钝化层300以及像素电极层600。根据本发明的实施例，薄膜晶体管400设置在衬底100上。根据本发明的实施例，薄膜晶体管400远离衬底100的一侧设置有源漏电极410。根据本发明的实施例，平坦化层200设置在源漏电极410远离衬底100的一侧。根据本发明的实施例，平坦化层200在与源漏电极410对应的区域内具有第一过孔10，第一过孔10贯穿平坦化层200。根据本发明的实施例，连接层500为导电材料形成的。根据本发明的实施例，连接层500设置在平坦化层200远离源漏电极410的一侧。根据本发明的实施例，连接层500覆盖第一过孔10且在第一过孔10处与源漏电极410相连。根据本发明的实施例，公共电极700与连接层500同层且间隔设置。根据本发明的实施例，钝化层300设置在连接层500远离平坦化层200的一侧。根据本发明的实施例，钝化层300在与连接层500对应的区域内具有第二过孔20。根据本发明的实施例，像素电极层600设置在钝化层300远离连接层500的一侧。根据本发明的实施例，像素电极层600覆盖第二过孔20且在第二过孔20处与连接层500相连。根据本发明的实施例，第一过孔10与第二过孔20在衬底100上的投影不重叠。由此，连接层500可以简便的通过平坦化层过孔与钝化层过孔将源漏电极410和像素电极层600连接，增大接触面积，减少接触电阻，避免了像素电极层600在钝化层过孔边缘产生断裂，避免因为套孔设计产生的Mura，提高产品良率，降低生产成本。

在本发明的另一个方面，本发明提出了一种显示装置。根据本发明的实施例，参考图8，该显示装置1000包括前面所述的阵列基板。由此，该显示装置1000可以具有前面描述的阵列基板所具有的全部特性以及优点，在此不再赘述。总的来说，该显示装置中的平坦化层过孔与钝化层过孔未形成套孔结构，避免了显示装置在显示时产生污渍类的Mura，提高了产品良率，降低了生产成本。

在本发明的又一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法制备得到的阵列基板可以是前面描述的阵列基板。根据本发明的实施例，参考图9，该方法包括：

S100：形成平坦化层

根据本发明的实施例，在该步骤中，在衬底上形成平坦化层。根据本发明的实施例，形成衬底的材料不受特别限制，只需满足在阵列基板中对衬底的要求即可。例如，根据本发明的实施例，衬底可以为玻璃。根据本发明的实施例，形成平坦化层的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的具体实施例，平坦化层可以是由氧化硅形成的。

根据本发明的实施例，为了进一步提高该阵列基板的性能，参考图10，该方法包括：

S10：形成薄膜晶体管

根据本发明的实施例，在形成平坦化层之前，预先在衬底上形成薄膜晶体管，薄膜晶体管远离衬底的一侧具有源漏电极。根据本发明的实施例，形成薄膜晶体管以及源漏电极的材料均不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的具体实施例，源漏电极可以是由导电金属形成的。

根据本发明的实施例，形成的薄膜晶体管还可以进一步包括有源层、栅极以及层间介质层。

S200：设置第一过孔

根据本发明的实施例，在该步骤中，在形成平坦化层之后，在平坦化层上设置第一过孔。根据本发明的实施例，在与源漏电极对应的区域形成第一过孔。根据本发明的实施例，形成第一过孔的具体方式不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，第一过孔可以是通过刻蚀形成的。

S20：形成连接层与公共电极

根据本发明的实施例，在设置第一过孔后，形成连接层和公共电极层。根据本发明的实施例，形成连接层与公共电极可以是通过以下步骤形成的：

首先，在平坦化层远离源漏电极的一侧，且与源漏电极对应的区域形成连接层，连接层覆盖第一过孔，连接层与源漏电极通过第一过孔连接，然后再形成公共电极，公共电极与连接层同层且间隔设置。根据本发明的实施例，在该步骤中，形成连接层的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，连接层可以是由金属以及透明导电材料的至少之一形成的。根据本发明的具体实施例，连接层可以是由金属钼形成的，由此，可以进一步降低连接层与源漏电极以及后续步骤中形成像素电极层之间的接触电阻。

或者，首先，在平坦化层远离源漏电极的一侧形成透明导电层，然后通过构图工艺，利用透明导电层形成连接层以及公共电极，连接层覆盖第一过孔且在第一过孔处与源漏电极相连。由此，连接层和公共电极是同层同材料制备的，可以进一步简化工艺降低成产成本。根据本发明的实施例，在该步骤中，形成连接层的材料可以是由透明导电材料形成的。根据本发明的实施例，前面描述的沟通工艺的具体类型不受特别限制，只需满足形成连接层以及公共电极层的要求即可。根据本发明的实施例，构图工艺可以是通过Mask工艺形成所需的图案。

根据本发明的实施例，上述形成公共电极的的具体材料前面已经进行了详细的叙述，再次不再赘述。

S300：形成钝化层

根据本发明的实施例，在该步骤中，在形成连接层与公共电极之后，在连接层远离平坦化层的一侧，形成钝化层。根据本发明的实施例，形成钝化层的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的具体实施例，钝化层可以是由氧化硅形成的。

S400：设置第二过孔

根据本发明的实施例，在该步骤中，在形成钝化层之后，在钝化层上设置第二过孔，并暴露第二过孔处的连接层，并令第二过孔在衬底上的投影，与第一过孔在衬底上的投影不重叠。根据本发明的实施例，形成第二过孔的具体方式不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，第二过孔可以是通过刻蚀形成的。由此，可以简便的得到该阵列基板，所得到的阵列基板可以具有前面描述的阵列基板所具有的全部特性以及优点，在此不再赘述。总的来说，该阵列基板中的平坦化层过孔与钝化层过孔未形成套孔结构，避免了显示装置在显示时产生污渍类的Mura，提高了产品良率，降低了生产成本。

S30：形成像素电极层

根据本发明的实施例，在该步骤中，在设置第二过孔之后，在钝化层远离连接层的一侧形成像素电极层，像素电极层覆盖第二过孔，且与连接层相连。根据本发明的实施例，形成像素电极层的材料不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的具体实施例，像素电极层可以是由透明导电材料形成的。

综上所述，上述方法可以简便的得到该阵列基板，连接层可以简便的通过平坦化层过孔与钝化层过孔将源漏电极和像素电极层连接，增大接触面积，减少接触电阻，避免了像素电极层在钝化层过孔边缘产生断裂，避免因为套孔设计产生的Mura，提高产品良率。

在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种阵列基板，其特征在于，包括：

衬底；平坦化层，所述平坦化层设置在所述衬底上，所述平坦化层具有第一过孔；

钝化层，所述钝化层设置在所述平坦化层远离所述衬底的一侧，所述钝化层具有第二过孔，

其中，所述第一过孔与所述第二过孔在所述衬底上的投影不重叠，

薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管远离所述衬底的一侧设置有源漏电极，所述平坦化层设置在所述源漏电极远离所述衬底的一侧；

连接层，所述连接层设置在所述平坦化层与所述钝化层之间；

像素电极层，所述像素电极层设置在所述钝化层远离所述连接层的一侧，

其中，所述连接层通过所述第一过孔以及所述第二过孔，分别与所述源漏电极以及所述像素电极层相连。

2.根据权利要求1所述的阵列基板，其特征在于，所述连接层在所述衬底上的投影覆盖所述第一过孔在所述衬底上的投影，以及所述第二过孔在所述衬底上的投影。

3.根据权利要求1所述的阵列基板，其特征在于，形成所述连接层的材料包括金属以及透明导电材料的至少之一。

4.根据权利要求1所述的阵列基板，其特征在于，进一步包括：

公共电极，所述公共电极与所述连接层同层且间隔设置，所述公共电极以及所述连接层是同步形成的。

5.根据权利要求1所述的阵列基板，其特征在于，包括：

衬底；

薄膜晶体管，所述薄膜晶体管设置在所述衬底上，所述薄膜晶体管远离所述衬底的一侧设置有源漏电极；

平坦化层，所述平坦化层设置在所述源漏电极远离所述衬底的一侧，所述平坦化层在与所述源漏电极对应的区域内具有第一过孔，所述第一过孔贯穿所述平坦化层；

连接层，所述连接层为导电材料形成的，所述连接层设置在所述平坦化层远离所述源漏电极的一侧，所述连接层覆盖所述第一过孔且在所述第一过孔处与所述源漏电极相连；

公共电极，所述公共电极与所述连接层同层且间隔设置；

钝化层，所述钝化层设置在所述连接层远离所述平坦化层的一侧，所述钝化层在与所述连接层对应的区域内具有第二过孔；

像素电极层，所述像素电极层设置在所述钝化层远离所述连接层的一侧，所述像素电极覆盖所述第二过孔且在所述第二过孔处与所述连接层相连，

其中，所述第一过孔与所述第二过孔在所述衬底上的投影不重叠。

6.一种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。

7.一种制备阵列基板的方法，其特征在于，包括：

在衬底上形成平坦化层；

在所述平坦化层上设置第一过孔；

在所述平坦化层远离所述衬底的一侧，形成钝化层；

在所述钝化层上设置第二过孔，并令所述第二过孔在所述衬底上的投影，与所述第一过孔在所述衬底上的投影不重叠，

在形成所述平坦化层之前，预先在所述衬底上形成薄膜晶体管，所述薄膜晶体管远离所述衬底的一侧具有源漏电极；

形成所述平坦化层之后，在与所述源漏电极对应的区域形成第一过孔；

在所述平坦化层远离所述源漏电极的一侧，且与所述源漏电极对应的区域形成连接层，所述连接层覆盖所述第一过孔，所述连接层与所述源漏电极通过所述第一过孔连接；

形成公共电极，所述公共电极与所述连接层同层且间隔设置；

在形成所述钝化层之后，形成第二过孔，并暴露所述第二过孔处的所述连接层；

在所述钝化层远离所述连接层的一侧形成像素电极层，所述像素电极层覆盖所述第二过孔，且与所述连接层相连。

8.根据权利要求7所述的方法，其特征在于，进一步包括：

在形成所述平坦化层之前，预先在所述衬底上形成薄膜晶体管，所述薄膜晶体管远离所述衬底的一侧具有源漏电极；

形成所述平坦化层之后，在与所述源漏电极对应的区域形成第一过孔；

在所述平坦化层远离所述源漏电极的一侧形成透明导电层；

通过构图工艺，利用所述透明导电层形成连接层以及公共电极，所述连接层覆盖所述第一过孔且在所述第一过孔处与所述源漏电极相连；

在形成所述钝化层之后，形成第二过孔，并暴露所述第二过孔处的所述连接层；

在所述钝化层远离所述连接层的一侧形成像素电极层，所述像素电极层覆盖所述第二过孔，且与所述连接层相连。

Images