CN107544167B - 一种静电放电电路和显示面板 - Google Patents

一种静电放电电路和显示面板 Download PDF

Info

Publication number
CN107544167B
CN107544167B CN201710605497.3A CN201710605497A CN107544167B CN 107544167 B CN107544167 B CN 107544167B CN 201710605497 A CN201710605497 A CN 201710605497A CN 107544167 B CN107544167 B CN 107544167B
Authority
CN
China
Prior art keywords
transistor
connect
discharge cell
type transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710605497.3A
Other languages
English (en)
Other versions
CN107544167A (zh
Inventor
陈猷仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201710605497.3A priority Critical patent/CN107544167B/zh
Priority to US16/632,055 priority patent/US10937384B2/en
Priority to PCT/CN2017/115797 priority patent/WO2019015235A1/zh
Publication of CN107544167A publication Critical patent/CN107544167A/zh
Application granted granted Critical
Publication of CN107544167B publication Critical patent/CN107544167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种静电放电电路和显示面板，所述静电放电电路包括：第一放电单元包括一个第一晶体管和一个第二晶体管，第一晶体管的源极与一高电平接线端连接，第一晶体管的栅极和漏极、第二晶体管的栅极和漏极与一静电输入端连接，第二晶体管的源极与一低电平接线端连接；第二放电单元的输入端与静电输入端连接，第二放电单元的输出端与公共端连接；第三放电单元的输入端与静电输入端连接，第三放电单元的输出端与公共端连接。

Description

一种静电放电电路和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种静电放电电路和显示面板。
背景技术
液晶显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应 用。现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶面 板及背光模组(backlightmodule)。液晶面板的工作原理是在两片平行的玻 璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶 分子的旋转方向，以将背光模组的光线折射出来产生画面。
其中，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay，TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产 良率等性能，目前已经逐渐占据了显示领域的主导地位。同样，薄膜晶体 管液晶显示器包含液晶面板和背光模组，液晶面板包括彩膜基板(Color Filter Substrate，CF Substrate，也称彩色滤光片基板)、薄膜晶体管阵列基 板(Thin Film Transistor Substrate，TFT Substrate)和光罩(Mask)，上述基 板的相对内侧存在透明电极。两片基板之间夹一层液晶分子(LiquidCrystal， LC)。
然而，静电放电即Electrostatic Discharge，简称ESD，静电放电超过 一定的电压可使集成电路芯片介质击穿，芯线熔断，漏电流增大加速老化， 电性能参数改变等，因而ESD的防护相当重要。
发明内容
本发明所要解决的技术问题是提供一种保护电路可靠有效的静电放电 电路。
此外，本发明还提供一种包括以上静电放电电路的显示面板。
本发明的目的是通过以下技术方案来实现的：
一种静电放电电路，所述静电放电电路包括：
第一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶 体管，所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的 栅极和漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成 第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第 二晶体管的源极与一低电平接线端连接；
第二放电单元，所述第二放电单元的输入端与所述静电输入端连接， 所述第二放电单元的输出端与一公共端连接；
第三放电单元，所述第三放电单元的输入端与所述静电输入端连接， 所述第三放电单元的输出端与所述公共端连接。
其中，所述第二放电单元包括一端与所述公共端连接的第一导电线， 所述公共端接地连接；或者，所述第二放电单元包括一端与所述公共端连 接的第一导电线，所述静电放电电路设置在显示面板上，所述公共端与所 述显示面板的公共电压端连接。高电平接线端(VGH)与低电平接线端 (VGL)之间的所用的导电线所需的线宽较小，这样相当于会有一个比较 大的电阻所，相对的泄流电流也比较小，第一放电单元单独发挥泄流的能 力可能不够。而第一导电线用于接地端(GND)连接，或者，第一导电线 用于公共电压端(VCOM)连接，它的线宽都远远大于VGH、VGL的线 宽，所以可以排泄掉的电流会比原本来的大，以达到更好的防护效果。
其中，所述第三放电单元包括一端与所述公共端连接的第二导电线， 所述公共端接地连接；或者，所述第三放电单元包括一端与所述公共端连 接的第二导电线，所述公共端与所述显示面板的公共电压端连接。高电平 接线端(VGH)与低电平接线端(VGL)之间的所用的导电线所需的线宽 较小，这样相当于会有一个比较大的电阻所，相对的泄流电流也比较小， 第一放电单元单独发挥泄流的能力可能不够。而第二导电线用于接地端 (GND)连接，或者，第二导电线用于公共电压端(VCOM)连接，它的 线宽都远远大于VGH、VGL的线宽，所以可以排泄掉的电流会比原本来 的大，以达到更好的防护效果。
其中，所述第二放电单元包括一个第三晶体管，所述第三晶体管的输 入端和控制端与所述静电输入端连接，所述第三晶体管的输出端与所述公 共端连接；所述第三放电单元包括一个第四晶体管，所述第四晶体管的输 入端和控制端与所述静电输入端连接，所述第四晶体管的输出端与所述公 共端连接。第二放电单元通过第三晶体管泄流，设置简单，有效可靠；第 三放电单元通过第四晶体管泄流，设置简单，有效可靠。
其中，所述第二放电单元包括一个第一电容，所述第一电容的第一端 与所述静电输入端连接，所述第一电容的第二端与所述第三晶体管的控制 端连接；所述第三放电单元包括一个第二电容，所述第二电容的第一端与 所述静电输入端连接，所述第二电容的第二端与所述第四晶体管的控制端 连接。利用电容具有隔直流、通交流，通高频、阻低频的特性，电压笵围 在VGL～VGH时，第二放电单元、第三放电单元不参与作用。同时电压笵 围不在VGL～VGH时，例如瞬间有个正的大电压时，第二放电单元能够正 常工作，不产生经第二晶体管留下VGL的电流；例如瞬间有个负的大电 压时，第三放电单元能够正常工作。
其中，所述第二放电单元包括一个第五晶体管，所述第五晶体管的输 入端与所述第一电容的第二端连接，所述第五晶体管的控制端与所述高电 平接线端连接，所述第四晶体管的输出端与所述低电平接线端连接；所述 第三放电单元包括一个第六晶体管，所述第六晶体管的输入端与所述第二 电容的第二端连接，所述第六晶体管的控制端与所述低电平接线端连接， 所述第六晶体管的输出端与所述高电平接线端连接。正电压时，第五晶体管的导通进一步完成第二放电单元的放电功用，同时将第一电容的第二端 的电位拉到与公共端一致，这样当电压笵围在VGL～VGH时，第三晶体管 不至于导通放电而影响保护电路的正常工作。负电压时，第六晶体管的导 通进一步完成第三放电单元的放电功用，同时将第二电容的第二端的电位 拉到与公共端一致，这样当电压笵围在VGL～VGH时，第四晶体管不至于 导通放电而影响保护电路的正常工作。
其中，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P 型晶体管，所述第三晶体管为第三N型晶体管，所述第四晶体管为第四P 型晶体管，所述第五晶体管为第五N型晶体管，第六P型晶体管。这里是 保护电路的一个实施方式，明确具体采用的电元件以及连接关系。
其中，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P 型晶体管，所述第三晶体管为第三P型晶体管，所述第四晶体管为第四N 型晶体管，所述第五晶体管为第五N型晶体管，第六P型晶体管。这里是 保护电路的一个实施方式，明确具体采用的电元件以及连接关系。
根据本发明的另一个方面，本发明还公开了一种静电放电电路，所述 静电放电电路包括：
所述第一放电单元包括一个第一N型晶体管和一个第二P型晶体管， 所述第一N型晶体管的源极与一高电平接线端连接，所述第一N型晶体管 的栅极和漏极相连接形成第一极，所述第二P型晶体管的栅极和漏极相连 接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接， 所述第二P型晶体管的源极与一低电平接线端连接；
第二放电单元，所述第二放电单元包括一个第三N型晶体管、一个第 一电容、一个第五N型晶体管，所述第三N型晶体管的源极与第一N型 晶体管的栅极连接，所述第三N型晶体管的漏极与一公共端连接，所述公 共端接地连接，所述第一电容的第一端与所述静电输入端连接，所述第一 电容的第二端与所述第三N型晶体管的栅极连接，所述第五N型晶体管的 源极与所述第一电容的第二端连接，所述第五N型晶体管的栅极与所述高 电平接线端连接，所述第五N型晶体管的漏极与所述低电平接线端连接， 所述第二放电单元用于正电压作用时的放电；
第三放电单元，所述第三放电单元包括一个第四P型晶体管、一个第 二电容、一个第六P型晶体管，所述第四P型晶体管的源极与所述第二P 型晶体管的栅极连接，所述第四P型晶体管的漏极与所述公共端连接，所 述公共端接地连接，所述第二电容的第一端与所述静电输入端连接，所述 第二电容的第二端与所述第四P型晶体管的栅极连接，所述第六P型晶体 管的源极与所述第二电容的第二端连接，所述第六P型晶体管的栅极与所 述低电平接线端连接，所述第六P型晶体管的漏极与所述高电平接线端连 接，所述第三放电单元用于负电压作用时的放电。
根据本发明的另一个方面，本发明还公开了一种显示面板，其所述显 示面板包括：
基板，在所述基板上设置主动开关；信号线，所述信号线设置在所述 基板上，与所述主动开关耦接，所述信号线包括扫描线和数据线，多条所 述数据线与多条所述扫描线依次相交设置形成多个像素区；以及
上述的的静电放电电路；
其中，所述静电放电电路设置在所述基板上。
本发明由于第二放电单元和第三放电单元都与第一放电单元连接共同 作用，不管静电输入端瞬间有个正的或者负的大电压进来都可以在第一放 电单元外分别配合第二放电单元和第三放电单元增加ESD放电电流路径， 泄流的速度和数量得以加大，实现对显示面板更好的保护效果，延长使用 寿命。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说 明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本 申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例， 对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以 根据这些附图获得其他的附图。在附图中：
图1是本发明实施例一种显示面板的静电放电电路的示意图；
图2是本发明实施例一种显示面板的静电放电电路的示意图；
图3是本发明实施例一种显示面板的静电放电电路的示意图；
图4是本发明实施例一种显示面板的静电放电电路的示意图；
图5是本发明实施例一种显示面板的结构示意图；
图6是本发明实施例一种显示装置的结构示意图。
其中，1、高电平接线端(VGH)；2、低电平接线端(VGL)；3、公 共端；4、静电输入端(PIN)；51、第一N型晶体管；52、第二P型晶体 管；6、第二放电单元；61、第三N型晶体管；62、第五N型晶体管；63、 第一电容；7、第三放电单元；71、第四P型晶体管；72、第六P型晶体 管；73、第二电容；81、第一放电电流；82、第二放电电流；83、第三放 电电流；91、第四放电电流；92、第五放电电流；93、第六放电电流；10、 基板；11、静电放电电路；12、栅极驱动电路；13、源极驱动电路；14、 扫描线；15、数据线；16、像素区；30、显示装置；31、控制部件；32、 显示面板。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述 本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体 实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、 “下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、 “外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是 为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必 须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明 的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为 指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限 定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个 该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两 个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术 语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接， 也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接； 可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的 连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本 发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实 施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、 “一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括” 和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的 存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单 元、组件和/或其组合。
下面结合附图和具体的实施例对本发明作进一步详细说明。
下面参考图1至图4描述本发明实施例的静电放电电路示意图。
作为本发明的一个实施例，如图1所示，所述静电放电电路11包括第 一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶体管， 所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的栅极和 漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成第二极， 所述第一极与所述第二极相连接并与一静电输入端4连接，所述第二晶体 管的源极与一低电平接线端连接；第二放电单元6，所述第二放电单元6的输入端与所述静电输入端4连接，所述第二放电单元6的输出端与一公 共端3连接；第三放电单元7，所述第三放电单元7的输入端与所述静电 输入端4连接，所述第三放电单元7的输出端与所述公共端3连接。第二 放电单元6和第三放电单元7都与第一放电单元连接共同作用，不管静电 输入端4瞬间有个正的或者负的大电压进来都可以在第一放电单元外分别配合第二放电单元6和第三放电单元7增加ESD放电电流路径，泄流的速 度和数量得以加大，实现对显示面板更好的保护效果，延长使用寿命。如 图5所示，所述显示面板包括：基板10，在基板10上设置主动开关；信 号线，所述信号线设置在所述基板10上，与所述主动开关耦接，所述信号 线包括扫描线14和数据线15，多条所述数据线15与多条所述扫描线14 依次相交设置形成多个像素区16；所述基板10上设置有静电放电电路11、 栅极驱动电路12和源极驱动电路13，水平设置的扫描线14和竖直设置的 数据线15与其相对应的电路耦合连接，所述主动开关例如可为薄膜晶体管。 高电平接线端、低电平接线端、静电输入端4以及公共端3与显示面板的 元器件耦合。
具体的，所述第二放电单元6包括一端与所述公共端3连接的第一导 电线，所述公共端3接地连接；或者，所述第二放电单元6包括一端与所 述公共端3连接的第一导电线，所述公共端3与所述显示面板的公共电压 端连接。高电平接线端(VGH)1与低电平接线端(VGL)2之间的所用 的导电线所需的线宽较小，这样相当于会有一个比较大的电阻所，相对的 泄流电流也比较小，第一放电单元单独发挥泄流的能力可能不够。而第一 导电线用于接地端(GND)连接，或者，第一导电线用于公共电压端(VCOM) 连接，它的线宽都远远大于VGH、VGL的线宽，所以可以排泄掉的电流 会比原本来的大，以达到更好的防护效果。所述第三放电单元7包括一端 与所述公共端3连接的第二导电线，所述公共端3接地连接；或者，所述 第三放电单元7包括一端与所述公共端3连接的第二导电线，所述公共端 3与所述显示面板的公共电压端连接。而第二导电线用于接地端(GND) 连接，或者，第二导电线用于公共电压端(VCOM)连接，它的线宽都远 远大于VGH、VGL的线宽，所以可以排泄掉的电流会比原本来的大，以 达到更好的防护效果。其中，所述显示面板包括栅极集成电路，所述高电 平接线端、所述低电平接线端分别于所述栅极集成电路的晶体管开启电压 端和晶体管关闭电压端连接。
作为本发明的又一个实施例，所述静电放电电路11包括第一放电单元， 所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体 管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形 成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极 与所述第二极相连接并与一静电输入端4连接，所述第二晶体管的源极与 一低电平接线端连接；第二放电单元6，所述第二放电单元6的输入端与所述静电输入端4连接，所述第二放电单元6的输出端与一公共端3连接； 第三放电单元7，所述第三放电单元7的输入端与所述静电输入端4连接， 所述第三放电单元7的输出端与所述公共端3连接。第二放电单元6和第 三放电单元7都与第一放电单元连接共同作用，不管静电输入端4瞬间有 个正的或者负的大电压进来都可以在第一放电单元外分别配合第二放电单 元6和第三放电单元7增加ESD放电电流路径，泄流的速度和数量得以加 大，实现对显示面板更好的保护效果，延长使用寿命。所述第二放电单元 6包括一个第三晶体管和一个第一电容63，所述第三晶体管的输入端和控 制端与所述静电输入端4连接，所述第三晶体管的输出端与所述公共端3 连接；所述第一电容63的第一端与所述静电输入端4连接，所述第一电容 63的第二端与所述第三晶体管的控制端连接。所述第三放电单元7包括一 个第四晶体管和一个第二电容73，所述第四晶体管的输入端和控制端与所 述静电输入端4连接，所述第四晶体管的输出端与所述公共端3连接；所 述第二电容73的第一端与所述静电输入端4连接，所述第二电容73的第 二端与所述第四晶体管的控制端连接。第二放电单元6和第三放电单元7 分别通过第三晶体管、第四晶体泄流，设置简单，有效可靠。利用电容具有隔直流、通交流，通高频、阻低频的特性，电压笵围在VGL～VGH时， 第二放电单元6、第三放电单元7不参与作用。同时电压笵围不在 VGL～VGH时，例如瞬间有个正的大电压时，第二放电单元6能够正常工 作，不产生经第二晶体管留下VGL的电流；例如瞬间有个负的大电压时， 第三放电单元7能够正常工作。所以如果PIN的输入电压笵围在VGL～VGH 间因为电容在直流电流中可视为开路，这个电容和晶体管是不会动作的。
具体的，如图2所示，所述第一放电单元包括一个第一N型晶体管51 和一个第二P型晶体管52，所述第一N型晶体管51的源极与所述高电平 接线端连接，所述第一N型晶体管51的栅极和漏极相连接形成第一极， 所述第二P型晶体管52的栅极和漏极相连接形成第二极，所述第一极与 所述第二极相连接并与所述静电输入端4连接，所述第二P型晶体管52的源极与所述低电平接线端连接；所述第三N型晶体管61的源极与第一 N型晶体管51的栅极连接，所述第三N型晶体管61的漏极与所述公共端 3连接，所述公共端3接地连接，所述第一电容63的第一端与所述静电输 入端4连接，所述第一电容63的第二端与所述第三N型晶体管61的栅极 连接。所述第四P型晶体管71的源极与第二P型晶体管52的栅极连接， 所述第四P型晶体管71的漏极与所述公共端3连接，所述公共端3接地 连接，所述第二电容73的第一端与所述静电输入端4连接，所述第二电容 73的第二端与所述第四P型晶体管71的栅极连接。当PIN瞬间有个正的 大电压进来时，则第一N型晶体管51导通，有第一放电电流81产生。由 于PIN电位瞬间变高，电容耦合特效下，第一电容63的第二端与第三N 型晶体管61的栅极连接之间的点的电位也同时变大，则第三N型晶体管 61也导通，此时PIN的正的大电压可以往GND泄流。因为GND的走线 通常比VGL粗，所以相对应的电阻值远小于VGL的，故第二放电电流82 大于第一放电电流81。当PIN瞬间有个负的大电压进来时，则第二P型晶 体管52导通，有第四放电电流91产生。由于PIN电位瞬间变负，电容耦 合特效下，第二电容73的第二端也同时变负，则第四P型晶体管71也导 通，第五放电电流92产生，此时PIN的负的大电压可以往GND泄流。因 为GND的走线通常比VGL粗，所以相对应的电阻值远小于VGL的，故 第五放电电流92大于第四放电电流91。
作为本发明的又一个实施例，所述静电放电电路11包括第一放电单元， 所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体 管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形 成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极 与所述第二极相连接并与一静电输入端4连接，所述第二晶体管的源极与 一低电平接线端连接；第二放电单元6，所述第二放电单元6的输入端与所述静电输入端4连接，所述第二放电单元6的输出端与一公共端3连接； 第三放电单元7，所述第三放电单元7的输入端与所述静电输入端4连接， 所述第三放电单元7的输出端与所述公共端3连接。第二放电单元6和第 三放电单元7都与第一放电单元连接共同作用，不管静电输入端4瞬间有 个正的或者负的大电压进来都可以在第一放电单元外分别配合第二放电单 元6和第三放电单元7增加ESD放电电流路径，泄流的速度和数量得以加 大，实现对显示面板更好的保护效果，延长使用寿命。所述第二放电单元6包括一个第三晶体管、一个第一电容63和一个第五晶体管，所述第三晶 体管的输入端和控制端与所述静电输入端4连接，所述第三晶体管的输出 端与所述公共端3连接；所述第一电容63的第一端与所述静电输入端4 连接，所述第一电容63的第二端与所述第三晶体管的控制端连接；所述第 五晶体管的输入端与所述第一电容63的第二端连接，所述第五晶体管的控 制端与所述高电平接线端连接，所述第四晶体管的输出端与所述低电平接 线端连接；所述第三放电单元7包括一个第四晶体管、一个第二电容73 和一个第六晶体管，所述第四晶体管的输入端和控制端与所述静电输入端 4连接，所述第四晶体管的输出端与所述公共端3连接；所述第二电容73的第一端与所述静电输入端4连接，所述第二电容73的第二端与所述第四 晶体管的控制端连接；所述第六晶体管的输入端与所述第二电容73的第二 端连接，所述第六晶体管的控制端与所述低电平接线端连接，所述第六晶 体管的输出端与所述高电平接线端连接。
第二放电单元6和第三放电单元7分别通过第三晶体管、第四晶体泄 流，设置简单，有效可靠。利用电容具有隔直流、通交流，通高频、阻低 频的特性，电压笵围在VGL～VGH时，第二放电单元6、第三放电单元7 不参与作用。同时电压笵围不在VGL～VGH时，例如瞬间有个正的大电压 时，第二放电单元6能够正常工作，不产生经第二晶体管留下VGL的电 流；例如瞬间有个负的大电压时，第三放电单元7能够正常工作。所以如 果PIN的输入电压笵围在VGL～VGH间因为电容在直流电流中可视为开路， 这个电容和晶体管是不会动作的。正电压时，第五晶体管的导通进一步完 成第二放电单元6的放电功用，同时将第一电容63的第二端的电位拉到与 公共端3一致，这样当电压笵围在VGL～VGH时，第三晶体管不至于导通放电而影响保护电路的正常工作。负电压时，第六晶体管的导通进一步完 成第三放电单元7的放电功用，同时将第二电容73的第二端的电位拉到与 公共端3一致，这样当电压笵围在VGL～VGH时，第四晶体管不至于导通 放电而影响保护电路的正常工作。
具体的，如图3、4所示，图4可以看作图3的实际等效电路。所述第 一放电单元包括一个第一N型晶体管51和一个第二P型晶体管52，所述 第一N型晶体管51的源极与所述高电平接线端连接，所述第一N型晶体 管51的栅极和漏极相连接形成第一极，所述第二P型晶体管52的栅极和 漏极相连接形成第二极，所述第一极与所述第二极相连接并与所述静电输入端4连接，所述第二P型晶体管52的源极与所述低电平接线端连接； 所述第二放电单元6包括一个第三N型晶体管61、一个第一电容63、一 个第五N型晶体管62，所述第三N型晶体管61的源极与第一N型晶体管 51的栅极连接，所述第三N型晶体管61的漏极与所述公共端3连接，所 述公共端3接地连接，所述第一电容63的第一端与所述静电输入端4连接， 所述第一电容63的第二端与所述第三N型晶体管61的栅极连接，所述第 五N型晶体管62的源极与所述第一电容63的第二端连接，所述第五N型 晶体管62的栅极与所述高电平接线端连接，所述第五N型晶体管62的漏 极与所述低电平接线端连接；所述第三放电单元7包括一个第四P型晶体 管71、一个第二电容73、一个第六P型晶体管72，所述第四P型晶体管 71的源极与所述第二P型晶体管52的栅极连接，所述第四P型晶体管71 的漏极与所述公共端3连接，所述公共端3接地连接，所述第二电容73 的第一端与所述静电输入端4连接，所述第二电容73的第二端与所述第四 P型晶体管71的栅极连接，所述第六P型晶体管72的源极与所述第二电容73的第二端连接，所述第六P型晶体管72的栅极与所述低电平接线端 连接，所述第六P型晶体管72的漏极与所述高电平接线端连接。由于PIN 电位瞬间变高，电容耦合特效下，电容的第二端与第三N型晶体管61的 栅极连接之间的点的电位也同时变大，则第三N型晶体管61也导通，此 时PIN的正的大电压可以往GND泄流。因为GND的走线通常比VGL粗， 所以相对应的电阻值远小于VGL的，故第二放电电流82大于第一放电电 流81。而第五N型晶体管62也会同时把第一电容63的第二端与第三N 型晶体管61的栅极连接之间的点的电位拉到GND。所以当PIN瞬间有个 大的正电压进来时，泄掉的电流为第一放电电流81、第二放电电流82与 第三放电电流83的和值也更大，相比第一放电单元的单独作用总的泄流电 流较大，有更好的保护效果。由于PIN电位瞬间变负，电容耦合特效下， 第二电容73的第二端也同时变负，则第四P型晶体管71也导通，第五放 电电流92产生，此时PIN的负的大电压可以往GND泄流。因为GND的 走线通常比VGL粗，所以相对应的电阻值远小于VGL的，故第五放电电 流92大于第四放电电流91。而第六P型晶体管72也会同时导通，第一放 电电流81产生，再把第二电容73的第二端拉到VGH。所以当PIN瞬间 有个大的负电压进来时，泄掉的电流为第四放电电流91、第五放电电流92 与第六放电电流93的和值也更大，相比第一放电单元的单独作用总的泄流 电流较大，有更好的保护效果。
当然，第二放电单元6和第三放电单元7也可以如下设置：所述第二 放电单元6包括一个第三P型晶体管、一个第一电容63、一个第五N型 晶体管62，所述第三P型晶体管的源极与所述第一N型晶体管51的栅极 连接，所述第三P型晶体管的漏极与所述公共端3连接，所述公共端3接 地连接，所述第一电容63的第一端与所述静电输入端4连接，所述第一电容63的第二端与所述第三P型晶体管的栅极连接，所述第五N型晶体管 62的源极与所述第一电容63的第二端连接，所述第五N型晶体管62的栅 极与所述高电平接线端连接，所述第五N型晶体管62的漏极与所述低电 平接线端连接；所述第三放电单元7包括一个第四N型晶体管、一个第二 电容73、一个第六P型晶体管72，所述第四N型晶体管的源极与第二P 型晶体管52的栅极连接，所述第四N型晶体管的漏极与所述公共端3连 接，所述公共端3接地连接，所述第二电容73的第一端与所述静电输入端 4连接，所述第二电容73的第二端与所述第四N型晶体管的栅极连接，所 述第六P型晶体管72的源极与所述第二电容73的第二端连接，所述第六 P型晶体管72的栅极与所述低电平接线端连接，所述第六P型晶体管72 的漏极与所述高电平接线端连接。
需要说明的是，在上述实施例中，所述基板10的材料可以选用玻璃、 塑料等。
在上述实施例中，显示面板包括液晶面板、OLED(Organic Light-EmittingDiode)面板、QLED(Quantum Dot Light Emitting Diodes) 面板、曲面面板、等离子面板等，以液晶面板为例，液晶面板包括阵列基 板(ThinFilm Transistor Substrate，TFTSubstrate)和彩膜基板(Color Filter Substrate，CF Substrate)，所述阵列基板与彩膜基板相对设置， 所述阵列基板与彩膜基板之间设有液晶和间隔单元(PS，photo spacer)，所述阵列基板上设有薄膜晶体管(TFT，Thin Film Transistor)，彩膜基 板上设有彩色滤光层。
在上述实施例中，彩膜基板可包括TFT阵列，彩膜及TFT阵列可形成 于同一基板10上，阵列基板可包括彩色滤光层。
在上述实施例中，本发明的显示面板可为曲面型面板。
参考图6，本实施方式公开一种显示装置30。该显示装置30包括控制 部件31，以及本发明所述的显示面板32，以上以显示面板为例进行详细说 明，需要说明的是，以上对显示面板结构的描述同样适用于本发明实施例 的显示装置中。其中，当本发明实施例的显示装置为液晶显示器时，液晶 显示器包括有背光模组，背光模组可作为光源，用于供应充足的亮度与分 布均匀的光源，本实施例的背光模组可以为前光式，也可以为背光式，需 要说明的是，本实施例的背光模组并不限于此。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不 能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的 普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单 推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种静电放电电路，其特征在于，所述静电放电电路包括：
第一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二晶体管的源极与一低电平接线端连接；
第二放电单元，所述第二放电单元的输入端与所述静电输入端连接，所述第二放电单元的输出端与一公共端连接，所述第二放电单元用于正电压作用时的放电；
第三放电单元，所述第三放电单元的输入端与所述静电输入端连接，所述第三放电单元的输出端与所述公共端连接，所述第三放电单元用于负电压作用时的放电；
所述第二放电单元包括一个第三晶体管，所述第三晶体管的输入端和控制端与所述静电输入端连接，所述第三晶体管的输出端与所述公共端连接；
所述第三放电单元包括一个第四晶体管，所述第四晶体管的输入端和控制端与所述静电输入端连接，所述第四晶体管的输出端与所述公共端连接；
所述第二放电单元包括一个第一电容，所述第一电容的第一端与所述静电输入端连接，所述第一电容的第二端与所述第三晶体管的控制端连接；
所述第三放电单元包括一个第二电容，所述第二电容的第一端与所述静电输入端连接，所述第二电容的第二端与所述第四晶体管的控制端连接；
所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P型晶体管，所述第三晶体管为第三N型晶体管，所述第四晶体管为第四P型晶体管。
2.如权利要求1所述的静电放电电路，其特征在于，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述公共端接地连接；或者，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述静电放电电路设置在显示面板上，所述公共端与所述显示面板的公共电压端连接。
3.如权利要求2所述的静电放电电路，其特征在于，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端接地连接；或者，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端与所述显示面板的公共电压端连接。
4.如权利要求1所述的静电放电电路，其特征在于，所述第二放电单元包括一个第五晶体管，所述第五晶体管的输入端与所述第一电容的第二端连接，所述第五晶体管的控制端与所述高电平接线端连接，所述第四晶体管的输出端与所述低电平接线端连接；
所述第三放电单元包括一个第六晶体管，所述第六晶体管的输入端与所述第二电容的第二端连接，所述第六晶体管的控制端与所述低电平接线端连接，所述第六晶体管的输出端与所述高电平接线端连接。
5.如权利要求4所述的静电放电电路，其特征在于，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P型晶体管，所述第三晶体管为第三N型晶体管，所述第四晶体管为第四P型晶体管，所述第五晶体管为第五N型晶体管，所述第六晶体管为第六P型晶体管。
6.如权利要求4所述的静电放电电路，其特征在于，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P型晶体管，所述第三晶体管为第三P型晶体管，所述第四晶体管为第四N型晶体管，所述第五晶体管为第五N型晶体管，所述第六晶体管为第六P型晶体管。
7.一种静电放电电路，其特征在于，所述静电放电电路包括：
第一放电单元，所述第一放电单元包括一个第一N型晶体管和一个第二P型晶体管，所述第一N型晶体管的源极与一高电平接线端连接，所述第一N型晶体管的栅极和漏极相连接形成第一极，所述第二P型晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二P型晶体管的源极与一低电平接线端连接；
第二放电单元，所述第二放电单元包括一个第三N型晶体管、一个第一电容、一个第五N型晶体管，所述第三N型晶体管的源极与第一N型晶体管的栅极连接，所述第三N型晶体管的漏极与一公共端连接，所述公共端接地连接，所述第一电容的第一端与所述静电输入端连接，所述第一电容的第二端与所述第三N型晶体管的栅极连接，所述第五N型晶体管的源极与所述第一电容的第二端连接，所述第五N型晶体管的栅极与所述高电平接线端连接，所述第五N型晶体管的漏极与所述低电平接线端连接，所述第二放电单元用于正电压作用时的放电；
第三放电单元，所述第三放电单元包括一个第四P型晶体管、一个第二电容、一个第六P型晶体管，所述第四P型晶体管的源极与所述第二P型晶体管的栅极连接，所述第四P型晶体管的漏极与所述公共端连接，所述公共端接地连接，所述第二电容的第一端与所述静电输入端连接，所述第二电容的第二端与所述第四P型晶体管的栅极连接，所述第六P型晶体管的源极与所述第二电容的第二端连接，所述第六P型晶体管的栅极与所述低电平接线端连接，所述第六P型晶体管的漏极与所述高电平接线端连接，所述第三放电单元用于负电压作用时的放电。
8.一种显示面板，其特征在于，所述显示面板包括：
基板，在所述基板上设置主动开关；
信号线，所述信号线设置在所述基板上，与所述主动开关耦接，所述信号线包括扫描线和数据线，多条所述数据线与多条所述扫描线依次相交设置形成多个像素区；以及
如权利要求1-7任一项所述的静电放电电路；
其中，所述静电放电电路设置在所述基板上。
CN201710605497.3A 2017-07-21 2017-07-21 一种静电放电电路和显示面板 Active CN107544167B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710605497.3A CN107544167B (zh) 2017-07-21 2017-07-21 一种静电放电电路和显示面板
US16/632,055 US10937384B2 (en) 2017-07-21 2017-12-13 Electrostatic discharge circuit and display panel
PCT/CN2017/115797 WO2019015235A1 (zh) 2017-07-21 2017-12-13 静电放电电路和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710605497.3A CN107544167B (zh) 2017-07-21 2017-07-21 一种静电放电电路和显示面板

Publications (2)

Publication Number Publication Date
CN107544167A CN107544167A (zh) 2018-01-05
CN107544167B true CN107544167B (zh) 2019-06-18

Family

ID=60970959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710605497.3A Active CN107544167B (zh) 2017-07-21 2017-07-21 一种静电放电电路和显示面板

Country Status (3)

Country Link
US (1) US10937384B2 (zh)
CN (1) CN107544167B (zh)
WO (1) WO2019015235A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545089B (zh) * 2018-12-29 2020-12-08 厦门天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675352A (en) * 1995-09-07 1997-10-07 Lucent Technologies Inc. Liquid crystal display driver
US20020008799A1 (en) * 2000-07-10 2002-01-24 Hitachi, Ltd. Liquid crystal display unit
JP4468094B2 (ja) * 2003-09-26 2010-05-26 日立プラズマディスプレイ株式会社 負荷駆動回路及びそれを用いたディスプレイ装置
TWI247411B (en) * 2004-07-01 2006-01-11 Toppoly Optoelectronics Corp Electrostatic discharge protecting device
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP2009063695A (ja) * 2007-09-05 2009-03-26 Epson Imaging Devices Corp 液晶表示装置
CN101577418A (zh) * 2008-05-09 2009-11-11 统宝光电股份有限公司 静电放电保护电路及电子系统
CN103944154A (zh) * 2013-12-11 2014-07-23 厦门天马微电子有限公司 一种静电保护电路及液晶显示器
CN105280632B (zh) * 2015-09-18 2018-06-05 京东方科技集团股份有限公司 一种静电防护电路及显示装置
CN106932987B (zh) * 2017-05-09 2018-08-31 惠科股份有限公司 一种显示面板和显示装置
CN106959562B (zh) * 2017-05-09 2021-01-08 惠科股份有限公司 一种显示面板

Also Published As

Publication number Publication date
CN107544167A (zh) 2018-01-05
US20200243036A1 (en) 2020-07-30
US10937384B2 (en) 2021-03-02
WO2019015235A1 (zh) 2019-01-24

Similar Documents

Publication Publication Date Title
CN106932987B (zh) 一种显示面板和显示装置
CN106959562B (zh) 一种显示面板
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
CN106773381B (zh) 一种防静电显示面板
CN106129097B (zh) 像素结构及其显示面板
US10551700B2 (en) Display apparatus including a backlight assembly
CN104460155B (zh) 一种显示面板、显示面板的制造方法及显示器
CN107505789B (zh) 阵列基板及显示面板
CN103400852A (zh) 发光二极管显示面板
CN102064180A (zh) 有源元件、像素结构以及显示面板
WO2014054483A1 (ja) 半導体装置及び表示装置
CN107544167B (zh) 一种静电放电电路和显示面板
CN107402464B (zh) 一种静电放电电路和显示面板
US9235070B2 (en) Voltage-applying circuit for LC photo-alignment and LC photo-alignment panel
CN100585476C (zh) 液晶显示器
CN103235433B (zh) 液晶显示面板的短接条结构及液晶显示面板
US11735581B2 (en) Electrostatic protection structure comprising electrostatic protection units containing TFT's, TFT substrate, and display panel
CN112666763B (zh) 一种阵列基板及显示面板
CN107300813B (zh) 阵列基板及液晶显示面板
CN108897160A (zh) 液晶面板及其配向方法
KR102217631B1 (ko) 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
CN101493622A (zh) 画素数组基板
CN215297885U (zh) 一种阵列玻璃基板及液晶显示屏
US9158166B2 (en) Shorting strip structure of liquid crystal display panel and liquid crystal display panel
KR20070033786A (ko) 액정 표시 장치용 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant