CN107534035B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107534035B
CN107534035B CN201680026155.XA CN201680026155A CN107534035B CN 107534035 B CN107534035 B CN 107534035B CN 201680026155 A CN201680026155 A CN 201680026155A CN 107534035 B CN107534035 B CN 107534035B
Authority
CN
China
Prior art keywords
bonding layer
heat sink
elements
semiconductor device
plastic strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680026155.XA
Other languages
English (en)
Other versions
CN107534035A (zh
Inventor
森野友生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN107534035A publication Critical patent/CN107534035A/zh
Application granted granted Critical
Publication of CN107534035B publication Critical patent/CN107534035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种半导体装置，具备：以第1成分为主要成分而形成的第1元件(10～14)、以第2成分为主要成分而形成的第2元件(20～24)、载置有第1元件及第2元件的散热器(30)、使第1元件与散热器电接合的第1接合层(50)、使第2元件与散热器电接合的第2接合层(60)、以及覆盖并保护第1元件、第2元件、以及散热器的模制树脂(90)。第1元件及第2元件的尺寸被设定为，第1接合层的等效塑性应变增量大于第2接合层。由此，在具备彼此由不同的成分构成的半导体元件的半导体装置中，在由一方的成分构成的半导体元件侧不设置温度检测部件，也能够进行元件的热保护。

Description

半导体装置
相关申请的相互参照
本申请基于2015年6月18日申请的日本申请2015-122981号，其记载内容引入本文。
技术领域
本发明涉及一种多个元件被并联驱动的半导体装置。
背景技术
近年来，在多个元件被并联驱动的半导体装置中，对一部分元件的构成材料采用被称为宽带隙半导体的作为半导体的一种的碳化硅(SiC)。例如，以SiC为主要成分的开关元件与以硅为主要成分的开关元件相比，导通电阻小，能够降低电力损耗。另外，与硅相比，能够在高温条件下工作，被预期冷却机构的小型化。
专利文献1所记载的功率半导体模块中，绝缘栅双极型晶体管(IGBT)与续流二极管(FWD)并联连接，构成逆变器。在该功率半导体模块中，通过采用SiC作为FWD的构成材料，来降低恢复损耗以及开关损耗，降低FWD的发热量。因此，基于SiC的能够在高温区域使用这一特征，能够扩大FWD的允许工作温度，并能够通过抑制冷却机构的能力而实现小型化。
现有技术文献
专利文献
专利文献1：日本特开2013－131774号公报
发明内容
然而，从相对于温度而保护元件的观点出发，重要的是发现出将元件与其他的部件电连接的部件的热电阻劣化。以往，有在元件上配置PN结温度传感器等半导体温度传感器来进行温度检测的方式，采用针对规定以上的温度升高而保护元件的单元。
然而，宽带隙半导体一般价格高，在采用宽带隙半导体作为构成材料的元件上并设半导体温度传感器有可能会导致成本上升。
本发明的目的在于提供一种半导体装置，具备彼此由不同的成分构成的半导体元件，在由一方的成分所构成的半导体元件侧不设置温度检测单元，也能够进行元件的热保护。
根据本发明的一个实施方式，半导体装置具备：至少一个第1元件、至少一个第2元件、散热器、第1接合层、第2接合层、以及模制树脂。第1元件以第1成分为主要成分而形成，在一面和与其相反侧的背面设置有电极。第2元件以与第1成分不同的第2成分为主要成分而形成，在一面和与其相反侧的背面设置有电极。在散热器上载置有第1元件及第2元件。第1接合层使第1元件的背面侧的电极与散热器电接合。第2接合层使第2元件的背面侧的电极与散热器电接合。模制树脂使散热器的表面的一部分露出，并且覆盖并保护第1元件、第2元件、以及散热器。第1元件及第2元件的尺寸被设定为，第1接合层的等效塑性应变增量大于第2接合层。
由此，第1接合层的应变量大于第2接合层，在第1接合层容易产生裂纹，因此第1接合层的热电阻的增加量也变大。即，第1接合层能够比第2接合层先到达规定的使用寿命。也就是说，设计人员能够决定先到达使用寿命的接合层，因此只要仅在连接有第1接合层的第1元件侧形成温度检测单元，并基于检测到的温度进行元件的热保护，就能够防止第2元件先发生故障。
附图说明
通过参照附图而进行的下面的详细阐述，本发明的上述目的以及其他目的、特征及优点会变得更加明确。在附图中：
图1是表示第1实施方式的半导体装置以及其外围电路的电路构成的电路图。
图2是表示半导体装置的概略构成的俯视图。
图3是沿着图2的III-III线的剖视图。
图4是表示半导体装置的一部分的详细构造的立体图。
图5是表示等效塑性应变增量相对于芯片的一个边的长度的变化的图。
图6是表示变形例1的半导体装置的概略构成的俯视图。
具体实施方式
以下，基于附图说明本发明的实施方式。并且，在以下各图的相互之间，对彼此相同或同等的部分标注相同符号。
(第1实施方式)
首先，参照图1～图3对本实施方式所涉及的半导体装置的概略构成进行说明。
本实施方式的半导体装置例如用于将MOSFET和IGBT这两个开关元件并联连接而获得输出电流的开关电路。IGBT具有在其截止时产生尾电流的特征。该尾电流成为加大截止时的开关损耗的原因。对此，在MOSFET与IGBT并联连接的半导体装置中，通过使MOSFET的截止定时比IGBT晚，来抑制因尾电流引起的电力消耗。
首先，参照图1说明本实施方式的半导体装置100以及外围电路的电路构成。如图1所示，本实施方式的半导体装置100是开关电路，在电源VCC与接地GND之间，两个半导体装置100串联连接，构成上臂和下臂。在上臂与下臂之间连接有负载200，作为上臂的半导体装置100和作为下臂的半导体装置100交替地导通截止，从而切换流通于负载200的电流的方向。即，两个半导体装置100构成逆变器(Inverter)。
构成上臂及下臂的半导体装置100彼此同等，因此以下对构成上臂的半导体装置100进行说明。
半导体装置100具有作为第1元件的IGBT 10和作为第2元件的MOSFET 20，它们相对于电源VCC并联连接。在IGBT 10及MOSFET 20的栅极上连接有用于向各开关元件10、20供给栅极电压的驱动器300。并且，在驱动器300上连接有用于控制IGBT 10及MOSFET 20的导通截止的定时以及栅极电压的电压值的未图示的控制装置。驱动器300基于从控制装置输入的指示信号来控制IGBT 10及MOSFET 20。
接着，参照图2及图3对半导体装置100的安装构造进行说明。如图2及图3所示，该半导体装置100如上述那样，作为由半导体构成的开关元件，具有芯片状的IGBT 10和MOSFET 20。另外，为了对开关元件10、20产生的热进行散热而具有平板状的第1散热器30及第2散热器40。IGBT 10及MOSFET 20以夹在第1散热器30与第2散热器40之间的方式配置。并且，该半导体装置100具有用于调整第1散热器30与第2散热器40的对置距离的第1间隔件70及第2间隔件80。并且，具有保护这些开关元件10、20、散热器30、40以及间隔件70、80的模制树脂90。
本实施方式的IGBT 10在其一面形成有发射极，在与一面相反侧的背面形成有集电极。如图3所示，IGBT 10以集电极与第1散热器30电连接的方式经由第1接合层50被载置在第1散热器30上。另一方面，MOSFET20在其一面形成有源极，在与一面相反侧的背面形成有漏极。如图3所示，MOSFET 20以漏极与第1散热器30电连接的方式经由第2接合层60载置在第1散热器30上。
第1散热器30及第2散热器40是用于将IGBT 10及MOSFET 20产生的热向外部散热的平板状的部件，第1散热器30与第2散热器40彼此对置配置。如上述那样，IGBT 10及MOSFET 20被散热器30、40夹持而安装，第2散热器40与IGBT 10的发射极以及MOSFET 20的源极对置。
第1散热器30如图2所示具有从平板状的一个边的一部分突出的突出部T1，该突出部T1与电源VCC连接。另外，第2散热器40具有从平板状的一个边的一部分突出的突出部T2，该突出部T2与负载200及下臂连接。
第2散热器40与IGBT 10的发射极经由第1间隔件70而连接。另外，第2散热器40与MOSFET 20的源极经由第2间隔件80而连接。间隔件70、80是调整两个散热器30、40的对置距离以使第1散热器30与第2散热器40彼此平行，并且将IGBT 10及MOSFET 20与第2散热器40电连接的部件。
第1间隔件70经由第3接合层71与IGBT 10的发射极连接。另外，第1间隔件70经由第4接合层72与第2散热器40连接。另一方面，第2间隔件80经由第5接合层81与MOSFET 20的源极连接。另外，第2间隔件80经由第6接合层82与第2散热器40连接。
模制树脂90成型为内包并保护IGBT 10、MOSFET 20、第1间隔件70、第2间隔件80、第1接合层50、第2接合层60、第3接合层71、第4接合层72、第5接合层81以及第6接合层82。另外，如图3所示，第1散热器30向外部露出不安装IGBT 10及MOSFET 20的表面30a，且如图2所示，以突出部T1向外部突出的方式嵌入成型。并且，第2散热器40向外部露出不连接第1间隔件70及第2间隔件80的表面40a，且以突出部T2向外部突出的方式嵌入成型。
并且，在本实施方式中，如图2所示，驱动器300也以被模制树脂90内包的方式配置，IGBT 10及MOSFET 20的栅极与驱动器300分别经由接合线(Bonding wire)W1及W2连接。驱动器300不需要一定和半导体装置100一起嵌入成型在模制树脂90内，也可以配置在模制树脂90的外部。
本实施方式的IGBT 10以第1成分即硅为主要成分而形成。另外，MOSFET 20以第2成分即碳化硅为主要成分而形成。另外，第1散热器30、第2散热器40、第1间隔件70及第2间隔件80以铜为主要成分而形成。并且，第1接合层50、第2接合层60、第3接合层71、第4接合层72、第5接合层81、以及第6接合层82是通常已知的焊锡。并且，本实施方式的第3接合层71、第4接合层72、第5接合层81、以及第6接合层82分别以比第1接合层50及第2接合层60薄的方式形成。
接着，参照图4及图5对IGBT 10和MOSFET 20的形状进行详细说明。并且，在图4中，除了IGBT 10、MOSFET 20、第1接合层50、第2接合层60、以及第1散热器30以外的要素省略图示。
IGBT 10在俯视第1散热器30的作为平板的面的情况下成为正方形。换句话说，形成有发射极的一面或者形成有集电极的背面成为正方形。如图4所示，设该正方形的一个边的长度为a1。另外，设IGBT 10的芯片的厚度为b1。
这时，在以焊锡为主要成分的第1接合层50中产生由Δε1＝(0.004b1+0.0003)a12+0.26来定义的等效塑性应变增量Δε1。并且，等效塑性应变增量Δε1的定义式为，对以长度a1及厚度b1为变量并通过计算机模拟计算出的等效塑性应变增量进行函数拟合而获得的式子。在计算机模拟中，构成IGBT 10的硅、构成第1接合层50的焊锡利用固有的物理量(例如杨氏模量、泊松比、线性膨胀系数)。
MOSFET 20在俯视第1散热器30的作为平板的面的情况下成为正方形。换句话说，形成有源极的一面或者形成有漏极的背面成为正方形。如图4所示，设该正方形的一个边的长度为a2。另外，设MOSFET 20的芯片的厚度为b2。
这时，在第2接合层60中产生由Δε2＝(0.0075b2+0.0003)a22+0.03定义的等效塑性应变增量Δε2。并且，等效塑性应变增量Δε2的定义式是对以长度a2及厚度b2为变量并通过计算机模拟计算出的等效塑性应变增量进行函数拟合而获得的式子。
并且，IGBT 10及MOSFET 20的尺寸即IGBT 10的正方形的一个边的长度a1、厚度b1、以及MOSFET 20的正方形的一个边的长度a2、厚度b2以满足Δε1>Δε2的关系的方式而被分别设定。具体来说，如图5所示，在设b1＝b2的基础上，将IGBT 10的芯片一个边的长度a1设定为D1，将MOSFET 20的芯片一个边的长度a2设定为D2，从而实现Δε1>Δε2。
接着，对通过采用本实施方式的半导体装置100而得到的作用效果进行说明。
当采用本实施方式的半导体装置100时，第1接合层50的应变量大于第2接合层60，因此第1接合层50的热电阻的增加量大于第2接合层60的增加量。即，第1接合层50能够比第2接合层60先达到规定的使用寿命。即，设计人员能够有意识地控制成先达到使用寿命的接合层为第1接合层50，因此只要仅在连接第1接合层50的作为第1元件的IGBT 10侧形成温度检测单元，并基于检测到的温度进行元件的热保护，就能够防止作为第2元件的MOSFET 20先发生故障。
由此，不需要在由碳化硅形成的MOSFET 20侧设置温度检测用的单元，因此，能够缩小以碳化硅为主要成分的元件的芯片尺寸。碳化硅通常比硅昂贵。因此，通过采用该半导体装置100，能够抑制以碳化硅为主要成分的元件的芯片尺寸的增大化，并且能够抑制半导体器件100的制造所要的成本。
(变形例1)
在第1实施方式中，对各有一个作为第1元件的IGBT 10和作为第2元件的MOSFET20的半导体装置进行了说明，但也可以是在一对第1及第2散热器30、40之间分别存在多个元件的方式。
例如，如图6所示，对具有四个(IGBT 11～IGBT 14)的IGBT和具有四个(MOSFET 21～MOSFET 24)的MOSFET的半导体装置110进行说明。该半导体装置110中，IGBT 11～14及MOSFET 21～24经由对应的接合层载置在第1散热器30上。并且，在各元件的发射极或源极上，经由对应的间隔件连接有第2散热器40。即，与第1实施方式同样，第1散热器30与第2散热器40彼此对置配置。并且，在图6中省略驱动器300的图示，但驱动器300分别向IGBT 11～14及MOSFET 21～24的栅极供给栅极电压。
此处，将对IGBT 11～IGBT 14所对应的接合层施加应力的等效塑性应变增量分别设为Δε11～Δε14。另外，将对MOSFET 21～24所对应的接合层施加应力的等效塑性应变增量分别设为Δε21～Δε24。
这时，当设Δε11～Δε14中的等效塑性应变增量的最大值为Δε1max、设Δε21～Δε24中的等效塑性应变增量的最大值为Δε2max时，本实施方式的各元件11～14、21～24的尺寸分别被设定为满足Δε1max>Δε2max的关系。
由此，与IGBT 11～IGBT 14中的任一个元件对应的接合层的热电阻，比MOSFET 21～MOSFET 24先超过用于故障判断的阈值。因此，不需要在MOSFET侧设置温度检测用的单元，因此能够缩小以碳化硅为主要成分的元件的芯片尺寸。
(其他实施方式)
以上，对本发明的优选实施方式进行了说明，但本发明不受上述的实施方式的任何限制，在不脱离本发明的要旨的范围内可以实施各种变形。
在上述的实施方式及变形例中，对采用硅作为第1元件的构成材料、采用碳化硅作为第2元件的构成材料的例子进行了说明，但并不限定这些构成材料。例如，即使第2元件是硅，也能够发挥不需要在第2元件侧设置温度检测用的单元这样的效果。因此，不形成上述部件而能够相应缩小半导体装置整体的尺寸。
然而，通过将第2元件的构成材料设为宽带隙半导体，能够期待低导通电阻、工作保证温度的高温化、开关元件速度的提高等。因此，更优选将第2元件的构成材料设为宽带隙半导体的基础上，采用上述的实施方式及变形例那样的构成。
作为宽带隙半导体，除了碳化硅以外，能够采用氮化镓及氧化镓。
另外，在上述的实施方式及变形例中，对IGBT 10～14、MOSFET 20～24被两个散热器30、40夹持的所谓双面散热型半导体装置进行了说明，但本发明也能够适用于单面散热型的半导体装置。也就是说，即使是第1实施方式不具有第2散热器40、第1间隔件70、第2间隔件80、第3接合层71、第4接合层72、第5接合层81、以及第6接合层82的半导体装置，只要IGBT 10及MOSFET 20的尺寸设定为第1接合层50的等效塑性应变增量大于第2接合层60即可。
本发明根据实施例进行了描述，但是应当理解，本发明不限于该实施例和构造。本发明还包含各种变形例和等同范围内的变形。此外，各种组合和形式以及包括其中的仅一个要素或更多或更少的其他组合和形式都列入在本发明的范畴和思想范围内。

Claims (6)

1.一种半导体装置，具备：
至少一个第1元件(10～14)，以第1成分即硅为主要成分而形成，在一面和与其相反侧的背面设置有电极；
至少一个第2元件(20～24)，以与上述第1成分不同的第2成分为主要成分而形成，在一面和与其相反侧的背面设置有电极；
散热器(30)，载置有上述至少一个第1元件及上述至少一个第2元件；
第1接合层(50)，将上述至少一个第1元件的背面侧的电极与上述散热器电接合；
第2接合层(60)，将上述至少一个第2元件的背面侧的电极与上述散热器电接合；
模制树脂(90)，露出上述散热器的表面的一部分，并且覆盖并保护上述至少一个第1元件、上述至少一个第2元件以及上述散热器；
在上述半导体装置中，
上述至少一个第2元件的构成材料是宽带隙半导体，
上述至少一个第1元件及上述至少一个第2元件的尺寸被设定为，上述第1接合层的等效塑性应变增量大于上述第2接合层。
2.根据权利要求1所述的半导体装置，其中，
上述散热器具有第1散热器(30)及第2散热器(40)，
上述至少一个第1元件经由上述第1接合层载置在上述第1散热器上，并且上述至少一个第2元件经由上述第2接合层载置在上述第1散热器上，
上述第2散热器与上述第1散热器对置地配置，上述第2散热器经由第1间隔件(70)与上述至少一个第1元件的一面侧的电极连接，并且经由第2间隔件(80)与上述至少一个第2元件的一面侧的电极连接，
上述第2散热器的表面的一部分从模制树脂露出。
3.根据权利要求2所述的半导体装置，其中，
上述至少一个第1元件及上述至少一个第2元件各自的上述一面及上述背面形成一边为2mm以上的正方形，
上述至少一个第1元件及上述至少一个第2元件各自的厚度为0.1mm以上，
上述至少一个第1元件以硅为主要成分，上述至少一个第2元件以碳化硅为主要成分，
上述第1散热器、上述第2散热器、上述第1间隔件及上述第2间隔件以铜为主要成分，
并且，在将上述至少一个第1元件的上述一面及上述背面所形成的正方形的一个边的长度设为a1，将上述至少一个第1元件的厚度设为b1，
将上述至少一个第2元件的上述一面及上述背面所形成的正方形的一个边的长度设为a2，将上述至少一个第2元件的厚度设为b2，
通过Δε1＝(0.004b1+0.0003)a12+0.26来定义上述第1接合层的等效塑性应变增量Δε1，
通过Δε2＝(0.0075b2+0.0003)a22+0.03来定义上述第2接合层的等效塑性应变增量Δε2的情况下，
上述至少一个第1元件的一个边的长度a1、厚度b1、上述至少一个第2元件的一个边的长度a2、厚度b2被设定为满足Δε1>Δε2的关系。
4.根据权利要求1～3中的任一项所述的半导体装置，其中，
上述至少一个第1元件是多个第1元件，
在将上述多个第1元件中对应的上述第1接合层的等效塑性应变增量的最大值设为Δε1max，
将上述至少一个第2元件的上述第2接合层的等效塑性应变增量设为Δε2max的情况下，
上述多个第1元件及上述至少一个第2元件的尺寸被设定为满足Δε1max>Δε2max的关系。
5.根据权利要求1～3中的任一项所述的半导体装置，其中，
上述至少一个第2元件是多个第2元件，
在将上述至少一个第1元件的上述第1接合层的等效塑性应变增量设为Δε1max，
将上述多个第2元件中对应的上述第2接合层的等效塑性应变增量的最大值设为Δε2max的情况下，
上述至少一个第1元件及上述多个第2元件的尺寸被设定为满足Δε1max>Δε2max的关系。
6.根据权利要求1～3中的任一项所述的半导体装置，其中，
上述至少一个第1元件是多个第1元件，
上述至少一个第2元件是多个第2元件，
在将上述多个第1元件中对应的上述第1接合层的等效塑性应变增量的最大值设为Δε1max，
将上述多个第2元件中对应的上述第2接合层的等效塑性应变增量的最大值设为Δε2max的情况下，
上述第1元件及上述第2元件的尺寸被设定为满足Δε1max>Δε2max的关系。
CN201680026155.XA 2015-06-18 2016-05-16 半导体装置 Active CN107534035B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015122981A JP6384406B2 (ja) 2015-06-18 2015-06-18 半導体装置
JP2015-122981 2015-06-18
PCT/JP2016/002392 WO2016203705A1 (ja) 2015-06-18 2016-05-16 半導体装置

Publications (2)

Publication Number Publication Date
CN107534035A CN107534035A (zh) 2018-01-02
CN107534035B true CN107534035B (zh) 2020-04-28

Family

ID=57545789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026155.XA Active CN107534035B (zh) 2015-06-18 2016-05-16 半导体装置

Country Status (4)

Country Link
US (1) US9972612B2 (zh)
JP (1) JP6384406B2 (zh)
CN (1) CN107534035B (zh)
WO (1) WO2016203705A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
KR102519530B1 (ko) 2018-07-20 2023-04-10 삼성전자주식회사 반도체 패키지
JP7259655B2 (ja) * 2019-09-04 2023-04-18 株式会社デンソー パワーモジュール
CN110634817B (zh) * 2019-09-25 2023-04-18 湖南大学 一种由igbt和mosfet构成的混合功率模块的封装结构
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649098A (zh) * 2004-01-30 2005-08-03 株式会社电装 半导体器件
CN102714203A (zh) * 2010-01-18 2012-10-03 三菱电机株式会社 功率半导体模块、电力转换装置及铁路车辆
CN103348467A (zh) * 2011-04-22 2013-10-09 三菱电机株式会社 半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145254B2 (en) 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2008078679A (ja) * 2001-07-26 2008-04-03 Denso Corp 半導体装置
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2006020405A (ja) 2004-06-30 2006-01-19 National Institute Of Advanced Industrial & Technology 半導体スイッチ回路
JP5078290B2 (ja) * 2006-06-29 2012-11-21 パナソニック株式会社 パワー半導体モジュール
JP5193777B2 (ja) 2008-09-26 2013-05-08 株式会社東芝 パワー半導体モジュールとそれを用いたインバータシステム
JP5932269B2 (ja) 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
JP2013074677A (ja) 2011-09-27 2013-04-22 Honda Motor Co Ltd スイッチング制御装置
JP5978589B2 (ja) * 2011-10-18 2016-08-24 富士電機株式会社 パワー半導体装置の製造方法
JP5588956B2 (ja) * 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
JP5546664B2 (ja) * 2013-03-15 2014-07-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
DE112014000898T5 (de) * 2013-09-05 2015-11-26 Fuji Electric Co., Ltd. Leistungshalbleitermodul

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649098A (zh) * 2004-01-30 2005-08-03 株式会社电装 半导体器件
CN102714203A (zh) * 2010-01-18 2012-10-03 三菱电机株式会社 功率半导体模块、电力转换装置及铁路车辆
CN103348467A (zh) * 2011-04-22 2013-10-09 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN107534035A (zh) 2018-01-02
JP2017011026A (ja) 2017-01-12
JP6384406B2 (ja) 2018-09-05
US20180026021A1 (en) 2018-01-25
US9972612B2 (en) 2018-05-15
WO2016203705A1 (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107534035B (zh) 半导体装置
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US8441109B2 (en) Structure and method for self protection of power device with expanded voltage ranges
US9171773B2 (en) Semiconductor device
KR101375502B1 (ko) 전력용 반도체 모듈
US9530766B2 (en) Semiconductor device
US20110310645A1 (en) Semiconductor device and snubber device
Grassmann et al. Double sided cooled module concept for high power density in HEV applications
KR20110102188A (ko) 반도체 장치
JP6769458B2 (ja) 半導体装置
JP2009252885A (ja) 電力半導体装置
JP5301497B2 (ja) 半導体装置
US8900983B1 (en) Structure and method for self protection of power device with expanded voltage ranges
JP7099115B2 (ja) 半導体装置
JP4305356B2 (ja) 半導体装置
JP2011108684A (ja) 半導体装置
US10727150B2 (en) Semiconductor module and power converter
CN116072624A (zh) 半导体装置
CN105702665A (zh) 半导体装置
US11297727B2 (en) Power electronic module
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
JP2007288044A (ja) 半導体装置
WO2021172355A1 (ja) 半導体装置および半導体システム
WO2019022206A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant