CN107516631B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN107516631B
CN107516631B CN201610424879.1A CN201610424879A CN107516631B CN 107516631 B CN107516631 B CN 107516631B CN 201610424879 A CN201610424879 A CN 201610424879A CN 107516631 B CN107516631 B CN 107516631B
Authority
CN
China
Prior art keywords
layer
gate dielectric
dielectric layer
semiconductor devices
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610424879.1A
Other languages
English (en)
Other versions
CN107516631A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610424879.1A priority Critical patent/CN107516631B/zh
Publication of CN107516631A publication Critical patent/CN107516631A/zh
Application granted granted Critical
Publication of CN107516631B publication Critical patent/CN107516631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Abstract

一种半导体器件的形成方法,包括:提供基底;在所述基底上形成高k栅介质层;在所述高k栅介质层上形成盖帽层,所述盖帽层中含有氧离子;在所述盖帽层上形成含有铝离子的吸附层;对所述吸附层、盖帽层以及高k栅介质层进行退火处理,所述退火处理适于使所述盖帽层中氧离子向所述高k栅介质层内扩散,且在所述退火处理过程中所述吸附层吸附所述氧离子;在进行所述退火处理之后,去除所述吸附层;在所述高k栅介质层上形成金属层。本发明不仅提高了高k栅介质层的性能,还提高了界面层的致密度,且还避免基底被过度氧化,提高了形成的半导体器件的电学性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体器件的形成方法。
背景技术
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展,半导体器件技术节点不断减小,半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时,各种因为半导体结构的物理极限所带来的二级效应相继出现,半导体结构的特征尺寸按比例缩小变得越来越困难。其中,在半导体制作领域,最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大,主要是由传统栅介质层厚度不断减小所引起的。
当前提出的解决方法是,采用高k栅介质材料代替传统的二氧化硅栅介质材料,并使用金属作为栅电极,以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入,减小了半导体结构的漏电流。
尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能,但是现有技术形成的半导体器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法,改善形成的半导体器件的电学性能。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:提供基底;在所述基底上形成高k栅介质层;在所述高k栅介质层上形成盖帽层,所述盖帽层中含有氧离子;在所述盖帽层上形成含有铝离子的吸附层;对所述吸附层、盖帽层以及高k栅介质层进行退火处理,所述退火处理适于使所述盖帽层中氧离子向所述高k栅介质层内扩散,且在所述退火处理过程中所述吸附层吸附所述氧离子;在进行所述退火处理之后,去除所述吸附层;在所述高k栅介质层上形成金属层。
可选的,所述高k栅介质层内含有氧空位;所述退火处理适于使所述高k栅介质层内的氧空位含量减少。
可选的,所述吸附层的厚度为10埃~50埃;所述盖帽层的厚度为30埃~60埃。
可选的,所述盖帽层的材料为含有氧离子的TiN或者含有氧离子的TaN。
可选的,所述吸附层中的铝离子原子百分比含量为10%~60%。
可选的,所述吸附层的材料包括TiAl、TaAl或AlN。
可选的,所述吸附层中还具有铝离子扩散抑制离子。
可选的,所述吸附层的材料包括TiAlC、TaAlC或AlCN。
可选的,采用低温炉内退火工艺进行所述退火处理,其中,退火温度为450摄氏度~600摄氏度,退火时长为1.5小时~2.5小时。
可选的,采用尖峰退火工艺进行所述退火处理,其中,退火温度为800摄氏度~950摄氏度。
可选的,在去除所述吸附层之后、形成所述金属层之前,还去除所述盖帽层。
可选的,在形成所述金属层之前、去除所述盖帽层之后,还包括步骤:在所述高k栅介质层上形成保护层。
可选的,在形成所述金属层之前,还包括步骤,在所述高k栅介质层上形成功函数层。
可选的,采用湿法刻蚀工艺,刻蚀去除所述吸附层。
可选的,在形成所述高k栅介质层之前,还在所述基底上形成界面层。
可选的,所述界面层包括化学氧化层以及位于所述化学氧化层与基底之间的热氧化层。
可选的,所述基底包括衬底、位于衬底上分立的鳍部、以及位于衬底上且覆盖鳍部部分侧壁的隔离层,所述隔离层顶部低于鳍部顶部。
可选的,所述基底上还形成有层间介质层,且所述层间介质层内形成有贯穿所述层间介质层的开口;其中,所述高k栅介质层位于所述开口露出的基底上。
可选的,在形成所述金属层之后,还包括步骤:图形化所述金属层以及高k栅介质层,形成栅极结构。
可选的,所述基底包括PMOS区域和NMOS区域。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的半导体器件的形成方法的技术方案中,在高k栅介质层上形成盖帽层,且所述盖帽层中含有氧离子;在所述盖帽层上形成含有铝离子的吸附层;接着,对吸附层、盖帽层以及高k栅介质层进行退火处理,所述退火处理适于使盖帽层中氧离子向所述高k栅介质层内扩散,因此本发明中高k栅介质层内的氧空位含量减少,从而减小了半导体器件中的弛豫电流。此外,在退火处理过程中,所述吸附层吸附所述氧离子,使得向高k栅介质层内扩散的氧离子含量减少,防止氧离子扩散进入高k栅介质层下方的基底内,避免对基底造成不必要的氧化,进而提高形成的半导体器件的电学性能。
可选方案中,所述吸附层中的铝离子原子百分比含量为10%~60%,使得吸附层吸附氧离子的能力适中,避免防止由于铝离子含量过大而导致铝离子向高k栅介质层内扩散。
附图说明
图1至图8为本发明实施例提供的半导体器件形成过程的剖面结构示意图。
具体实施方式
根据背景技术,现有形成的半导体器件的电学性能有待提高。
经研究发现,尽管采用高k栅介质材料作为栅介质层的材料,在一定程度上能够改善半导体结构的电学性能,例如,半导体结构中的漏电流(leakage current)减小,然而,半导体结构中的弛豫电流(DR Current,Dielectric Relaxation Current)仍然较大,造成半导体结构的电学性能差,例如,半导体结构的正偏压-温度不稳定特性(PBTI,PositiveBiase Temperature Instability)和负偏压-温度不稳定特性(NBTI,Negative BiaseTemperature Instability)显著。进一步研究发现,导致半导体结构中弛豫电流大的原因包括:高k栅介质材料中具有缺陷(defect),进而导致在高k栅介质材料中产生电子陷阱(electron traps),导致高k栅介质材料的介电弛豫效应显著,造成高k栅介质材料具有较大损耗角。
高k栅介质材料中的缺陷包括氧空位(Oxygen Vacancy)、悬挂键和未成键离子中的一种或多种,若能够减少高k栅介质材料中缺陷含量,则能显著改善半导体结构的电学性能。为此,在形成高k栅介质层之后,在高k栅介质层上形成盖帽层,接着对盖帽层和高k栅介质层进行退火处理,使盖帽层中的氧离子扩散进入高k栅介质层内,所述氧离子占据氧空位,从而减少高k栅介质层中氧空位含量。
进一步分析发现,向高k栅介质层内扩散的氧离子含量难以控制,容易造成扩散进入高k栅介质层内的氧离子含量过高,所述氧离子对基底表面进行进一步氧化,造成高k栅介质层与基底之间的界面层的厚度变厚。
并且,对于形成的半导体器件为鳍式场效应管而言,由于鳍部侧壁表面晶面为(110),相较于晶面(100)而言,晶面(110)的鳍部侧壁表面具有更多的悬挂键(danglingbonds),因此鳍部侧壁表面更易吸收氧离子,上述界面层厚度变厚的问题更为显著。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:提供基底;在所述基底上形成高k栅介质层,所述高k栅介质层内具有缺陷;在所述高k栅介质层上形成盖帽层,所述盖帽层中含有氧离子;在所述盖帽层上形成含有铝离子的吸附层;对所述吸附层、盖帽层以及高k栅介质层进行退火处理,所述退火处理适于使所述盖帽层中氧离子向所述高k栅介质层内扩散,且在所述退火处理过程中所述吸附层吸附所述氧离子;在进行所述退火处理之后,去除所述吸附层;在所述高k栅介质层上形成金属层。
本发明避免通过吸附层吸附氧离子,使得扩散至高k栅介质层内的氧离子量适中,防止过量的氧离子扩散至高k栅介质层内后经由高k栅介质层对基底造成氧化。因此,本发明在改善高k栅介质层性能的同时,还避免了基底受到不必要的氧化,从而改善形成的半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图8为本发明实施例提供的半导体器件形成过程的剖面结构示意图。
参考图1,提供基底。
本实施中,以采用后栅工艺(gate last)为例形成所述半导体器件,所述基底上形成有层间介质层200,所述层间介质层200内具有开口(未标示),且所述开口底部暴露出基底表面
本实施例中,以形成的半导体器件为CMOS器件为例,所述基底包括PMOS区域I以及NMOS区域II,其中,所述PMOS区域I的层间介质层200内形成有开口,所述NMOS区域II的层间介质层200内形成有开口。在其他实施例中,所述基底还可以仅包括PMOS区域或仅包括NMOS区域。
以下将以形成的半导体器件为鳍式场效应管为例,所述基底包括:衬底201、以及位于衬底201表面的鳍部202。
所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟,所述衬底201还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底;所述鳍部202的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中,所述衬底201为硅衬底,所述鳍部202的材料为硅。
本实施例中,形成所述衬底201、鳍部202的工艺步骤包括:提供初始衬底;在所述初始衬底表面形成图形化的硬掩膜层;以所述硬掩膜层为掩膜刻蚀所述初始衬底,刻蚀后的初始衬底作为衬底201,位于衬底201表面的凸起作为鳍部202。
所述基底还包括:位于所述衬底201表面的隔离层203,所述隔离层203覆盖鳍部202的部分侧壁表面,且所述隔离层203顶部低于鳍部202顶部。所述隔离层203作为器件的隔离结构。所述隔离层203的材料为氧化硅、氮化硅或氮氧化硅。本实施例中,所述隔离层203的材料为氧化硅。
在另一实施例中,形成的半导体器件为平面晶体管,所述基底为平面基底,所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底,III-V族化合物衬底为氮化镓衬底或砷化镓衬底。
位于所述PMOS区域I的开口横跨所述PMOS区域I的鳍部202,且所述开口底部暴露出PMOS区域I鳍部202部分顶部和侧壁表面;位于所述PMOS区域I的开口为后续形成PMOS栅极结构预留空间位置。
位于所述NMOS区域II的开口横跨所述NMOS区域II的鳍部202,且所述开口底部暴露出NMOS区域II鳍部202部分顶部和侧壁表面;位于所述NMOS区域II的开口为后续形成NMOS栅极结构预留空间位置。
本实施例中,所述PMOS区域I上的开口与所述NMOS区域II上的开口相互贯穿,使得后续形成的PMOS栅极结构与NMOS栅极结构共享金属层;在其他实施例中,所述PMOS区域上的开口与NMOS区域上的开口还可以通过层间介质层隔离开。
所述PMOS区域I的开口两侧的鳍部202内还形成有第一源漏掺杂区(未图示),所述NMOS区域II的开口两侧的鳍部202内还形成有第二源漏掺杂区(未图示),所述第一源漏掺杂区与第二源漏掺杂区的掺杂离子类型不同。本实施例中,所述第一源漏掺杂区的掺杂离子为P型离子,例如为B、Ga或In;所述第二源漏掺杂区的掺杂离子为N型离子,例如为P、As或Sb。
形成所述层间介质层200以及开口的工艺步骤包括:在所述PMOS区域I部分基底表面形成第一伪栅;在所述NMOS区域II部分基底表面形成第二伪栅,所述第一伪栅与第二伪栅相邻接或相互隔离开;在所述第一伪栅两侧的PMOS区域I基底内形成第一源漏掺杂区;在所述第二伪栅两侧的NMOS区域II基底内形成第二源漏掺杂区;在所述基底表面形成层间介质层200,所述层间介质层200覆盖第一伪栅侧壁表面以及第二伪栅侧壁表面;刻蚀去除所述第一伪栅,在所述PMOS区域I形成所述开口;刻蚀去除所述第二伪栅,在所述NMOS区域II形成所述开口。
后后续的工艺步骤包括,在基底上形成高k栅介质层,具体到本实施例中,在所述开口暴露出的基底上形成高k栅介质层。为了提高高k栅介质层的性能,在形成高k栅介质层之前,还在所述基底上形成界面层。本实施例中,以所述界面层包括化学氧化层以及位于化学氧化层与基底之间的热氧化层作为示例。
参考图2,在所述基底上形成化学氧化层204。
本实施例中,在所述开口暴露出的基底上形成化学氧化层204;具体的,在所述开口暴露出的鳍部202顶部和侧壁上形成化学氧化层204。
后续在所述化学氧化层204的基础上形成界面层(IL,Interfacial Layer)。一方面,所述界面层与后续形成的高k栅介质层构成的叠层结构作为栅介质层;另一方面,所述界面层为后续形成高k栅介质层提供良好的界面基础,从而提高形成的高k栅介质层的质量,减小高k栅介质层与基底之间的界面态密度,且避免高k栅介质层与基底直接接触造成的不良影响。
并且,本实施例中,采用化学浸润(chemical dip)的方法在基底表面形成所述化学氧化层204,采用化学浸润氧化生长的氧化硅容易与后续形成的高k栅介质层材料之间形成Hf-Si-O的混合结构,从而改善界面层与高k栅介质层之间的界面状态,并且能够提高后续生长的高k栅介质层的性质。
本实施例中,所述化学氧化层204的材料为氧化硅,所述化学氧化层204的厚度为2埃至20埃。
在一个实施例中,形成所述化学氧化层204的方法包括:采用硫酸和双氧水的混合溶液对所述鳍部202进行浸润处理,浸润处理的反应温度为120摄氏度至180摄氏度,硫酸和双氧水的体积比为1:1至5:1。
在另一实施例中,形成所述化学氧化层204的方法包括:采用氨水和双氧水的混合溶液对所述鳍部202进行浸润处理,浸润处理的反应温度为25摄氏度至45摄氏度,氨水和双氧水的体积比为1:4至1:25。
参考图3,对所述化学氧化层204和基底进行退火工艺,在所述基底与化学氧化层204之间形成热氧化层(thermal oxide)205。
本实施例中,在所述鳍部202与化学氧化层204之间形成所述热氧化层205。所述热氧化层205与鳍部202之间接触紧密,使得热氧化层205与鳍部202之间的界面性能优良;并且,所述热氧化层205还与化学氧化层204之间接触紧密,使得热氧化层205与化学氧化层204之间的界面性能优良。形成的所述热氧化层205有利于提高鳍部202与化学氧化层204之间的界面性能。并且,由前述分析可知,后续形成的高k栅介质层位于化学氧化层204表面,所述化学氧化层204有利于提高形成的高k栅介质层的性质,提高化学氧化层204与高k栅介质层之间的界面状态。
因此,本实施例中,所述热氧化层205以及位于热氧化层205表面的化学氧化层204共同作为界面层,既提高了基底与界面层之间的界面性能,又能够提高界面层与后续形成的高k栅介质层之间的界面性能,提高后续形成的高k栅介质层的性能。
所述热氧化层205的材料为氧化硅。所述热氧化层205的厚度不宜过薄,否则热氧化层205不足以改善鳍部202与化学氧化层204之间的界面性能;所述热氧化层205的厚度也不宜过厚,否则界面层占栅介质层的比重过大,且鳍部202被氧化的厚度过厚。综合上述因素考虑,本实施例中,所述热氧化层205的厚度为1埃至10埃。
所述退火工艺为激光退火(laser anneal)或flash anneal,所述退火工艺的退火温度为650摄氏度至900摄氏度。
所述退火工艺的退火氛围包含O2,还包括N2、Ar或He中的一种或多种。且为了避免形成的热氧化层206的厚度过厚,所述退火范围中O2浓度较低。本实施例中,所述退火工艺的O2体积浓度为1ppm~10ppm。
需要说明的是,在其他实施例中,所述界面层还可以为热氧化层的单层结构。
参考图4,在所述基底上形成高k栅介质层206。
本实施例中,在所述开口暴露出的基底上形成高k栅介质层206,所述高k栅介质层206横跨PMOS区域I开口内的鳍部202以及NMOS区域II开口内的鳍部202;所述k栅介质层206还位于层间介质层200顶部表面。
所述高k栅介质层206的材料为高k栅介质材料,其中,高k栅介质材料指的是,相对介电常数大于氧化硅相对介电常数的栅介质材料,所述高k栅介质层206的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述高k栅介质层206。本实施例中,所述高k栅介质层206的材料为HfO2,所述高k栅介质层206的厚度为5埃至15埃,采用原子层沉积工艺形成所述高k栅介质层206。
由于所述k栅介质层206位于化学氧化层204表面,使得化学氧化层204与k栅介质层206之间容易形成Hf-Si-O的混合结构,从而改善k栅介质层206与界面层之间的界面状态,并且使得形成的k栅介质层206具有较高的质量。
受到高k栅介质层206形成工艺的影响,所述高k栅介质层206内易形成缺陷,所述缺陷包括氧空位、悬挂键和未成键离子中的一种或多种。本实施例中,所述高k栅介质层206内含有氧空位缺陷。
以氧空位缺陷为例,由于高k栅介质材料大多为离子晶体,每一个金属离子都与氧离子有较多的键存在,当氧离子缺失时则易形成氧空位,所述氧空位在高k栅介质材料的禁带中央引入了带隙态,成为导电机制中的缺陷能级;若直接以所述高k栅介质层206作为栅极结构中栅介质层一部分,则形成的半导体器件中介电弛豫问题显著。
参考图5,在所述高k栅介质层206上形成盖帽层207,所述盖帽层207内含有氧离子;在所述盖帽层207上形成含有铝离子的吸附层208。
本实施例中,所述盖帽层207不仅对高k栅介质层206起到保护作用,避免后续的工艺对高k栅介质层207造成损伤;并且,在后续的退火处理过程中,所述盖帽层207中的氧离子扩散进入高k栅介质层207内,从而使高k栅介质层207中氧空位含量减少。
本实施例中,所述盖帽层207的材料为含有氧离子的TiN。在其他实施例中,所述盖帽层的材料还可以为含有氧离子的TaN。
为保证后续扩散进入至高k栅介质层206中的氧离子含量充足,所述盖帽层207中的氧离子含量不宜过少;并且,所述盖帽层207中的氧离子含量也不宜过高,否则后续退火处理过程中氧离子完全占据高k栅介质层206中的氧空位后,氧离子继续向高k栅介质层206内扩散而到达鳍部202表面,造成鳍部202表面被氧化。为此,本实施例中,所述盖帽层207中的氧离子摩尔百分含量为0.5%~5%。
本实施例中,所述盖帽层207的厚度为30埃~60埃。
所述吸附层208中含有铝离子,由于所述铝离子对氧离子具有吸附作用(gettering),因此在后续的退火处理过程中,所述吸附层208能够吸附盖帽层207中的部分氧离子,以减小扩散至高k栅介质层206内的氧离子含量,避免对基底造成过度氧化。
所述吸附层208的厚度不宜过薄,否则后续退火处理过程中吸附层208对盖帽层207中氧离子的吸附能力有限;所述吸附层208的厚度也不宜过厚,否则后续刻蚀去除所述吸附层208所需的刻蚀时间较长;并且,在退火处理过程中吸附层208吸附盖帽层207中氧离子的能力过强,造成扩散至高k栅介质层206中的氧离子相应过少,导致退火处理后高k栅介质层206中的氧空位含量仍较多。
为此,本实施例中,所述吸附层208的厚度为10埃~50埃。
所述吸附层208的材料包括TiAl、TaAl或AlN。为了保证后续退火处理过程中吸附层208吸附的氧离子含量适中,避免吸附层208吸附氧离子能力过弱或过强,所述吸附层208中的铝离子含量不宜过高,也不宜过低。为此,本实施例中,所述吸附层208中的铝离子原子百分比为10%~60%。
本实施例中,为了避免后续退火处理过程中,所述吸附层208中的铝离子向盖帽层207或高k栅介质层206中扩散,所述吸附层208中还可以具有铝离子扩散抑制离子,其中,所述铝离子扩散抑制离子包括碳离子,相应的,所述吸附层208的材料包括TiAlC、TaAlC或AlNC。
本实施例中,采用化学气相沉积工艺形成所述吸附层208。在其他实施例中,还可以采用原子层沉积工艺或物理气相沉积工艺形成所述吸附层。
参考图6,对所述吸附层208、盖帽层207以及高k栅介质层206进行退火处理209,所述退火处理209适于使所述盖帽层207中氧离子向所述高k栅介质层206内扩散,且在所述退火处理209过程中所述吸附层208吸附所述氧离子。
由于高k栅介质层206中具有氧空位缺陷,在所述退火处理过程中,所述氧离子向所述高k栅介质层206内扩散,使所述高k栅介质层206内的氧空位含量减少。具体的,所述氧离子扩散进入高k栅介质层206中占据氧空位位置,从而减小高k栅介质层206中氧空位缺陷含量,进而改善高k栅介质层206的介电弛豫问题,改善半导体器件的正偏压-温度不稳定特性和负偏压-温度不稳定特性。
所述退火处理209还有利于钝化高k栅介质层206内的悬挂键或未成键离子,从而减小高k栅介质层206内悬挂键含量或未成键离子含量。
并且,所述退火处理209还有利于钝化界面层中未成键的硅离子和未成键的氧离子,所述未成键的硅离子和未成键的氧离子进行化学重组,从而改善界面层的性能,提高界面层的绝缘性和致密度。
此外,在退火处理209过程中,所述吸附层208还吸附盖帽层207中的氧离子,所述吸附层208中的铝离子对氧离子具有较强的吸附作用;因此,有效的减少了向高k栅介质层206中扩散的氧离子的含量,避免氧离子扩散至高k栅介质层206中后不存在氧空位捕获所述氧离子,进而防止所述氧离子扩散至开口底部的基底内,避免开口底部的基底被氧化,从而防止界面层的厚度变厚。
若高k栅介质层中的氧空位已被氧离子占据,盖帽层中仍有氧离子继续向高k栅介质层内扩散,则所述扩散的氧离子将经由高k栅介质层扩散至开口底部的基底内,对开口底部的基底造成氧化。
本实施例中,所述开口底部暴露出的鳍部202部分顶部和侧壁表面,所述鳍部202侧壁表面具有悬挂键;然而,由于高k栅介质层206中的氧空位会吸附氧离子,并且吸附层208中的铝离子也会吸附氧离子,使得与盖帽层207距离较远的鳍部202侧壁表面的悬挂键吸附氧离子的难度显著增加,从而避免退火处理209过程中开口底部的基底被氧化,避免了界面层的厚度变厚的问题。
此外,在退火处理过程中,由于吸附层208内具有铝离子扩散抑制离子,从而避免了铝离子向盖帽层207内或相高k栅介质层206内扩散。
在一实施例中,采用低温炉内退火工艺进行所述退火处理209。所述退火处理208的退火温度不宜过高,否则基底内的掺杂离子会进行浓度再分布,且所述退火温度过高容易导致向高k栅介质层206内扩散的氧离子含量过高,氧离子经由高k栅介质层206达到基底对基底造成不必要的氧化;若所述退火处理209的退火温度过低,则扩散进入高k栅介质层206内的氧离子含量有限,修复高k栅介质层206内的缺陷的能力有限。为此,采用低温炉内退火工艺进行所述退火处理209时,退火温度为450摄氏度~600摄氏度,退火时长为1.5小时~2.5小时。
在另一实施例中,采用尖峰退火工艺进行所述退火处理209,相应的,所述退火处理209的退火温度不宜过高也不宜过低。采用尖峰退火工艺进行所述退火处理209时,退火温度为800摄氏度~950摄氏度。
参考图7,在进行所述退火处理209(参考图6)之后,去除所述吸附层208。
本实施例中,采用湿法刻蚀工艺,刻蚀去除所述吸附层208。在其他实施例中,还可以采用干法刻蚀工艺刻蚀去除所述吸附层。
本实施例中,在去除所述吸附层208之后,去除所述盖帽层207(参考图6);接着,在所述高k栅介质层206上形成保护层217,所述保护层217的材料为TiN或TaN。形成所述保护层217的好处在于:由于保护层217未经历前述的退火处理209以及刻蚀去除吸附层208的工艺,使得所述保护层217具有较高的质量,因此所述保护层217对高k栅介质层206的保护效果好。
需要说明的是,在其他实施例中,在去除所述吸附层之后也可以保留所述盖帽层,则无需在高k栅介质层上形成保护层。
参考图8,在所述高k栅介质层206上形成金属层213。
本实施例中,所述金属层213填充满所述开口;并且由于高k栅介质层206上形成有保护层217,则相应的在所述保护层217上形成所述金属层213。
所述金属层213的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种;采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述金属层213。本实施例中,所述金属层213的材料为W;采用金属有机化学气相沉积工艺形成所述金属层213。
形成所述金属层213的工艺步骤包括:在所述保护层217上形成填充满所述开口的金属膜,所述金属膜顶部高于层间介质层200顶部;研磨去除高于所述层间介质层200顶部的金属膜形成金属层213,还研磨去除高于所述层间介质层200顶部的保护层217以及高k栅介质层206。
为了改善半导体器件的阈值电压,在形成所述金属层213之前,还可以在所述高k栅介质层206上形成功函数层。具体的,在所述PMOS区域I的保护层217上形成P型功函数层211,在所述NMOS区域II的保护层217上形成N型功函数层212。其中,P型功函数材料的功函数值范围为5.1ev至5.5ev,N型功函数材料功函数值范围为3.9ev至4.5ev,例如为4ev、4.1ev或4.3ev。
本实施例中,所述P型功函数层211的材料为TiN。在其他实施例中,所述P型功函数层的材料还可以为TaN、TiSiN或TaSiN。本实施例中,所述N型功函数层212的材料为TiAl。在其他实施例中,所述N型功函数层的材料还可以为TiAlN、TiAlC或AlN中的一种或几种。
由于本实施例减少了高k栅介质层中的氧空位含量,改善了高k栅介质层的介电弛豫问题,从而减小了半导体器件的弛豫电流,因此本实施例能够改善半导体器件的正偏压温度不稳定特性和负偏压温度不稳定特性,提高半导体器件的电学性能。
并且,在退火处理过程中,所述吸附层中的铝离子具有吸附氧离子的作用,从而控制扩散进入高k栅介质层中的氧离子的含量,避免过多的氧离子扩散进入高k栅介质层内,进而避免氧离子对基底造成过度氧化,防止高k栅介质层与基底之间的界面层的厚度变厚,改善形成的半导体器件的电学性能。
需要说明的是,本实施例以后栅工艺(gate last)为例形成半导体器件。在其他实施例中,还可以采用前栅工艺(gate first)形成半导体器件,在形成金属层之后,还包括步骤:图形化所述金属层以及高k栅介质层,形成栅极结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成高k栅介质层;
在所述高k栅介质层上形成盖帽层,所述盖帽层中含有氧离子;
在所述盖帽层上形成含有铝离子的吸附层,所述吸附层中的铝离子原子百分比含量为10%~60%;
对所述吸附层、盖帽层以及高k栅介质层进行退火处理,所述退火处理适于使所述盖帽层中氧离子向所述高k栅介质层内扩散,且在所述退火处理过程中所述吸附层吸附所述氧离子;
在进行所述退火处理之后,去除所述吸附层;
在所述高k栅介质层上形成金属层。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,所述高k栅介质层内含有氧空位;所述退火处理适于使所述高k栅介质层内的氧空位含量减少。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,所述吸附层的厚度为10埃~50埃;所述盖帽层的厚度为30埃~60埃。
4.如权利要求1所述的半导体器件的形成方法,其特征在于,所述盖帽层的材料为含有氧离子的TiN或者含有氧离子的TaN。
5.如权利要求1所述的半导体器件的形成方法,其特征在于,所述吸附层的材料包括TiAl、TaAl或AlN。
6.如权利要求1所述的半导体器件的形成方法,其特征在于,所述吸附层中还具有铝离子扩散抑制离子。
7.如权利要求6所述的半导体器件的形成方法,其特征在于,所述吸附层的材料包括TiAlC、TaAlC或AlCN。
8.如权利要求1所述的半导体器件的形成方法,其特征在于,采用低温炉内退火工艺进行所述退火处理,其中,退火温度为450摄氏度~600摄氏度,退火时长为1.5小时~2.5小时。
9.如权利要求1所述的半导体器件的形成方法,其特征在于,采用尖峰退火工艺进行所述退火处理,其中,退火温度为800摄氏度~950摄氏度。
10.如权利要求1所述的半导体器件的形成方法,其特征在于,在去除所述吸附层之后、形成所述金属层之前,还包括:去除所述盖帽层。
11.如权利要求10所述的半导体器件的形成方法,其特征在于,在形成所述金属层之前、去除所述盖帽层之后,还包括:在所述高k栅介质层上形成保护层。
12.如权利要求10所述的半导体器件的形成方法,其特征在于,在形成所述金属层之前,还包括,在所述高k栅介质层上形成功函数层。
13.如权利要求1所述的半导体器件的形成方法,其特征在于,采用湿法刻蚀工艺,刻蚀去除所述吸附层。
14.如权利要求1所述的半导体器件的形成方法,其特征在于,在形成所述高k栅介质层之前,还在所述基底上形成界面层。
15.如权利要求14所述的半导体器件的形成方法,其特征在于,所述界面层包括化学氧化层以及位于所述化学氧化层与基底之间的热氧化层。
16.如权利要求1所述的半导体器件的形成方法,其特征在于,所述基底包括衬底、位于衬底上分立的鳍部、以及位于衬底上且覆盖鳍部部分侧壁的隔离层,所述隔离层顶部低于鳍部顶部。
17.如权利要求1所述的半导体器件的形成方法,其特征在于,所述基底上还形成有层间介质层,且所述层间介质层内形成有贯穿所述层间介质层的开口;其中,所述高k栅介质层位于所述开口露出的基底上。
18.如权利要求1所述的半导体器件的形成方法,其特征在于,在形成所述金属层之后,还包括:图形化所述金属层以及高k栅介质层,形成栅极结构。
19.如权利要求1所述的半导体器件的形成方法,其特征在于,所述基底包括PMOS区域和NMOS区域。
CN201610424879.1A 2016-06-15 2016-06-15 半导体器件的形成方法 Active CN107516631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610424879.1A CN107516631B (zh) 2016-06-15 2016-06-15 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610424879.1A CN107516631B (zh) 2016-06-15 2016-06-15 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN107516631A CN107516631A (zh) 2017-12-26
CN107516631B true CN107516631B (zh) 2019-11-05

Family

ID=60721037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610424879.1A Active CN107516631B (zh) 2016-06-15 2016-06-15 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN107516631B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200019B (zh) * 2018-11-20 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696866B (zh) * 2019-03-13 2023-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111834209A (zh) * 2019-04-22 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112420502A (zh) * 2020-11-18 2021-02-26 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550422C (zh) * 2005-04-21 2009-10-14 国际商业机器公司 半导体结构
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349823B2 (en) * 2013-11-14 2016-05-24 GlobalFoundries, Inc. Methods of scaling thickness of a gate dielectric structure, methods of forming an integrated circuit, and integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550422C (zh) * 2005-04-21 2009-10-14 国际商业机器公司 半导体结构
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法

Also Published As

Publication number Publication date
CN107516631A (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
CN108281478B (zh) 半导体结构及其形成方法
CN106653605B (zh) 半导体结构的形成方法
CN107958872A (zh) 半导体器件及其形成方法
CN107591437B (zh) 半导体器件的形成方法
CN107516631B (zh) 半导体器件的形成方法
CN108010884B (zh) 半导体结构及其形成方法
CN106847893A (zh) 鳍式场效应晶体管的形成方法
CN108074815B (zh) 半导体结构及其形成方法
CN103855014B (zh) P型mosfet及其制造方法
CN107591366A (zh) 半导体结构及其形成方法
CN108022882A (zh) 半导体结构及其形成方法
CN107437562B (zh) 半导体器件的形成方法
CN106876273B (zh) 半导体结构的制造方法
CN106611788B (zh) 半导体结构的形成方法
CN106653603B (zh) 改善半导体结构漏电流的方法
CN109309056B (zh) 半导体结构及其形成方法
CN104465378B (zh) 半导体器件的制作方法
CN108155235A (zh) 半导体结构及其形成方法
CN107919323A (zh) 半导体结构及其形成方法
CN108074816B (zh) 晶体管及其形成方法
CN108074801B (zh) 半导体结构的形成方法
CN105374734A (zh) 半导体结构的形成方法
CN109841525A (zh) 半导体结构及其形成方法
CN107393868B (zh) 半导体结构的形成方法
CN107591329A (zh) 改善器件性能的方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant