CN107508567A - 一种低电压跨导恒定轨到轨差分放大器 - Google Patents
一种低电压跨导恒定轨到轨差分放大器 Download PDFInfo
- Publication number
- CN107508567A CN107508567A CN201710757542.7A CN201710757542A CN107508567A CN 107508567 A CN107508567 A CN 107508567A CN 201710757542 A CN201710757542 A CN 201710757542A CN 107508567 A CN107508567 A CN 107508567A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- type mos
- grid
- drain electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45381—Long tailed pairs
- H03F3/4539—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45062—Indexing scheme relating to differential amplifiers the common mode signal, e.g. voltage or current being added to the cascode stage of the cascode or folded cascode differential amplifier
Abstract
本发明公开了一种低电压跨导恒定轨到轨差分放大器,该放大器的互补输入级通过主从电路对尾电流进行实时补偿,以确保其电流恒定,主从电路在较宽电压范围内可保证输入差分对跨导恒定,共模检测电路根据输入共模电压选通互补差分对中的一组工作,从而在轨到轨输入下实现跨导恒定,基于以上结构特点,本发明的轨到轨差分放大器可工作在0.65V电压下,在整个轨到轨输入范围内实现了跨导恒定。
Description
技术领域
本发明涉及到一种低电压跨导恒定轨到轨差分放大器,属于放大器技术领域。
背景技术
随着工艺尺寸的不断缩小以及低功耗的应用驱动,模拟集成电路的电源电压不断朝着更低的方向演变。然而受到漏电流等问题制约,晶体管的阈值电压没有随着特征尺寸持续降低而是稳定在350mV~450mV的量级,这给传统的模拟电路设计带来了巨大的挑战。在模拟集成电路中,差分跨导放大器作为大多数反馈电路的核心模块,具有十分关键的作用。在低电压场合下,为了在局促的电源电压下实现尽可能大的电压摆幅,需要放大器达到轨到轨的输入/输出。而当电源电压接近阈值电压时,传统差分对在轨到轨输入范围内会出现死区,并且很难保持跨导的恒定。
发明内容
本发明目的是提出一种可以工作在低电源电压下的输入/输出轨到轨差分放大器,该放大器使用互补差分对,利用主从输入级箝位尾电流,在不同输入电压变化情况下动态调整尾电流管栅极电压,显著降低了共模电压死区并实现轨到轨输入/输出,实时监控输入电压的共模分量的变化情况,对输入跨导级进行选通,确保在同一时间只有一对输入级处于工作状态,从而保证了输入跨导在整个轨到轨输入电压范围内恒定。
为了实现上述目的,本发明采取的具体技术方案是:一种低电压跨导恒定轨到轨差分放大器,包括第一输入级主从跨导放大器、第二输入级主从跨导放大器、共模检测和控制电路单元、以及输出级折叠式共源共栅放大器,所述第一输入级主从跨导放大器和第二输入级主从跨导放大器结构互补且两者分别与输出级折叠式共源共栅放大器电路连接,所述共模检测和控制电路分别与第一输入级主从跨导放大器、第二输入级主从跨导放大器连接并且控制第一输入级主从跨导放大器或第二输入级主从跨导放大器实时调整尾电流管的栅极电压从而对尾电流进行实时补偿。
进一步地,所述第一输入级主从跨导放大器包括第二P型金属氧化物晶体管P2、第四N型金属氧化物晶体管N4、第五N型金属氧化物晶体管N5、第二N型金属氧化物晶体管N2、第六N型金属氧化物晶体管N6、第七N型金属氧化物晶体管N7和第三N型金属氧化物晶体管N3;
所述第二P型金属氧化物晶体管P2的栅极用于连接第一偏置电压Vb1,所述第二P型金属氧化物晶体管P2的源极用于连接电源,所述第二N型金属氧化物晶体管N2的栅极同时与第二P型金属氧化物晶体管P2的漏极、第四N型金属氧化物晶体管N4的漏极、第五N型金属氧化物晶体管N5的漏极连接,所述第四N型金属氧化物晶体管N4的栅极用于连接输入电压负极,所述第二N型金属氧化物晶体管N2的漏极同时与第四N型金属氧化物晶体管N4的源极、第五N型金属氧化物晶体管N5的源极连接,所述第五N型金属氧化物晶体管N5的栅极接用于连接输入电压正极,所述第三N型金属氧化物晶体管N3的栅极与第二N型金属氧化物晶体管N2的栅极连接,所述第三N型金属氧化物晶体管N3的源极接地,所述第三N型金属氧化物晶体管N3的漏极同时与第六N型金属氧化物晶体管N6的源极、第七N型金属氧化物晶体管N7的源极连接,所述第六N型金属氧化物晶体管N6的栅极用于接输入电压正极,所述第七N型金属氧化物晶体管N7的栅极接输入电压负极;
所述第二输入级主从跨导放大器包括:第五P型金属氧化物晶体管P5、第六P型金属氧化物晶体管P6、第七P型金属氧化物晶体管P7、第八P型金属氧化物晶体管P8、第九P型金属氧化物晶体管P9、第十P型金属氧化物晶体管P10和第十二N型金属氧化物晶体管N12;
所述第十二N型金属氧化物晶体管N12的栅极用于连接第二偏置电压Vb2,所述第十二N型金属氧化物晶体管N12的源极用于接地,所述第十二N型金属氧化物晶体管N12的漏极同时与第九P型金属氧化物晶体管P9的漏极、第十P型金属氧化物晶体管P10的漏极、第五P型金属氧化物晶体管P5的栅极、第六P型金属氧化物晶体管P6的栅极连接,所述第九P型金属氧化物晶体管P9的栅极与第八P型金属氧化物晶体管P8的栅极连接且用于接输入电压负极,所述第十P型金属氧化物晶体管P10的栅极与第七P型金属氧化物晶体管P7的栅极连接且用于接输入电压正极,所述第六P型金属氧化物晶体管P6的漏极与第九P型金属氧化物晶体管P9的源极、第十P型金属氧化物晶体管P10的源极连接,所述第五P型金属氧化物晶体管P5的漏极与第七P型金属氧化物晶体管P7的源极、第八P型金属氧化物晶体管P8的源极连接,所述第六P型金属氧化物晶体管P6的源极用于接电源,所述第五P型金属氧化物晶体管P5的源极用于接电源;
所述共模检测和控制电路单元包括第十一P型金属氧化物晶体管P11、第十二P型金属氧化物晶体管P12、第十三N型金属氧化物晶体管N13、第十四N型金属氧化物晶体管N14、第二电阻R2、第一反相器I1和第二反相器I2;
所述第十二P型金属氧化物晶体管P12的源极用于接电源,所述第十二P型金属氧化物晶体管P12的栅极与第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第十二P型金属氧化物晶体管P12的漏极与第十四N型金属氧化物晶体管N14的漏极连接;所述第十四N型金属氧化物晶体管N14的源极接地;所述第二电阻R2的正极同时与第十二P型金属氧化物晶体管P12的栅极、第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第二电阻R2的负极同时与第十二P型金属氧化物晶体管P12的漏极、第十四N型金属氧化物晶体管N14的漏极、第一反相器I1的输入端连接;所述第一反相器I1的输出端与第二反相器I2的输入端连接,所述第二反相器I2的输出端同时与第十一P型金属氧化物晶体管P11的栅极、第十三N型金属氧化物晶体管N13的栅极连接,所述第十一P型金属氧化物晶体管P11的源极用于接电源,所述第十三N型金属氧化物晶体管N13的源极用于接地;
所述共模检测和控制电路单元中的第十一P型金属氧化物晶体管P11的漏极与第二输入级主从跨导放大器中的第五P型金属氧化物晶体管P5的栅极连接;所述第十三N型金属氧化物晶体管N13的漏极与第一输入级主从跨导放大器中的第二N型金属氧化物晶体管N2的栅极连接。
进一步地,所述输出级折叠式共源共栅放大器包括第三P型金属氧化物晶体管P3、第四P型金属氧化物晶体管P4、第十N型金属氧化物晶体管N10、第十一N型金属氧化物晶体管N11、第八N型金属氧化物晶体管N8、第九N型金属氧化物晶体管N9、第一P型金属氧化物晶体管P1、第一N型金属氧化物晶体管N1、第一电容C1和第一电阻R1;
所述第三P型金属氧化物晶体管P3的源极用于接电源,所述第三P型金属氧化物晶体管P3的漏极与第十N型金属氧化物晶体管N10的漏极连接,所述第四P型金属氧化物晶体管P4的源极用于接电源,所述第四P型金属氧化物晶体管P4的漏极与第十一N型金属氧化物晶体管N11的漏极连接,所述第三P型金属氧化物晶体管P3的栅极与第四P型金属氧化物晶体管P4的栅极和漏极连接,所述第十N型金属氧化物晶体管N10的栅极与第十一N型金属氧化物晶体管N11的栅极连接且用接第三偏置电压Vb3,所述第十N型金属氧化物晶体管N10的源极与第八N型金属氧化物晶体管N8的漏极连接,所述第十一N型金属氧化物晶体管N11的源极与第九N型金属氧化物晶体管N9的漏极连接;所述第八N型金属氧化物晶体管N8的栅极和第九N型金属氧化物晶体管N9的栅极连接且用于接第二偏置电压Vb2,所述第八N型金属氧化物晶体管N8的源极和第九N型金属氧化物晶体管N9的源极接地,所述第一P型金属氧化物晶体管P1的源极接电源,第一P型金属氧化物晶体管P1的栅极接第一偏置电压Vb1,第一P型金属氧化物晶体管P1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的源极接地,第一N型金属氧化物晶体管N1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的栅极与第一电阻R1的正极连接;第一电阻R1的负极与第一电容C1的正极连接,第一电容C1的负极接输出端OUT;
所述第一输入级主从跨导放大器中的第六N型金属氧化物晶体管N6同时与输出级折叠式共源共栅放大器中的第一N型金属氧化物晶体管N1的栅极、第三P型金属氧化物晶体管P3的漏极连接,所述所述第一输入级主从跨导放大器中的第七N型金属氧化物晶体管N7与输出级折叠式共源共栅放大器中的第四P型金属氧化物晶体管P4的漏极连接,所述第二输入级主从跨导放大器中的第七P型金属氧化物晶体管P7的漏极与输出级折叠式共源共栅放大器中的第十一N型金属氧化物晶体管N11的源极连接,所述第二输入级主从跨导放大器中的第八P型金属氧化物晶体管P8的漏极与输出级折叠式共源共栅放大器中的第十N型金属氧化物晶体管N10的源极连接。
与现有技术相比,本发明的有益效果:该放大器利用主从结构显著提高了差分跨导级的共模电压工作范围,为低电压下的互补差分对消除共模电压死区起到了关键作用;
该放大器的NMOS和PMOS差分对,在主从电路的控制下分别在超过1/2的电源电压范围内实现跨导恒定,通过共模检测控制电路,在1/2电源电压附近进行切换,从而保证了在整个轨到轨电压范围内跨导恒定。
附图说明
图1 为本发明的一种低电压跨导恒定轨到轨差分放大器的一个优选实施例的电路图;
图2 为本发明的输入跨导随输入共模电压的变化曲线;
图3 为本发明接成单位增益缓冲器形式下,输出电压随输入电压的变化曲线。
具体实施方式
为使本发明的内容更加清楚,下面结合附图,对本发明的具体实施方式作进一步详细描述。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件的表示和描述。
在低电压条件下,由于传统的NMOS差分输入对及PMOS差分输入对各有0.5V以上的输入共模电压死区,在0.65V的电源下互补差分对的死区会发生交叠,当输入电压位于电源电压一半附近时,NMOS和PMOS差分输入对均无法获得足够的偏置电流,从而引起功能和性能层面的缺陷,因此,本发明提出了一种低电压跨导恒定轨到轨差分放大器,包括第一输入级主从跨导放大器、第二输入级主从跨导放大器、共模检测和控制电路单元、以及输出级折叠式共源共栅放大器,所述第一输入级主从跨导放大器和第二输入级主从跨导放大器结构互补且两者分别与输出级折叠式共源共栅放大器电路连接,所述共模检测和控制电路分别与第一输入级主从跨导放大器、第二输入级主从跨导放大器连接并且控制第一输入级主从跨导放大器或第二输入级主从跨导放大器实时调整尾电流管的栅极电压从而对尾电流进行实时补偿。在上述结构中,第一输入级主从跨导放大器、第二输入级主从跨导放大器构成互补差分对,第一输入级主从跨导放大器、第二输入级主从跨导放大器的输出电流分别耦合至输出级折叠式共源共栅放大器的源漏极进行叠加,并经电流镜负载转换为第一级电压输出,可实现较高的输出摆幅。该方法显著降低了差分对的死区范围,使得PMOS和NMOS输入对的死区在电源电压范围内无交叠,实现了轨到轨输入功能并保证了不同共模电压条件下放大器性能处于同一区间。
本发明中的第一输入级主从跨导放大器和第二输入级主从跨导放大器分别为带尾电流源的NMOS差分跨导级与带尾电流源的PMOS差分跨导级,参考图1所示了第一输入级主从跨导放大器和第二输入级主从跨导放大器的一种具体结构,所述第一输入级主从跨导放大器包括第二P型金属氧化物晶体管P2、第四N型金属氧化物晶体管N4、第五N型金属氧化物晶体管N5、第二N型金属氧化物晶体管N2、第六N型金属氧化物晶体管N6、第七N型金属氧化物晶体管N7和第三N型金属氧化物晶体管N3;
所述第二P型金属氧化物晶体管P2的栅极用于连接第一偏置电压Vb1,所述第二P型金属氧化物晶体管P2的源极用于连接电源,所述第二N型金属氧化物晶体管N2的栅极同时与第二P型金属氧化物晶体管P2的漏极、第四N型金属氧化物晶体管N4的漏极、第五N型金属氧化物晶体管N5的漏极连接,所述第四N型金属氧化物晶体管N4的栅极用于连接输入电压负极,所述第二N型金属氧化物晶体管N2的漏极同时与第四N型金属氧化物晶体管N4的源极、第五N型金属氧化物晶体管N5的源极连接,所述第五N型金属氧化物晶体管N5的栅极接用于连接输入电压正极,所述第三N型金属氧化物晶体管N3的栅极与第二N型金属氧化物晶体管N2的栅极连接,所述第三N型金属氧化物晶体管N3的源极接地,所述第三N型金属氧化物晶体管N3的漏极同时与第六N型金属氧化物晶体管N6的源极、第七N型金属氧化物晶体管N7的源极连接,所述第六N型金属氧化物晶体管N6的栅极用于接输入电压正极,所述第七N型金属氧化物晶体管N7的栅极接输入电压负极;
所述第二输入级主从跨导放大器包括:第五P型金属氧化物晶体管P5、第六P型金属氧化物晶体管P6、第七P型金属氧化物晶体管P7、第八P型金属氧化物晶体管P8、第九P型金属氧化物晶体管P9、第十P型金属氧化物晶体管P10和第十二N型金属氧化物晶体管N12;
所述第十二N型金属氧化物晶体管N12的栅极用于连接第二偏置电压Vb2,所述第十二N型金属氧化物晶体管N12的源极用于接地,所述第十二N型金属氧化物晶体管N12的漏极同时与第九P型金属氧化物晶体管P9的漏极、第十P型金属氧化物晶体管P10的漏极、第五P型金属氧化物晶体管P5的栅极、第六P型金属氧化物晶体管P6的栅极连接,所述第九P型金属氧化物晶体管P9的栅极与第八P型金属氧化物晶体管P8的栅极连接且用于接输入电压负极,所述第十P型金属氧化物晶体管P10的栅极与第七P型金属氧化物晶体管P7的栅极连接且用于接输入电压正极,所述第六P型金属氧化物晶体管P6的漏极与第九P型金属氧化物晶体管P9的源极、第十P型金属氧化物晶体管P10的源极连接,所述第五P型金属氧化物晶体管P5的漏极与第七P型金属氧化物晶体管P7的源极、第八P型金属氧化物晶体管P8的源极连接,所述第六P型金属氧化物晶体管P6的源极用于接电源,所述第五P型金属氧化物晶体管P5的源极用于接电源;
所述共模检测和控制电路单元包括第十一P型金属氧化物晶体管P11、第十二P型金属氧化物晶体管P12、第十三N型金属氧化物晶体管N13、第十四N型金属氧化物晶体管N14、第二电阻R2、第一反相器I1和第二反相器I2;
所述第十二P型金属氧化物晶体管P12的源极用于接电源,所述第十二P型金属氧化物晶体管P12的栅极与第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第十二P型金属氧化物晶体管P12的漏极与第十四N型金属氧化物晶体管N14的漏极连接;所述第十四N型金属氧化物晶体管N14的源极接地;所述第二电阻R2的正极同时与第十二P型金属氧化物晶体管P12的栅极、第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第二电阻R2的负极同时与第十二P型金属氧化物晶体管P12的漏极、第十四N型金属氧化物晶体管N14的漏极、第一反相器I1的输入端连接;所述第一反相器I1的输出端与第二反相器I2的输入端连接,所述第二反相器I2的输出端同时与第十一P型金属氧化物晶体管P11的栅极、第十三N型金属氧化物晶体管N13的栅极连接,所述第十一P型金属氧化物晶体管P11的源极用于接电源,所述第十三N型金属氧化物晶体管N13的源极用于接地;
所述共模检测和控制电路单元中的第十一P型金属氧化物晶体管P11的漏极与第二输入级主从跨导放大器中的第五P型金属氧化物晶体管P5的栅极连接;所述第十三N型金属氧化物晶体管N13的漏极与第一输入级主从跨导放大器中的第二N型金属氧化物晶体管N2的栅极连接。
由此可见,第一输入级主从跨导放大器和第二输入级主从跨导放大器均具有一主差分跨导级和一从差分跨导级,从差分跨导级是实际放大器中的跨导级,而主差分跨导级是一个从差分跨导级的复制,作用是间接检测从差分跨导级的状态,并通过主差分跨导级的反馈来控制从差分跨导级的尾电流源从而实现调整尾电流管的栅极电压,以使得尾电流管的栅极电压保持恒定,该放大器利用主从结构显著提高了差分跨导级的共模电压工作范围,为低电压下的互补差分对消除共模电压死区起到了关键作用;该放大器的第一输入级主从跨导放大器和第二输入级主从跨导放大器构成差分对,且分别在超过1/2的电源电压范围内实现跨导恒定,通过共模检测和控制电路单元,在1/2电源电压附近进行切换,从而保证了在整个轨到轨电压范围内跨导恒定。
所述输出级折叠式共源共栅放大器包括第三P型金属氧化物晶体管P3、第四P型金属氧化物晶体管P4、第十N型金属氧化物晶体管N10、第十一N型金属氧化物晶体管N11、第八N型金属氧化物晶体管N8、第九N型金属氧化物晶体管N9、第一P型金属氧化物晶体管P1、第一N型金属氧化物晶体管N1、第一电容C1和第一电阻R1;
所述第三P型金属氧化物晶体管P3的源极用于接电源,所述第三P型金属氧化物晶体管P3的漏极与第十N型金属氧化物晶体管N10的漏极连接,所述第四P型金属氧化物晶体管P4的源极用于接电源,所述第四P型金属氧化物晶体管P4的漏极与第十一N型金属氧化物晶体管N11的漏极连接,所述第三P型金属氧化物晶体管P3的栅极与第四P型金属氧化物晶体管P4的栅极和漏极连接,所述第十N型金属氧化物晶体管N10的栅极与第十一N型金属氧化物晶体管N11的栅极连接且用接第三偏置电压Vb3,所述第十N型金属氧化物晶体管N10的源极与第八N型金属氧化物晶体管N8的漏极连接,所述第十一N型金属氧化物晶体管N11的源极与第九N型金属氧化物晶体管N9的漏极连接;所述第八N型金属氧化物晶体管N8的栅极和第九N型金属氧化物晶体管N9的栅极连接且用于接第二偏置电压Vb2,所述第八N型金属氧化物晶体管N8的源极和第九N型金属氧化物晶体管N9的源极接地,所述第一P型金属氧化物晶体管P1的源极接电源,第一P型金属氧化物晶体管P1的栅极接第一偏置电压Vb1,第一P型金属氧化物晶体管P1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的源极接地,第一N型金属氧化物晶体管N1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的栅极与第一电阻R1的正极连接;第一电阻R1的负极与第一电容C1的正极连接,第一电容C1的负极接输出端OUT;
所述第一输入级主从跨导放大器中的第六N型金属氧化物晶体管N6同时与输出级折叠式共源共栅放大器中的第一N型金属氧化物晶体管N1的栅极、第三P型金属氧化物晶体管P3的漏极连接,所述所述第一输入级主从跨导放大器中的第七N型金属氧化物晶体管N7与输出级折叠式共源共栅放大器中的第四P型金属氧化物晶体管P4的漏极连接,所述第二输入级主从跨导放大器中的第七P型金属氧化物晶体管P7的漏极与输出级折叠式共源共栅放大器中的第十一N型金属氧化物晶体管N11的源极连接,所述第二输入级主从跨导放大器中的第八P型金属氧化物晶体管P8的漏极与输出级折叠式共源共栅放大器中的第十N型金属氧化物晶体管N10的源极连接。
在此结构中,第一输入级主从跨导放大器、第二输入级主从跨导放大器的输出电流分别耦合至输出级折叠式共源共栅放大器的源漏极进行叠加,并经电流镜负载转换为第一级电压输出,可实现较高的输出摆幅。
如图2所示为本发明的差分放大器输入跨导随共模电压的变化情况。其中红色和蓝色曲线分别是PMOS差分对和NMOS差分对的跨导变化曲线。从图中可以看出,PMOS和NMOS跨导值分别在各自的1/2电压范围内保持恒定并彼此相等;当共模电压接近1/2 VDD时共模电压监控电路切换跨导级,以保持跨导值恒定。图2中黑色曲线为整个放大器跨导值随输入电压变化曲线。可以看出在50mV到600mV范围内整个放大器跨导值保持在195 μS左右,实现了轨到轨跨导恒定。
如图3所示为本发明接成单位增益缓冲器形式下,输出电压随输入电压的变化曲线,可以看出,得益于较宽的共模输入范围,该电路可以在几乎整个电压范围内实现对输入电压的跟随效果。
最后应说明的是:上述具体实施方式用来解释说明本发明,而不是对本发明进行限制,对于本技术领域的普通技术人员依然可以对实施例所阐述的技术方案进行修改,而对本发明做出的任何修改和改变也应视为本发明的保护范围。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种低电压跨导恒定轨到轨差分放大器,其特征在于,包括第一输入级主从跨导放大器、第二输入级主从跨导放大器、共模检测和控制电路单元、以及输出级折叠式共源共栅放大器,所述第一输入级主从跨导放大器和第二输入级主从跨导放大器结构互补且两者分别与输出级折叠式共源共栅放大器电路连接,所述共模检测和控制电路分别与第一输入级主从跨导放大器、第二输入级主从跨导放大器连接并且控制第一输入级主从跨导放大器或第二输入级主从跨导放大器实时调整尾电流管的栅极电压从而对尾电流进行实时补偿。
2.如权利要求1所述的低电压跨导恒定轨到轨差分放大器,其特征在于:所述第一输入级主从跨导放大器包括第二P型金属氧化物晶体管P2、第四N型金属氧化物晶体管N4、第五N型金属氧化物晶体管N5、第二N型金属氧化物晶体管N2、第六N型金属氧化物晶体管N6、第七N型金属氧化物晶体管N7和第三N型金属氧化物晶体管N3;所述第二P型金属氧化物晶体管P2的栅极用于连接第一偏置电压Vb1,所述第二P型金属氧化物晶体管P2的源极用于连接电源,所述第二N型金属氧化物晶体管N2的栅极同时与第二P型金属氧化物晶体管P2的漏极、第四N型金属氧化物晶体管N4的漏极、第五N型金属氧化物晶体管N5的漏极连接,所述第四N型金属氧化物晶体管N4的栅极用于连接输入电压负极,所述第二N型金属氧化物晶体管N2的漏极同时与第四N型金属氧化物晶体管N4的源极、第五N型金属氧化物晶体管N5的源极连接,所述第五N型金属氧化物晶体管N5的栅极接用于连接输入电压正极,所述第三N型金属氧化物晶体管N3的栅极与第二N型金属氧化物晶体管N2的栅极连接,所述第三N型金属氧化物晶体管N3的源极接地,所述第三N型金属氧化物晶体管N3的漏极同时与第六N型金属氧化物晶体管N6的源极、第七N型金属氧化物晶体管N7的源极连接,所述第六N型金属氧化物晶体管N6的栅极用于接输入电压正极,所述第七N型金属氧化物晶体管N7的栅极接输入电压负极;所述第二输入级主从跨导放大器包括:第五P型金属氧化物晶体管P5、第六P型金属氧化物晶体管P6、第七P型金属氧化物晶体管P7、第八P型金属氧化物晶体管P8、第九P型金属氧化物晶体管P9、第十P型金属氧化物晶体管P10和第十二N型金属氧化物晶体管N12;所述第十二N型金属氧化物晶体管N12的栅极用于连接第二偏置电压Vb2,所述第十二N型金属氧化物晶体管N12的源极用于接地,所述第十二N型金属氧化物晶体管N12的漏极同时与第九P型金属氧化物晶体管P9的漏极、第十P型金属氧化物晶体管P10的漏极、第五P型金属氧化物晶体管P5的栅极、第六P型金属氧化物晶体管P6的栅极连接,所述第九P型金属氧化物晶体管P9的栅极与第八P型金属氧化物晶体管P8的栅极连接且用于接输入电压负极,所述第十P型金属氧化物晶体管P10的栅极与第七P型金属氧化物晶体管P7的栅极连接且用于接输入电压正极,所述第六P型金属氧化物晶体管P6的漏极与第九P型金属氧化物晶体管P9的源极、第十P型金属氧化物晶体管P10的源极连接,所述第五P型金属氧化物晶体管P5的漏极与第七P型金属氧化物晶体管P7的源极、第八P型金属氧化物晶体管P8的源极连接,所述第六P型金属氧化物晶体管P6的源极用于接电源,所述第五P型金属氧化物晶体管P5的源极用于接电源;所述共模检测和控制电路单元包括第十一P型金属氧化物晶体管P11、第十二P型金属氧化物晶体管P12、第十三N型金属氧化物晶体管N13、第十四N型金属氧化物晶体管N14、第二电阻R2、第一反相器I1和第二反相器I2; 所述第十二P型金属氧化物晶体管P12的源极用于接电源,所述第十二P型金属氧化物晶体管P12的栅极与第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第十二P型金属氧化物晶体管P12的漏极与第十四N型金属氧化物晶体管N14的漏极连接;所述第十四N型金属氧化物晶体管N14的源极接地;所述第二电阻R2的正极同时与第十二P型金属氧化物晶体管P12的栅极、第十四N型金属氧化物晶体管N14的栅极连接且用于接输入电压的共模分量VCMin,所述第二电阻R2的负极同时与第十二P型金属氧化物晶体管P12的漏极、第十四N型金属氧化物晶体管N14的漏极、第一反相器I1的输入端连接;所述第一反相器I1的输出端与第二反相器I2的输入端连接,所述第二反相器I2的输出端同时与第十一P型金属氧化物晶体管P11的栅极、第十三N型金属氧化物晶体管N13的栅极连接,所述第十一P型金属氧化物晶体管P11的源极用于接电源,所述第十三N型金属氧化物晶体管N13的源极用于接地;所述共模检测和控制电路单元中的第十一P型金属氧化物晶体管P11的漏极与第二输入级主从跨导放大器中的第五P型金属氧化物晶体管P5的栅极连接;所述第十三N型金属氧化物晶体管N13的漏极与第一输入级主从跨导放大器中的第二N型金属氧化物晶体管N2的栅极连接。
3.如权利要求1或者2所述的低电压跨导恒定轨到轨差分放大器,其特征在于,所述输出级折叠式共源共栅放大器包括第三P型金属氧化物晶体管P3、第四P型金属氧化物晶体管P4、第十N型金属氧化物晶体管N10、第十一N型金属氧化物晶体管N11、第八N型金属氧化物晶体管N8、第九N型金属氧化物晶体管N9、第一P型金属氧化物晶体管P1、第一N型金属氧化物晶体管N1、第一电容C1和第一电阻R1;所述第三P型金属氧化物晶体管P3的源极用于接电源,所述第三P型金属氧化物晶体管P3的漏极与第十N型金属氧化物晶体管N10的漏极连接,所述第四P型金属氧化物晶体管P4的源极用于接电源,所述第四P型金属氧化物晶体管P4的漏极与第十一N型金属氧化物晶体管N11的漏极连接,所述第三P型金属氧化物晶体管P3的栅极与第四P型金属氧化物晶体管P4的栅极和漏极连接,所述第十N型金属氧化物晶体管N10的栅极与第十一N型金属氧化物晶体管N11的栅极连接且用接第三偏置电压Vb3,所述第十N型金属氧化物晶体管N10的源极与第八N型金属氧化物晶体管N8的漏极连接,所述第十一N型金属氧化物晶体管N11的源极与第九N型金属氧化物晶体管N9的漏极连接;所述第八N型金属氧化物晶体管N8的栅极和第九N型金属氧化物晶体管N9的栅极连接且用于接第二偏置电压Vb2,所述第八N型金属氧化物晶体管N8的源极和第九N型金属氧化物晶体管N9的源极接地,所述第一P型金属氧化物晶体管P1的源极接电源,第一P型金属氧化物晶体管P1的栅极接第一偏置电压Vb1,第一P型金属氧化物晶体管P1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的源极接地,第一N型金属氧化物晶体管N1的漏极接输出端OUT,第一N型金属氧化物晶体管N1的栅极与第一电阻R1的正极连接;第一电阻R1的负极与第一电容C1的正极连接,第一电容C1的负极接输出端OUT;所述第一输入级主从跨导放大器中的第六N型金属氧化物晶体管N6同时与输出级折叠式共源共栅放大器中的第一N型金属氧化物晶体管N1的栅极、第三P型金属氧化物晶体管P3的漏极连接,所述所述第一输入级主从跨导放大器中的第七N型金属氧化物晶体管N7与输出级折叠式共源共栅放大器中的第四P型金属氧化物晶体管P4的漏极连接,所述第二输入级主从跨导放大器中的第七P型金属氧化物晶体管P7的漏极与输出级折叠式共源共栅放大器中的第十一N型金属氧化物晶体管N11的源极连接,所述第二输入级主从跨导放大器中的第八P型金属氧化物晶体管P8的漏极与输出级折叠式共源共栅放大器中的第十N型金属氧化物晶体管N10的源极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710757542.7A CN107508567B (zh) | 2017-08-29 | 2017-08-29 | 一种低电压跨导恒定轨到轨差分放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710757542.7A CN107508567B (zh) | 2017-08-29 | 2017-08-29 | 一种低电压跨导恒定轨到轨差分放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107508567A true CN107508567A (zh) | 2017-12-22 |
CN107508567B CN107508567B (zh) | 2019-06-04 |
Family
ID=60694225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710757542.7A Active CN107508567B (zh) | 2017-08-29 | 2017-08-29 | 一种低电压跨导恒定轨到轨差分放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107508567B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110166009A (zh) * | 2019-04-30 | 2019-08-23 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种输入耐压保护架构 |
CN111435828A (zh) * | 2019-01-11 | 2020-07-21 | 模拟设备国际无限公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
CN111756343A (zh) * | 2020-07-07 | 2020-10-09 | 中国电子科技集团公司第二十四研究所 | 一种高速运放轨到轨输出电路 |
CN112564639A (zh) * | 2020-12-02 | 2021-03-26 | 广东美的白色家电技术创新中心有限公司 | 电器设备、电子器件及其差分放大电路 |
CN114665834A (zh) * | 2022-04-11 | 2022-06-24 | 中国电子科技集团公司第二十四研究所 | 轨到轨输入级电路及运算放大器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302619A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 演算増幅器 |
CN103036516A (zh) * | 2012-12-31 | 2013-04-10 | 东南大学 | 低电源电压高共模抑制比运算放大器 |
CN103457554A (zh) * | 2013-08-22 | 2013-12-18 | 龙芯中科技术有限公司 | 轨到轨运算放大器 |
CN104218904A (zh) * | 2013-05-29 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 轨至轨输入ab类输出的全差分运算放大器 |
CN104467716A (zh) * | 2014-12-18 | 2015-03-25 | 北京集创北方科技有限公司 | 一种输出共模电压恒定的全差分轨到轨放大器的设计 |
CN105305989A (zh) * | 2015-10-27 | 2016-02-03 | 工业和信息化部电子第五研究所 | 轨到轨运算放大器 |
-
2017
- 2017-08-29 CN CN201710757542.7A patent/CN107508567B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302619A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 演算増幅器 |
CN103036516A (zh) * | 2012-12-31 | 2013-04-10 | 东南大学 | 低电源电压高共模抑制比运算放大器 |
CN104218904A (zh) * | 2013-05-29 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 轨至轨输入ab类输出的全差分运算放大器 |
CN103457554A (zh) * | 2013-08-22 | 2013-12-18 | 龙芯中科技术有限公司 | 轨到轨运算放大器 |
CN104467716A (zh) * | 2014-12-18 | 2015-03-25 | 北京集创北方科技有限公司 | 一种输出共模电压恒定的全差分轨到轨放大器的设计 |
CN105305989A (zh) * | 2015-10-27 | 2016-02-03 | 工业和信息化部电子第五研究所 | 轨到轨运算放大器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111435828A (zh) * | 2019-01-11 | 2020-07-21 | 模拟设备国际无限公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
CN111435828B (zh) * | 2019-01-11 | 2023-08-11 | 亚德诺半导体国际无限责任公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
CN110166009A (zh) * | 2019-04-30 | 2019-08-23 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种输入耐压保护架构 |
US11316483B2 (en) | 2019-04-30 | 2022-04-26 | 3Peak Inc. | Input voltage endurance protection architecture |
CN110166009B (zh) * | 2019-04-30 | 2022-05-13 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种输入耐压保护架构 |
CN111756343A (zh) * | 2020-07-07 | 2020-10-09 | 中国电子科技集团公司第二十四研究所 | 一种高速运放轨到轨输出电路 |
CN111756343B (zh) * | 2020-07-07 | 2023-08-08 | 中国电子科技集团公司第二十四研究所 | 一种高速运放轨到轨输出电路 |
CN112564639A (zh) * | 2020-12-02 | 2021-03-26 | 广东美的白色家电技术创新中心有限公司 | 电器设备、电子器件及其差分放大电路 |
CN114665834A (zh) * | 2022-04-11 | 2022-06-24 | 中国电子科技集团公司第二十四研究所 | 轨到轨输入级电路及运算放大器 |
CN114665834B (zh) * | 2022-04-11 | 2023-10-13 | 中国电子科技集团公司第二十四研究所 | 轨到轨输入级电路及运算放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN107508567B (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107508567B (zh) | 一种低电压跨导恒定轨到轨差分放大器 | |
CN100533961C (zh) | 电压比较器电路 | |
CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
CN103825557B (zh) | 一种低功耗高线性度跨导放大器 | |
CN101443996B (zh) | 用于驱动放大器输入晶体管的体电容的电路和方法 | |
CN104218904B (zh) | 轨至轨输入ab类输出的全差分运算放大器 | |
CN107301308A (zh) | 一种恒跨导全摆幅运算放大器 | |
CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN207182280U (zh) | 一种恒跨导全摆幅运算放大器 | |
WO2020220682A1 (zh) | 输入耐压保护架构 | |
CN103427773B (zh) | 轨至轨运算放大器 | |
CN202143036U (zh) | 一种恒定跨导和恒定共模输出电流的轨到轨输入级 | |
US20100231301A1 (en) | Amplifier circuit | |
CN104579206B (zh) | 差分放大电路及运算放大器 | |
CN103036516A (zh) | 低电源电压高共模抑制比运算放大器 | |
CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
CN209692711U (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN106341092A (zh) | 一种低电压低功耗运算放大器 | |
CN104901643B (zh) | 共模抑制放大器 | |
CN105305989B (zh) | 轨到轨运算放大器 | |
CN107968635A (zh) | 电流回收型放大器及模拟电路 | |
CN108092628A (zh) | 一种具有失调消除结构的运算放大器及放大器电路 | |
CN206650639U (zh) | 一种低压轨至轨运算放大电路 | |
CN106059516A (zh) | 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器 | |
Hati et al. | A power efficient and constant-g m 1.8 V CMOS operational transconductance amplifier with rail-to-rail input and output ranges for charge pump in phase-locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |