CN112564639A - 电器设备、电子器件及其差分放大电路 - Google Patents

电器设备、电子器件及其差分放大电路 Download PDF

Info

Publication number
CN112564639A
CN112564639A CN202011406437.7A CN202011406437A CN112564639A CN 112564639 A CN112564639 A CN 112564639A CN 202011406437 A CN202011406437 A CN 202011406437A CN 112564639 A CN112564639 A CN 112564639A
Authority
CN
China
Prior art keywords
transistor
tube
tail current
amplification
path end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011406437.7A
Other languages
English (en)
Inventor
刘利书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN202011406437.7A priority Critical patent/CN112564639A/zh
Publication of CN112564639A publication Critical patent/CN112564639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Abstract

本申请公开了一种电器设备、电子器件及其差分放大电路。该差分放大电路包括：负载管模块包括第一负载管和第二负载管；差分放大模块包括第一差分放大单元和第二差分放大单元；尾电流管模块包括第一尾电流管和第二尾电流管；负载管模块、差分放大模块和尾电流管模块依次连接在第一工作电压和第二工作电压之间；第一差分放大单元连接在第一负载管、第二负载管与第一尾电流管之间并接收第一输入电压和第二输入电压；第二差分放大单元连接在第一负载管、第二负载管与第二尾电流管之间并接收第一输入电压和第二输入电压，以使差分放大电路的输出为线性输出。通过上述方式，本申请能够增加差分放大电路的线性度。

Description

电器设备、电子器件及其差分放大电路
技术领域
本申请涉及半导体技术领域，特别是涉及一种电器设备、电子器件及其差分放大电路。
背景技术
在芯片中，常常需要抑制共模信号(如噪声)，放大差分信号(如输入输出信号)，因此发展起来了差分放大器电路(Differential Pair Amplifier)。差分放大器电路是芯片中常用的结构，是运算放大器的重要组成部分。
常规的差分放大电路的输出信号存在非线性项，因此在实际使用过程中存在误差，现有的差分放大电路的线性度需要得到改善。
发明内容
本申请主要提供一种电器设备、电子器件及其差分放大电路，以解决差分放大电路的线性度不够的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种差分放大电路。该差分放大电路包括：负载管模块，包括第一负载管和第二负载管；差分放大模块，包括第一差分放大单元和第二差分放大单元；尾电流管模块，包括第一尾电流管和第二尾电流管；其中，所述负载管模块、所述差分放大模块和所述尾电流管模块依次连接在第一工作电压和第二工作电压之间；所述第一差分放大单元连接在所述第一负载管、所述第二负载管与所述第一尾电流管之间并接收第一输入电压和第二输入电压以执行一次差分放大处理；所述第二差分放大单元连接在所述第一负载管、所述第二负载管与所述第二尾电流管之间并接收所述第一输入电压和所述第二输入电压以执行另一次差分放大处理，所述第一差分放大单元和所述第二差分放大单元的输出中的非线性项相互抵消，以使所述差分放大电路的输出为线性输出。
在一些实施例中，所述第一差分放大单元包括第一放大管和第二放大管，其中，所述第一放大管连接在所述第一负载管和所述第一尾电流管之间并接收所述第一输入电压，所述第二放大管连接在所述第二负载管和所述第二尾电流管之间并接收所述第二输入电压，所述第一尾电流管接收偏置电压以控制流经所述第一尾电流管的第一尾电流，所述第一尾电流为流经所述第一放大管的第一电流和流经所述第二放大管的第二电流之和；
所述第二差分放大单元包括第三放大管和第四放大管，其中，所述第三放大管连接在所述第一负载管和所述第二尾电流管之间并接收所述第二输入电压，所述第四放大管连接在所述第二负载管和所述第二尾电流管之间并接收所述第一输入电压，所述第二尾电流管接收所述偏置电压以控制流经所述第二尾电流管的第二尾电流，所述第二尾电流为流经所述第三放大管的第三电流和流经所述第四放大管的第四电流之和；
其中，所述第一放大管和所述第二放大管相同并具有第一增益因子(GainFactor)，所述第三放大管和所述第四放大管相同并具有第二增益因子；所述第一尾电流与所述第二尾电流之比等于所述第一增益因子与所述第二增益因子之比的立方，且不等于所述第二增益因子与所述第一增益因子之比。
在一些实施例中，所述第一尾电流管具有第三增益因子，所述第二尾电流管具有第四增益因子，所述第三增益因子与所述第四增益因子之比，等于所述第一增益因子与所述第二增益因子之比的立方，且不等于所述第二增益因子与所述第一增益因子之比。
在一些实施例中，所述差分放大电路还包括启动模块和偏置模块，所述启动模块与所述偏置模块连接，所述启动模块用于使所述偏置模块偏离工作零点，所述偏置模块用于输出偏置电压至所述第一尾电流管和所述第二尾电流管的控制端。
在一些实施例中，所述偏置模块包括第一偏置单元和第二偏置单元，
所述第一偏置单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和电阻，所述第二偏置单元包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第一晶体管和第五晶体管的第一通路端均输入电源信号，所述第一晶体管的第二通路端连接所述第一晶体管和第五晶体管的控制端；
所述第二晶体管的第一通路端连接所述第一晶体管的第二通路端，所述第六晶体管的第一通路端连接所述第五晶体管的第二通路端，所述第二晶体管的第二通路端连接所述第二晶体管和第六晶体管的控制端；
所述第三晶体管的第二通路端连接所述第二晶体管的第二通路端，所述第七晶体管的第二通路端连接所述第六晶体管的第二通路端，所述第七晶体管的第二通路端还连接所述第三晶体管和所述第七晶体管的控制端；
所述第四晶体管的第二通路端连接所述第三晶体管的第一通路端，所述第八晶体管的第二通路端连接所述第七晶体管的第一通路端，所述第八晶体管的第二通路端还连接所述第四晶体管和所述第八晶体管的控制端；
所述电阻的两端分别连接所述第四晶体管的第一通路端和接地。
在一些实施例中，所述第一尾电流管和所述第二尾电流管为N型晶体管，所述偏置单元还包括第三偏置单元，所述第三偏置单元包括第九晶体管和第十晶体管，所述第九晶体管的第一通路端输入电源信号，所述第一晶体管的第二通路端还连接所述第九晶体管的控制端，所述第九晶体管的第二通路端连接所述第十晶体管的第二通路端，所述第十晶体管的第二通路端还连接所述第十晶体管的控制端，所述第十晶体管的第一通路端接地；
其中，所述第十晶体管的控制端作为所述偏置电压输出端，并输出偏置电压给所述第一尾电流管和所述第二尾电流管。
在一些实施例中，所述第一尾电流管和所述第二尾电流管为P型晶体管，所述第一晶体管的第二通路端作为所述偏置电压输出端，并输出偏置电压给所述第一尾电流管和所述第二尾电流管。
在一些实施例中，所述启动模块包括第十一晶体管、第十二晶体管和第十三晶体管；
所述第十一晶体管的第一通路端输入电源信号，所述第十一晶体管的第二通路端与所述第十一晶体管的控制端相连接；
所述第十二晶体管的第二通路端连接所述第十一晶体管的第二通路端，所述第十二晶体管的第一通路端接地，所述第十二晶体管的控制端连接所述第八晶体管的第二通路端；
所述第十三晶体管的控制端连接所述第十一晶体管的第二通路端，所述第十三晶体管的第二通路端连接所述第二晶体管的第二通路端，所述第十三晶体管的第一通路端接地。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种电子器件。所述电子器件包括如上述的差分放大电路。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电器设备。所述电器设备包括如上述的电子器件。
本申请的有益效果是：区别于现有技术的情况，本申请公开了一种电器设备、电子器件及其差分放大电路。本申请通过设置第一差分放大单元和第二差分放大单元，并将第一差分放大单元连接于负载管模块与第一尾电流管之间，以执行对第一输入电压和第二输入电压的第一次差分放大处理，将第二差分放大单元连接于负载管模块与第二尾电流管之间，以执行对第一输入电压和第二输入电压的第二次差分放大处理，并利用该两次差分放大处理，以使得第一差分放大单元和第二差分放大单元在差分放大电路的输出中的非线性项相互抵消，进而使得差分放大电路的输出为线性输出，从而增加了差分放大电路的线性度，提高了差分放大电路的精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请提供了差分放大电路一实施例的模块示意图；
图2是图1所示差分放大电路一实施例的结构示意图；
图3是图1所示差分放大电路另一实施例的结构示意图；
图4是图1所示差分放大电路又一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
本申请提供一种差分放大电路100，参阅图1至图2，图1是本申请提供的差分放大电路一实施例的模块示意图，图2是图1所示差分放大电路一实施例的结构示意图。
该差分放大电路100包括负载管模块10、差分放大模块20和尾电流管模块30。负载管模块10包括第一负载管M11和第二负载管M12；差分放大模块20包括第一差分放大单元22和第二差分放大单元24；尾电流管模块30包括第一尾电流管M31和第二尾电流管M32。
其中，负载管模块10、差分放大模块20和尾电流管模块30依次连接在第一工作电压和第二工作电压之间；第一差分放大单元22连接在第一负载管M11、第二负载管M12与第一尾电流管M31之间并接收第一输入电压Vin+和第二输入电压Vin-以执行一次差分放大处理；第二差分放大单元24连接在第一负载管M11、第二负载管M12与第二尾电流管M32之间并接收第一输入电压Vin+和第二输入电压Vin-以执行另一次差分放大处理，第一差分放大单元22(I1-I2)和第二差分放大单元24(I3-I4)的输出中的非线性项相互抵消，以使差分放大电路100的输出为线性输出。
具体地，该差分放大电路100的输出电流ΔIds与差分放大模块20差模输入的电压差Vid呈线性关系。输出电流ΔIds经过输出阻抗转换为输出电压，进而其输出电压与差分放大模块20差模输入的电压差Vid呈线性关系。
可选地，如图2所示的差分放大电路100结构图中，第一工作电压为供电电压VCC，第二工作电压为公共接地端电压GND。
可选地，如图3所示的差分放大电路100结构图中，第一工作电压为公共接地端电压GND，第二工作电压为供电电压VCC。
其中，晶体管可以是MOS管(Metal Oxide Semiconductor，绝缘栅场效应管)或三极管等，本申请对此不作具体限制。
本申请通过设置第一差分放大单元22和第二差分放大单元24，并将第一差分放大单元22连接于负载管模块10与第一尾电流管M31之间，以执行对第一输入电压和第二输入电压的第一次差分放大处理，将第二差分放大单元24连接于负载管模块10与第二尾电流管M32之间，以执行对第一输入电压和第二输入电压的第二次差分放大处理，并利用该两次差分放大处理，以使得第一差分放大单元22和第二差分放大单元24在差分放大电路100的输出中的非线性项相互抵消，进而使得差分放大电路100的输出为线性输出，从而增加了差分放大电路100的线性度，提高了差分放大电路100的精度。
如图2所示，第一差分放大单元22包括第一放大管M21和第二放大管M22，其中，第一放大管M21连接在第一负载管M11和第一尾电流管M31之间并接收第一输入电压Vin+，第二放大管M22连接在第二负载管M12和第一尾电流管M31之间并接收第二输入电压Vin-，第一尾电流管M31接收偏置电压以控制流经第一尾电流管M31的第一尾电流Iss1，第一尾电流Iss1为流经第一放大管M21的第一电流I1和流经第二放大管M22的第二电流I2之和。
第二差分放大单元24包括第三放大管M23和第四放大管M24，其中，第三放大管M23连接在第一负载管M11和第二尾电流管M32之间并接收第二输入电压Vin-，第四放大管M24连接在第二负载管M12和第二尾电流管M32之间并接收第一输入电压Vin+，第二尾电流管M32接收偏置电压以控制流经第二尾电流管M32的第二尾电流Iss2，第二尾电流Iss2为流经第三放大管M23的第三电流I3和流经第四放大管M24的第四电流I4之和。
其中，第一放大管M21和第二放大管M22相同并具有第一增益因子k1，第三放大管M23和第四放大管M24相同并具有第二增益因子k2；第一尾电流Iss1与第二尾电流Iss2之比等于第一增益因子k1与第二增益因子k2之比的立方，且不等于第二增益因子k2与第一增益因子k1之比。
即满足下列公式：
Figure BDA0002814417700000071
且
Figure BDA0002814417700000072
本实施例中，第一尾电流管M31和第二尾电流管M32的控制端接受同一偏置电压的输入，并分别得到第一尾电流Iss1与第二尾电流Iss2。具体地，第一尾电流管M31具有第三增益因子k3，第二尾电流管M32具有第四增益因子k4，第三增益因子k3与第四增益因子k4之比，等于第一增益因子k1与第二增益因子k2之比的立方，且不等于第二增益因子k2与第一增益因子k1之比。
进一步地，本实施例中，第一尾电流管M31、第二尾电流管M32、第一放大管M21、第二放大管M22、第三放大管M23和第四放大管M24均为MOS管，则其增益因子k与MOS管的沟道的宽长比呈正比，进而上述增益因子之比还进一步等于各对应MOS管的宽长比之比。
则在制作该差分放大电路100时，通过调整相应MOS管的宽长比，并使其相应地满足上述公式，即可消除该差分放大电路100的输出的非线性项，增加差分放大电路100的线性度，提高差分放大电路100的精度。
换言之，本申请可从结构上消除差分放大电路100的输出的非线性项，可靠性高，能够有效增加差分放大电路100的线性度。
可选地，第一尾电流管M31、第二尾电流管M32、第一放大管M21、第二放大管M22、第三放大管M23和第四放大管M24等还可以是三级管，则其对应的增益因子与三极管的发射区面积呈正比，进而上述增益因子之比还进一步等于各对应三极管的发射区面积之比。
可选地，第一尾电流管31和第二尾电流管M32，或者第一放大管M21和第二放大管M22，或者第三放大管M23和第四放大管M24，还可以是MOS管或三级管，本申请不再赘述。
可选地，第一尾电流管M31和第二尾电流管M32是相同的晶体管，其各自输入的偏置电压不同，进而可得到不同的第一尾电流Iss1与第二尾电流Iss2，并使得该尾电流之比满足上述公式。
参阅图2，以图2所示的分放大电路100的结构为例说明其功能及运行过程。其中，负载管、放大管和尾电流管和各晶体管均为MOS管，第一负载管M11和第二负载管M12为P型MOS管，第一尾电流管M31、第二尾电流管M32、第一放大管M21、第二放大管M22、第三放大管M23和第四放大管M24均为N型MOS管，第一工作电压为供电电压VCC，第二工作电压为公共接地端电压GND。
负载管模块10包括第一负载管M11和第二负载管M12，第一差分放大单元22包括第一放大管M21和第二放大管M22，第二差分放大单元24包括第三放大管M23和第四放大管M24，尾电流管模块30包括第一尾电流管M31和第一尾电流管M32。
第一负载管M11和第二负载管M12的第一通路端均接入第一工作电压，第一负载管M11和第二负载管M12的控制端相互连接，第一负载管M11的第一端还连接第一负载管M11的控制端。
第一放大管M21的第二通路端连接第一负载管M11的第二通路端，第二放大管M22的第二通路端连接第二负载管M12的第二通路端，第一放大管M21和第二放大管M22的第一通路端均连接于第一尾电流管M31的第二通路端，第一放大管M21和第二放大管M22的控制端分别接入第一输入电压Vin+和第二输入电压Vin-，第一尾电流管M31的第一通路端接入第二工作电压，第一尾电流管M31的控制端接入偏置电压。
第三放大管M23的第二通路端连接第一负载管M11的第二通路端，第四放大管M24的第二通路端连接第二负载管M12的第二通路端，第三放大管M23和第四放大管M24的第一通路端均连接于第二尾电流管M32的第二通路端，第三放大管M23和第四放大管M24的控制端分别接入第二输入电压Vin-和第一输入电压Vin+，第二尾电流管M32的第一通路端接入第二工作电压，第二尾电流管M32的控制端接入偏置电压。
如图3所示，图3是图1所示差分放大电路另一实施例的结构示意图。其中，负载管、放大管和尾电流管和各晶体管均为MOS管，第一负载管M11和第二负载管M12为N型MOS管，第一尾电流管M31、第二尾电流管M32、第一放大管M21、第二放大管M22、第三放大管M23和第四放大管M24均为P型MOS管，第一工作电压为公共接地端电压GND，第二工作电压为供电电压VCC。
负载管模块10、差分放大模块20和尾电流管模块30中各元件的连接关系可参阅图2中的描述，不再赘述。
具体地，一次差分放大后，常规的差分放大电路输出的电流
Figure BDA0002814417700000091
其中gm为晶体管的跨导，Vid为第一输入电压Vin+与第二输入电压Vin-之差，k为晶体管的增益因子，Iss为尾电流。
本申请中，差分放大电路100输出的电流ΔIds＝Ia-Ib＝I1+I3-I2-I4＝(I1-I2)-(I4-I3)，其中ia为流经第一负载管M11的电流，Ib流经第二负载管M12的电流，I1为流经第一放大管M21的电流，I2为流经第二放大管M22的电流，I3为流经第三放大管M23的电流，I4为流经第四放大管M24的电流；从而可得
Figure BDA0002814417700000101
Figure BDA0002814417700000102
并令等号后面的第一项不为零，第二项为零，则得到
Figure BDA0002814417700000103
且
Figure BDA0002814417700000104
从而通过两次差分处理后，消除了差分放大电路100的输出中的非线性项，使得差分放大电路100的输出电流ΔIds与输入的电压差Vid呈线性关系，增加了差分放大电路100的线性度，提高了差分放大电路100的精度。
参阅图2和图3，差分放大电路100还包括启动模块50和偏置模块40，启动模块50与偏置模块40连接，启动模块50使偏置模块40偏离工作零点，开始正常工作，偏置模块40用于输出偏置电压至第一尾电流管M31和第二尾电流管M32的控制端，以提供稳定的静态工作点，即第一尾电流管M31和第二尾电流管M32接入同一偏置电压。
如图2所示，负载管为P型MOS管，放大管和尾电流管为N型MOS管，偏置模块40包括第一偏置单元41、第二偏置单元42和第三偏置单元43。
第一偏置单元41包括第一晶体管M41、第二晶体管M42、第三晶体管M43、第四晶体管M44和电阻R，第二偏置单元42包括第五晶体管M45、第六晶体管M46、第七晶体管M47和第八晶体管M48，第三偏置单元43包括第九晶体管M49和第十晶体管M410。
其中，第一晶体管M41和第五晶体管M45的第一通路端均输入电源信号(即供电电压VCC)，第一晶体管M41的第二通路端连接第一晶体管M41和第五晶体管M45的控制端。
第二晶体管M42的第一通路端连接第一晶体管M41的第二通路端，第六晶体管M46的第一通路端连接第五晶体管M45的第二通路端，第二晶体管M42的第二通路端连接第二晶体管M42和第六晶体管M46的控制端。
第三晶体管M43的第二通路端连接第二晶体管M42的第二通路端，第七晶体管M47的第二通路端连接第六晶体管M46的第二通路端，第七晶体管M47的第二通路端还连接第三晶体管M43和第七晶体管M47的控制端。
第四晶体管M44的第二通路端连接第三晶体管M43的第一通路端，第八晶体管M48的第二通路端连接第七晶体管M47的第一通路端，第八晶体管M48的第二通路端还连接第四晶体管M44和第八晶体管M48的控制端。
电阻R的两端分别连接第四晶体管M44的第一通路端和接地(即接入公共接地端电压VSS)。
第九晶体管M49的第一通路端输入电源信号(即供电电压VCC)，第一晶体管M41的第二通路端还连接第九晶体管M49的控制端，第九晶体管M49的第二通路端连接第十晶体管M410的第二通路端，第十晶体管M410的第二通路端还连接第十晶体管M410的控制端，第十晶体管M410的第一通路端接地(即接入公共接地端电压VSS)。
其中，第十晶体管M410的控制端作为偏置电压输出端，并输出偏置电压给第一尾电流管M31和第二尾电流管M32的控制端。
启动模块50包括第十一晶体管M511、第十二晶体管M512和第十三晶体管M513。
第十一晶体管M511的第一通路端输入电源信号(即供电电压VCC)，第十一晶体管M511的第二通路端与第十一晶体管M511的控制端相连接。
第十二晶体管M512的第二通路端连接第十一晶体管M511的第二通路端，第十二晶体管M512的第一通路端接地，第十二晶体管M512的控制端连接第八晶体管M48的第二通路端。
第十三晶体管M513的控制端连接第十一晶体管M511的第二通路端，第十三晶体管M513的第二通路端连接第二晶体管M42的第二通路端，第十三晶体管M513的第一通路端接地(即接入公共接地端电压VSS)。
本实施例中，第一晶体管M41至第十三晶体管M513均为MOS管，其中第一晶体管M41、第二晶体管M42、第五晶体管M45、第六晶体管M46、第九晶体管M49和第十一晶体管M511均为P型MOS管，第三晶体管M43、第四晶体管M44、第七晶体管M47、第八晶体管M48、第十晶体管M410、第十二晶体管M512和第十三晶体管M513均为N型MOS管，现以MOS管为例说明启动模块50和偏置模块40的工作过程。
在启动模块50中，电源信号上电，第十一晶体管M511的栅源电压Vgs<0，则第十一晶体管M511导通，第十三晶体管M513的控制端为高电平，使得第十三晶体管M513的第一通路端与第二通路端导通，从而将第二晶体管M42的第二通路端和控制端的电压拉低，使得其栅源电压Vgs<0，第二晶体管M42导通，从而使得第一偏置单元41中的第一晶体管M41、第二晶体管M42、第三晶体管M43和第四晶体管M44均导通。
偏置模块40中，第一晶体管M41和第五晶体管M45，第二晶体管M42和第六晶体管M46，第三晶体管M43和第七晶体管M47，均组成电流镜，则第二偏置单元42中的第五晶体管M45、第六晶体管M46、第七晶体管M47和第八晶体管M48也均导通，且第一偏置单元41和第二偏置单元42上的电流相同。第二偏置单元42上的电流通过第八晶体管M48产生栅电压Vgs，该栅电压Vgs还加载于第十二晶体管M512的栅极，则第十二晶体管M512导通，进而将第十三晶体管M513的栅极拉低，则第十三晶体管M513截止，至此启动模块50与偏置模块40断开连接，且使偏置模块40偏离工作零点，完成了偏置模块40的启动过程。
在偏置模块40中，第八晶体管M48的栅源电压为第四晶体管M44的栅源电压与电阻R上的压降之和，从而可计算得出第一偏置单元41上的电流。第一晶体管M41、第五晶体管M45和第九晶体管M49具有相同的宽长比，并获得同样的栅源电压，因而流经各自的支路电流相同，并构成电流镜将第一偏置单元41上的电流拷贝至第三偏置支路43，该电流流经第十晶体管M410转生成第十晶体管M410的栅极电压，第十晶体管M410的栅极电压输出作为偏置电压提供给第一尾电流管M31和第二尾电流管M32的栅极。
其中，第一偏置单元41上计算得出的电流的大小恒定与接入的供电电压VCC的大小没有关系，因而偏置模块40可提供稳定的偏置电压给第一尾电流管M31和第二尾电流管M32，且该偏置电压的大小不受供电电压VCC的波动所影响。
在另一实施例中，如图3所示，负载管为N型MOS管，放大管和尾电流管为P型MOS管，偏置模块40包括第一偏置单元41和第二偏置单元42。
该实施例中，启动模块50、第一偏置单元41和第二偏置单元42均与上述实施例中的相同。其中，第一晶体管M41的第二通路端作为偏置电压输出端，并输出偏置电压给第一尾电流管M31和第二尾电流管M32，这种变化主要由晶体管的类型变化所决定的，本申请不再赘述。
参阅图4，图4是本申请提供的差分放大电路又一实施例的结构示意图。其中，各负载管、放大管、尾电流管和晶体管均为三极管，其各元件的连接关系可参阅对图2的相关描述，图4中的电阻R1等同于图2中的电阻R。
图4所示的电路结构与图2所示的电路结构较明显的区别在于，在启动模块50中增加一可选地限流保护电阻R2，保护电阻R2的两端连接于第十一晶体管M511的第二通路端和第十二晶体管M512的第二通路端之间，其余连接关系不在赘述。
基于此，本申请还提供一种电子器件(未图示)，该电子器件包括如上述的差分放大电路100。该电子器件可以是芯片或电路板等电子器件，且该差分放大电路100可通过采用CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺、BJT(Bipolar Junction Transistor，双极结型晶体管)工艺、体硅BCD((BipolarCMOSDMOS，双扩散金属氧化物半导体管)工艺或SOI(Silicon-On-Insulator，硅技术)-BCD工艺等制作并集成于该电子器件中。
基于此，本申请还提供一种电器设备(未图示)，该电器设备包括如上述的电子器件。该电器设备可以是饭煲、洗衣机、空调或冰箱等，该电子器件可以作为该电器设备的控制器或处理器等元件，通过改善其中差分放大电路100的线性度，可改善电子器件的性能，使得该电器设备的控制更稳定和精确。
本申请通过设置第一差分放大单元和第二差分放大单元，并将第一差分放大单元连接于负载管模块与第一尾电流管之间，以执行对第一输入电压和第二输入电压的第一次差分放大处理，将第二差分放大单元连接于负载管模块与第二尾电流管之间，以执行对第一输入电压和第二输入电压的第二次差分放大处理，并利用该两次差分放大处理，以使得第一差分放大单元和第二差分放大单元在差分放大电路的输出中的非线性项相互抵消，进而使得差分放大电路的输出为线性输出，从而增加了差分放大电路的线性度，提高了差分放大电路的精度。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种差分放大电路，其特征在于，包括：
负载管模块，包括第一负载管和第二负载管；
差分放大模块，包括第一差分放大单元和第二差分放大单元；
尾电流管模块，包括第一尾电流管和第二尾电流管；
其中，所述负载管模块、所述差分放大模块和所述尾电流管模块依次连接在第一工作电压和第二工作电压之间；所述第一差分放大单元连接在所述第一负载管、所述第二负载管与所述第一尾电流管之间并接收第一输入电压和第二输入电压以执行一次差分放大处理；所述第二差分放大单元连接在所述第一负载管、所述第二负载管与所述第二尾电流管之间并接收所述第一输入电压和所述第二输入电压以执行另一次差分放大处理，所述第一差分放大单元和所述第二差分放大单元的输出中的非线性项相互抵消，以使所述差分放大电路的输出为线性输出。
2.根据权利要求1所述的放大电路，其特征在于，
所述第一差分放大单元包括第一放大管和第二放大管，其中，所述第一放大管连接在所述第一负载管和所述第一尾电流管之间并接收所述第一输入电压，所述第二放大管连接在所述第二负载管和所述第一尾电流管之间并接收所述第二输入电压，所述第一尾电流管接收偏置电压以控制流经所述第一尾电流管的第一尾电流，所述第一尾电流为流经所述第一放大管的第一电流和流经所述第二放大管的第二电流之和；
所述第二差分放大单元包括第三放大管和第四放大管，其中，所述第三放大管连接在所述第一负载管和所述第二尾电流管之间并接收所述第二输入电压，所述第四放大管连接在所述第二负载管和所述第二尾电流管之间并接收所述第一输入电压，所述第二尾电流管接收所述偏置电压以控制流经所述第二尾电流管的第二尾电流，所述第二尾电流为流经所述第三放大管的第三电流和流经所述第四放大管的第四电流之和；
其中，所述第一放大管和所述第二放大管相同并具有第一增益因子，所述第三放大管和所述第四放大管相同并具有第二增益因子；所述第一尾电流与所述第二尾电流之比等于所述第一增益因子与所述第二增益因子之比的立方，且不等于所述第二增益因子与所述第一增益因子之比。
3.根据权利要求2所述的差分放大电路，其特征在于，所述第一尾电流管具有第三增益因子，所述第二尾电流管具有第四增益因子，所述第三增益因子与所述第四增益因子之比，等于所述第一增益因子与所述第二增益因子之比的立方，且不等于所述第二增益因子与所述第一增益因子之比。
4.根据权利要求2所述的差分放大电路，其特征在于，
所述差分放大电路还包括启动模块和偏置模块，所述启动模块与所述偏置模块连接，所述启动模块用于使所述偏置模块偏离工作零点，所述偏置模块用于输出偏置电压至所述第一尾电流管和所述第二尾电流管的控制端。
5.根据权利要求4所述的差分放大电路，其特征在于，
所述偏置模块包括第一偏置单元和第二偏置单元，
所述第一偏置单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和电阻，所述第二偏置单元包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第一晶体管和第五晶体管的第一通路端均输入电源信号，所述第一晶体管的第二通路端连接所述第一晶体管和第五晶体管的控制端；
所述第二晶体管的第一通路端连接所述第一晶体管的第二通路端，所述第六晶体管的第一通路端连接所述第五晶体管的第二通路端，所述第二晶体管的第二通路端连接所述第二晶体管和第六晶体管的控制端；
所述第三晶体管的第二通路端连接所述第二晶体管的第二通路端，所述第七晶体管的第二通路端连接所述第六晶体管的第二通路端，所述第七晶体管的第二通路端还连接所述第三晶体管和所述第七晶体管的控制端；
所述第四晶体管的第二通路端连接所述第三晶体管的第一通路端，所述第八晶体管的第二通路端连接所述第七晶体管的第一通路端，所述第八晶体管的第二通路端还连接所述第四晶体管和所述第八晶体管的控制端；
所述电阻的两端分别连接所述第四晶体管的第一通路端和接地。
6.根据权利要求5所述的差分放大电路，其特征在于，
所述第一尾电流管和所述第二尾电流管为N型晶体管，所述偏置单元还包括第三偏置单元，所述第三偏置单元包括第九晶体管和第十晶体管，所述第九晶体管的第一通路端输入电源信号，所述第一晶体管的第二通路端还连接所述第九晶体管的控制端，所述第九晶体管的第二通路端连接所述第十晶体管的第二通路端，所述第十晶体管的第二通路端还连接所述第十晶体管的控制端，所述第十晶体管的第一通路端接地；
其中，所述第十晶体管的控制端作为所述偏置电压输出端，并输出偏置电压给所述第一尾电流管和所述第二尾电流管。
7.根据权利要求5所述的差分放大电路，其特征在于，所述第一尾电流管和所述第二尾电流管为P型晶体管，所述第一晶体管的第二通路端作为所述偏置电压输出端，并输出偏置电压给所述第一尾电流管和所述第二尾电流管。
8.根据权利要求6或7所述的差分放大电路，其特征在于，所述启动模块包括第十一晶体管、第十二晶体管和第十三晶体管；
所述第十一晶体管的第一通路端输入电源信号，所述第十一晶体管的第二通路端与所述第十一晶体管的控制端相连接；
所述第十二晶体管的第二通路端连接所述第十一晶体管的第二通路端，所述第十二晶体管的第一通路端接地，所述第十二晶体管的控制端连接所述第八晶体管的第二通路端；
所述第十三晶体管的控制端连接所述第十一晶体管的第二通路端，所述第十三晶体管的第二通路端连接所述第二晶体管的第二通路端，所述第十三晶体管的第一通路端接地。
9.一种电子器件，其特征在于，所述电子器件包括如权利要求1至8任一项所述的差分放大电路。
10.一种电器设备，其特征在于，所述电器设备包括如权利要求9所述的电子器件。
CN202011406437.7A 2020-12-02 2020-12-02 电器设备、电子器件及其差分放大电路 Pending CN112564639A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011406437.7A CN112564639A (zh) 2020-12-02 2020-12-02 电器设备、电子器件及其差分放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011406437.7A CN112564639A (zh) 2020-12-02 2020-12-02 电器设备、电子器件及其差分放大电路

Publications (1)

Publication Number Publication Date
CN112564639A true CN112564639A (zh) 2021-03-26

Family

ID=75048238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011406437.7A Pending CN112564639A (zh) 2020-12-02 2020-12-02 电器设备、电子器件及其差分放大电路

Country Status (1)

Country Link
CN (1) CN112564639A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965528A (en) * 1988-07-18 1990-10-23 Sony Corporation Cross-coupled differential amplifier
US5185581A (en) * 1992-03-26 1993-02-09 Northern Telecom Limited Differential amplifier and high frequency resonant circuits constructed therefrom
CN1223500A (zh) * 1997-11-12 1999-07-21 日本电气株式会社 差动放大器和补偿方法
US20050162232A1 (en) * 2004-01-26 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit
US20050218983A1 (en) * 2004-04-02 2005-10-06 Fujitsu Limited Differential amplifier
CN1812253A (zh) * 2005-01-24 2006-08-02 Atmel德国有限公司 混频级以及用于将具有不同频率的两个信号混合的方法
US20060176115A1 (en) * 2005-02-10 2006-08-10 Nec Electronics Corporation Operational amplifier circuit
US20070152752A1 (en) * 2006-01-04 2007-07-05 Fujitsu Limited Bias circuit
US20070236289A1 (en) * 2006-03-23 2007-10-11 Nec Corporation Differential amplifier, digital-to-analog converter and display device
CN104734641A (zh) * 2015-03-23 2015-06-24 中国科学院微电子研究所 混频器
CN106685415A (zh) * 2017-02-07 2017-05-17 深圳市华讯方舟微电子科技有限公司 电荷泵电路和锁相环
CN107508567A (zh) * 2017-08-29 2017-12-22 南京邮电大学南通研究院有限公司 一种低电压跨导恒定轨到轨差分放大器
CN108183696A (zh) * 2018-03-06 2018-06-19 厦门优迅高速芯片有限公司 一种低压高速可编程均衡电路
CN108768326A (zh) * 2018-08-31 2018-11-06 上海迦美信芯通讯技术有限公司 精细增益步长控制放大器和导航接收机
CN111295838A (zh) * 2017-11-07 2020-06-16 德州仪器公司 差分输入级
CN111293983A (zh) * 2020-01-15 2020-06-16 南京沁恒微电子股份有限公司 一种带共模反馈的高线性度有源混频器

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965528A (en) * 1988-07-18 1990-10-23 Sony Corporation Cross-coupled differential amplifier
US5185581A (en) * 1992-03-26 1993-02-09 Northern Telecom Limited Differential amplifier and high frequency resonant circuits constructed therefrom
CN1223500A (zh) * 1997-11-12 1999-07-21 日本电气株式会社 差动放大器和补偿方法
US20050162232A1 (en) * 2004-01-26 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit
US20050218983A1 (en) * 2004-04-02 2005-10-06 Fujitsu Limited Differential amplifier
CN1812253A (zh) * 2005-01-24 2006-08-02 Atmel德国有限公司 混频级以及用于将具有不同频率的两个信号混合的方法
US20060176115A1 (en) * 2005-02-10 2006-08-10 Nec Electronics Corporation Operational amplifier circuit
US20070152752A1 (en) * 2006-01-04 2007-07-05 Fujitsu Limited Bias circuit
US20070236289A1 (en) * 2006-03-23 2007-10-11 Nec Corporation Differential amplifier, digital-to-analog converter and display device
CN104734641A (zh) * 2015-03-23 2015-06-24 中国科学院微电子研究所 混频器
CN106685415A (zh) * 2017-02-07 2017-05-17 深圳市华讯方舟微电子科技有限公司 电荷泵电路和锁相环
CN107508567A (zh) * 2017-08-29 2017-12-22 南京邮电大学南通研究院有限公司 一种低电压跨导恒定轨到轨差分放大器
CN111295838A (zh) * 2017-11-07 2020-06-16 德州仪器公司 差分输入级
CN108183696A (zh) * 2018-03-06 2018-06-19 厦门优迅高速芯片有限公司 一种低压高速可编程均衡电路
CN108768326A (zh) * 2018-08-31 2018-11-06 上海迦美信芯通讯技术有限公司 精细增益步长控制放大器和导航接收机
CN111293983A (zh) * 2020-01-15 2020-06-16 南京沁恒微电子股份有限公司 一种带共模反馈的高线性度有源混频器

Similar Documents

Publication Publication Date Title
CN1976218B (zh) 低压低功率类a/b输出级
US20030141935A1 (en) High speed differential to single-ended converter
US20060226877A1 (en) Operational amplifier with less offset
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
US20020089377A1 (en) Constant transconductance differential amplifier
JPH11288321A (ja) Ｎｐｎデバイスを用いないｃｍｏｓ処理工程に対する正確なバンドギャップ回路
CN112821875A (zh) 一种放大器电路
US20080169847A1 (en) Driver and driver/receiver system
CN109116904B (zh) 一种偏置电路
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
US20080018401A1 (en) Variable gain amplifier with wide gain variation and wide bandwidth
US6323719B1 (en) Pseudo bipolar junction transistor
US7167049B2 (en) OP-amplifier with an offset voltage cancellation circuit
CN105867499A (zh) 一种实现基准电压源低压高精度的电路及方法
CN112564639A (zh) 电器设备、电子器件及其差分放大电路
US20050275464A1 (en) Transistor amplifying stage
CN108964617A (zh) 运算放大器电路
TW201444276A (zh) 感測器電路
CN114094947A (zh) 一种共源共栅放大器偏置方法、装置及偏置电路
US20210182507A1 (en) Logarithmic amplifier
EP1635240B1 (en) Dynamic transconductance boosting technique for current mirrors
US6507246B1 (en) FET circuit with resistor-programmable transconductance
CN115575685A (zh) 电流感测电路
JP4862694B2 (ja) Ｆｅｔアンプおよびそのバイアス回路
US20060176106A1 (en) Current mode transconductor tuning device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination