CN107507831A - 一种3d nand存储器的存储单元结构及其形成方法 - Google Patents

一种3d nand存储器的存储单元结构及其形成方法 Download PDF

Info

Publication number
CN107507831A
CN107507831A CN201710772344.8A CN201710772344A CN107507831A CN 107507831 A CN107507831 A CN 107507831A CN 201710772344 A CN201710772344 A CN 201710772344A CN 107507831 A CN107507831 A CN 107507831A
Authority
CN
China
Prior art keywords
layer
silicon nitride
raceway groove
groove hole
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710772344.8A
Other languages
English (en)
Other versions
CN107507831B (zh
Inventor
陈子琪
吴关平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710772344.8A priority Critical patent/CN107507831B/zh
Publication of CN107507831A publication Critical patent/CN107507831A/zh
Application granted granted Critical
Publication of CN107507831B publication Critical patent/CN107507831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种3D NAND存储器的存储单元结构及其形成方法。通过该形成方法在形成垂直存储单元串时，通过调整工艺方法，使得在形成沟道孔后，形成存储单元层之前，刻蚀沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽。如此，每层存储单元层中的存储单元结构均形成在第一凹槽内，如此，在沿沟道孔竖直方向刻蚀氧化硅和氮化硅时，不同存储单元层中的电荷陷阱层即氮化硅就会沿沟道孔竖直方向相互间隔开，从而使得每层存储单元层具有独立的电荷陷阱层。该相互独立的电荷陷阱层不会为电子侧向迁移提供迁移通道，减少了相邻存储单元层之间的电子迁移现象，从而增强了存储单元的数据保持能力。

Description

一种3D NAND存储器的存储单元结构及其形成方法
技术领域
本申请涉及存储器技术领域，尤其涉及一种3D NAND存储器的存储单元结构及其形成方法。
背景技术
现有的3D NAND存储器的存储单元通常为电荷陷阱型存储，其包括多层存储单元层，每层存储单元层主要由两层氧化硅层间的氮化硅层作为电荷陷阱层，在栅极电压的作用下实现电荷进出电荷陷阱层即氮化硅层，从而实现信息存储功能。
现有的电荷陷阱型3D NAND存储器的存储单元结构中，不同存储单元层间的电荷陷阱层通常为连通的氮化硅层。连通的氮化硅层结构为电子的侧向迁移提供了迁移通道，随存储时间的增长，电荷陷阱层中的电子将受到相邻电荷电场的作用而出现侧向迁移，从而导致存储单元的阈值电压变化，最终引起存储器件的读错误。
发明内容
有鉴于此，本申请提供了一种3D NAND存储器的存储单元结构及其形成方法，以减少相邻存储单元层之间的电子侧向迁移现象，从而增强存储单元的数据保持能力。
为了解决上述技术问题，本申请采用了如下技术方案：
一种3D NAND存储器的存储单元结构形成方法，包括：
在衬底上形成氧化硅/氮化硅交替堆叠结构；
刻蚀所述氧化硅/氮化硅交替堆叠结构，形成沟道孔，刻蚀停止在衬底表面；
在所述沟道孔的底部生长外延层，所述外延层的上表面超过位于最底层的氮化硅层的上表面；
刻蚀所述沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽；
在所述沟道孔的底部、侧壁以及所述第一凹槽的表面上依次沉积薄层氧化硅、氮化硅和氧化硅；
向所述沟道孔内填满氧化硅；
沿沟道孔竖直方向刻蚀氧化硅和氮化硅，刻蚀停止于所述外延层的上表面。
可选地，所述外延层的上表面不超过次最底层的氮化硅层的下表面。
可选地，在所述沟道孔的底部和侧壁上依次沉积薄层氧化硅、氮化硅和氧化硅，具体包括：
采用原子层沉积方法所述沟道孔的底部和侧壁上依次沉积薄层氧化硅、氮化硅和氧化硅。
可选地，所述刻蚀所述沟道孔侧壁上的氮化硅层，具体为：
采用湿法刻蚀工艺刻蚀所述沟道孔侧壁上的氮化硅层。
可选地，刻蚀氧化硅/氮化硅交替堆叠结构，形成沟道孔，具体包括：
在所述氧化硅/氮化硅交替堆叠结构的上方沉积硬掩模层；
在所述硬掩模层上刻蚀开孔，形成刻蚀窗口；
根据所述刻蚀窗口刻蚀所述氧化硅/氮化硅交替堆叠结构，形成沟道孔。
可选地，所述沿沟道孔竖直方向刻蚀氧化硅和氮化硅之后，还包括：
在所述沟道孔的侧壁上淀积氧化硅；
在所述沟道孔的底部和侧壁上淀积多晶硅；
在所述多晶硅上淀积氧化硅，所述氧化硅填满所述沟道孔；
刻蚀位于沟道结构顶部的氧化硅，以形成第二凹槽；
在所述第二凹槽内形成漏极接触点；
用氧化硅填平所述第二凹槽；
去除氧化硅/氮化硅交替堆叠结构中的氮化硅层；
在与所述氮化硅层接触的外延层侧表面上形成绝缘层；
在所述氧化硅/氮化硅交替堆叠结构中的氮化硅层位置填充金属介质，形成各层金属栅极。
一种3D NAND存储器的存储单元结构，包括：
衬底；
位于衬底之上的氧化硅/金属栅交替堆叠结构；
位于所述氧化硅/金属栅交替堆叠结构内的沟道孔；所述沟道孔的底部设置有外延层；所述外延层的上表面超过位于最底层的金属栅极的上表面；
其中，每层金属栅极在靠近所述沟道孔处设置有第一凹槽，所述第一凹槽内依次设置有氧化硅层、氮化硅层和氧化硅层。
可选地，所述外延层的上表面不超过次最底层金属栅极的下表面。
可选地，所述外延层与其相邻的金属栅极之间设置有绝缘层。
可选地，所述存储单元结构包括：设置在所述沟道孔顶部的漏极接触点。
相较于现有技术，本申请具有以下有益效果：
通过本申请提供的3D NAND存储器的存储单元结构的形成方法在形成垂直存储单元串时，通过调整工艺方法，使得在形成沟道孔后，形成存储单元层之前，刻蚀沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽。如此，每层存储单元层中的存储单元结构均形成在第一凹槽内，如此，在沿沟道孔竖直方向刻蚀氧化硅和氮化硅时，不同存储单元层中的电荷陷阱层即氮化硅就会沿沟道孔竖直方向相互间隔开，从而使得每层存储单元层具有独立的电荷陷阱层。该相互独立的电荷陷阱层不会为电子侧向迁移提供迁移通道，减少了相邻存储单元层之间的电子迁移现象，从而增强了存储单元的数据保持能力。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例。
图1是本申请实施例提供的3D NAND存储器的存储单元结构形成方法流程示意图；
图2A至图2P为本申请实施例提供的3D NAND存储器的存储单元结构形成方法一系列工序对应的局部结构示意图。
附图标记：
201：衬底，
202、211：氮化硅，
203、204、210、212、213、214、217、221：氧化硅，
205：硬掩模层，
206：刻蚀窗口，
207：沟道孔，
208：外延层，
209：第一凹槽，
215、216、219：多晶硅
218：第二凹槽，
220：漏极接触点，
222：绝缘层，
223：金属栅极。
具体实施方式
如背景技术部分所述，现有的电荷陷阱型3D NAND存储器的存储单元结构中，不同存储单元层间的电荷陷阱层通常为连通的氮化硅层。连通的氮化硅层结构为电子的侧向迁移提供了迁移通道，随存储时间的增长，电荷陷阱层中的电子将受到相邻电荷电场的作用而出现侧向迁移，从而导致存储单元的阈值电压变化，最终引起存储器件的读错误。
本申请实施例为了减少相邻存储单元层之间的电子侧向迁移现象，从而达到增强存储单元的数据保持能力的目的，本申请实施例提供的3D NAND存储器的存储单元结构的形成方法在形成垂直存储单元串时，通过调整工艺方法，使得在形成沟道孔后，形成存储单元层之前，刻蚀沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽。如此，每层存储单元层中的存储单元结构均形成在第一凹槽内，如此，在沿沟道孔竖直方向刻蚀氧化硅和氮化硅时，不同存储单元层中的电荷陷阱层即氮化硅就会沿沟道孔竖直方向相互间隔开，从而使得每层存储单元层具有独立的电荷陷阱层。该相互独立的电荷陷阱层不会为电子侧向迁移提供迁移通道，减少了相邻存储单元层之间的电子迁移现象，从而增强了存储单元的数据保持能力。
下面结合附图对本申请的具体实施方式进行详细描述。
图1是本申请实施例提供的3D NAND存储器的存储单元结构形成方法流程示意图。图2A至图2P为该形成方法一系列工序对应的局部结构示意图。
请参阅图1，本申请实施例提供的3D NAND存储器的存储单元结构形成方法包括以下步骤：
S101：在衬底201上沉积氮化硅202/氧化硅203交替堆叠结构，并通过刻蚀工艺形成台阶形貌，向台阶形貌内沉积填充氧化硅204，然后对氧化硅204进行平坦化，形成平坦化后的氮化硅202/氧化硅203交替堆叠结构。
该平坦化后的氮化硅202/氧化硅203交替堆叠结构对应的剖面结构示意图如图2A所示。
S102：在平坦化后的氮化硅202/氧化硅203交替堆叠结构的上方沉积硬掩模层205，在所述硬掩模层205上刻蚀开孔，形成刻蚀窗口206。
执行完该步骤后对应的剖面结构示意图如图2B所示。
S103：根据所述刻蚀窗口206刻蚀氧化硅/氮化硅交替堆叠结构，形成沟道孔207，刻蚀停止在衬底201的上表面。
需要说明，该刻蚀步骤结束后，硬研磨层205仍然保留一定厚度。如此，该硬掩模层205仍可以作为后续一些工序的掩模层。执行完该步骤后对应的剖面结构示意图如图2C所示。
作为示例，本步骤可以采用干法刻蚀方法刻蚀氧化硅/氮化硅交替堆叠结构，形成沟道孔207。
S104：在所述沟道孔207的底部生长外延层208，所述外延层208的上表面超过位于最底层的氮化硅层202的上表面。
本步骤以硬掩膜层205作为掩模层，在沟道孔207的底部生长外延层208。
需要说明，外延层208的材质与衬底201的材质相同。当衬底201为单晶硅时，外延层208也为单晶硅。
执行完该步骤后对应的剖面结构示意图如图2D所示。
S105：刻蚀所述沟道孔207侧壁上的氮化硅层202，以使每层氮化硅层202和与其相邻的氧化硅层203形成第一凹槽209。
为了操作上的方便，本申请实施例可以采用湿法刻蚀工艺刻蚀沟道孔207侧壁上的氮化硅层202，因氮化硅层202被部分刻蚀掉，因此，相较于未被刻蚀的氧化硅层203，刻蚀后的氮化硅层202比氧化硅层203短，因此，每层氮化硅层202和与其相邻的氧化硅层203形成第一凹槽209。
执行完该步骤后对应的剖面结构示意图如图2E所示。
S106：在所述沟道孔207的底部、侧壁以及所述第一凹槽209的表面上依次沉积薄层氧化硅210、氮化硅211和氧化硅212；
具体地，可以采用原子层沉积方法在所述沟道孔207的底部、侧壁以及所述第一凹槽209的表面上依次沉积薄层氧化硅210、氮化硅211和氧化硅212。
需要说明，为了减少光刻、掩膜板等工序的繁琐，本步骤可以不采用掩模板进行薄膜沉积。如此，除了在沟道孔207的底部、侧壁以及所述第一凹槽209的表面上沉积上薄层氧化硅210、氮化硅211和氧化硅212外，在硬掩膜层205的上方也相应沉积上了薄层氧化硅210、氮化硅211和氧化硅212。其中，氧化硅210为存储单元的电子阻挡层，氮化硅211为存储单元的电子陷阱层，氧化硅212为存储单元的电子遂穿层，执行完该步骤后对应的剖面结构示意图如图2F所示。
S107：向所述沟道孔207内填满氧化硅213。
该步骤可以具体为：向沟道孔207内填充氧化硅213，氧化硅213可以填满整个沟道孔207以及每个第一凹槽209。然后，对氧化硅213进行表面平坦化。执行完该步骤后对应的剖面结构示意图如图2G所示。
S108：去除沟道孔207上方的氧化硅213以及硬掩膜层205上方的各个材料层。
本步骤具体为：平坦化去除位于沟道孔207上方的氧化硅213以及硬掩膜层205上方的氧化硅213和212，通过刻蚀方法去除硬掩膜层205上方的氮化硅212，然后，通过选择性刻蚀的方法，硬掩膜层205上方的去除氧化硅210，刻蚀停止于硬掩膜层205。执行完该步骤后对应的剖面结构示意图如图2H所示。
S109：沿沟道孔207竖直方向刻蚀氧化硅(210、212和213)和氮化硅211，刻蚀停止于所述外延层208的上表面，从而形成每层存储单元层独立的电荷陷阱层。
本步骤具体为：采用干法刻蚀方法沿沟道孔207竖直方向刻蚀氧化硅(209、211和212)和氮化硅211。因为采用干法刻蚀方法沿沟道孔207竖直方向进行刻蚀，所以，该刻蚀步骤其具有较大的选择性，位于第一凹槽209内的氧化硅210、氮化硅211以及氧化硅213和212并没有被刻蚀掉。而位于沟道孔207内的氧化硅(210、212和213)和氮化硅211却能够被刻蚀掉，因此，执行完步骤S109之后，原先沉积的薄层氮化硅211不再是连通的，而是被氧化硅203所隔断。因此，执行完步骤S109之后，每个第一凹槽209内的氮化硅211是相互独立的。而针对待形成的存储单元结构来说，每个第一凹槽中的氮化硅211为每层存储单元层的电荷陷阱层，因此，通过该步骤能够形成每层存储单元层独立的电荷陷阱层。
执行完该步骤后对应的剖面结构示意图如图2I所示。
S110：向沟道孔207的底部和侧壁依次沉积薄层氧化硅214和多晶硅215。
本步骤可以采用原子层沉积方法向沟道孔207的底部和侧壁依次沉积薄层氧化硅214和多晶硅215。
需要说明，为了减少光刻、掩膜板等工序的繁琐，本步骤可以不采用掩模板进行薄膜沉积。如此，除了在沟道孔207的底部和侧壁依次沉积薄层氧化硅214和多晶硅215外，在氧化硅203和204的上方也依次沉积上了薄层氧化硅214和多晶硅215。
执行完该步骤后对应的剖面结构示意图如图2J所示。
S111：沿沟道孔207竖直方向刻蚀位于沟道孔底部的多晶硅215和氧化硅214，直至漏出外延层208的上表面。
因干法刻蚀具有较强的方向选择性，所以，本步骤选用干法刻蚀方法沿沟道孔207竖直方向刻蚀位于沟道孔底部的多晶硅215和氧化硅214。若在氧化硅203和204的上方也依次沉积上了薄层氧化硅214和多晶硅215，则该步骤也可以一同将氧化硅203和204的上方的薄层氧化硅214和多晶硅215一起刻蚀去除。
而位于沟道孔207侧壁的多晶硅215和氧化硅214则不会被刻蚀掉，保留下来。执行完该步骤后对应的剖面结构示意图如图2K所示。
S112：向沟道孔207内沉积薄层多晶硅216，然后向沟道孔207内沉积氧化硅217，沉积的氧化硅217能够填满整个沟道孔207。然后对沉积的氧化硅217进行表面平坦化，执行完该步骤后对应的剖面结构示意图如图2L所示。
S113：刻蚀氧化硅217，以在沟道孔207的顶部形成第二凹槽218。
本步骤可以具体为：选择性刻蚀氧化硅217，位于多晶硅216上方的氧化硅217被全部刻蚀掉，并刻蚀掉位于沟道孔207的顶部的氧化硅217，从而在沟道孔207的顶部形成第二凹槽218。执行完该步骤后对应的剖面结构示意图如图2M所示。
S114：向第二凹槽218内沉积多晶硅219，并对多晶硅219进行离子注入以形成漏极接触点220，然后沉积氧化硅221填满第二凹槽218，并进行表面平坦化。
执行完该步骤后对应的剖面结构示意图如图2N所示。
S115：去除氧化硅/氮化硅交替堆叠结构中的氮化硅层202；
采用湿法刻蚀方法去除氧化硅/氮化硅交替堆叠结构中的氮化硅层202。执行完该步骤后对应的剖面结构示意图如图2O所示。
S116、在与所述氮化硅层202接触的外延层208侧表面上形成绝缘层222，并在所述氧化硅/氮化硅交替堆叠结构中的氮化硅层202位置填充金属介质，形成各层金属栅极223。
需要说明，在本步骤中，可以通过外延层208侧表面氧化的方法在与所述氮化硅层202接触的外延层208侧表面上形成绝缘层222。
执行完该步骤后对应的剖面结构示意图如图2P所示。
图2P所示的剖面结构示意图为形成的3D NAND存储器的存储单元结构的结构示意图。如图2P所示，该最终形成的3D NAND存储器的存储单元结构包括：
衬底201；
位于衬底201之上的氧化硅203/金属栅223交替堆叠结构；
位于所述氧化硅/金属栅交替堆叠结构内的沟道孔207；所述沟道孔207的底部设置有外延层208；所述外延层208的上表面超过位于最底层的金属栅极223的上表面；
其中，每层金属栅223在靠近所述沟道孔处设置有第一凹槽209，所述第一凹槽209内依次设置有氧化硅层210、氮化硅层211和氧化硅层212和213。其中，氮化硅层211作为存储单元结构的电荷陷阱层。
在图2P所示的存储单元串中，氮化硅层211被氧化硅层212和213所隔断，不再是连通的。不同存储单元层对应的电荷陷阱层是相互独立的，该相互独立的电荷陷阱层不会为电子侧向迁移提供迁移通道，减少了相邻存储单元层之间的电子迁移现象，从而增强了存储单元的数据保持能力。
作为本申请的一可选实施例，所述外延层208的上表面不超过次最底层的金属栅极221的下表面。
作为本申请的另一可选实施例，所述外延层208与其相邻的金属栅极223之间设置有绝缘层222。如此，外延层208、绝缘层222以及最底层金属栅极223形成一个竖直放置的MOS管，该MOS管可以作为源线选择管，也可以称为下选择管。
作为本申请的又一可选实施例，所述存储单元结构还可以包括：设置在所述沟道孔207顶部的漏极接触点220。
以上为本申请实施例提供的3D NAND存储器的存储单元结构及其形成方法的具体实施方式。
通过本申请提供的3D NAND存储器的存储单元结构的形成方法在形成垂直存储单元串时，通过调整工艺方法，使得在形成沟道孔后，形成存储单元层之前，刻蚀沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽。如此，每层存储单元层中的存储单元结构均形成在第一凹槽内，如此，在沿沟道孔竖直方向刻蚀氧化硅和氮化硅时，不同存储单元层中的电荷陷阱层即氮化硅就会沿沟道孔竖直方向相互间隔开，从而使得每层存储单元层具有独立的电荷陷阱层。该相互独立的电荷陷阱层不会为电子侧向迁移提供迁移通道，减少了相邻存储单元层之间的电子迁移现象，从而增强了存储单元的数据保持能力。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种3D NAND存储器的存储单元结构形成方法，其特征在于，包括：
在衬底上形成氧化硅/氮化硅交替堆叠结构；
刻蚀所述氧化硅/氮化硅交替堆叠结构，形成沟道孔，刻蚀停止在衬底表面；
在所述沟道孔的底部生长外延层，所述外延层的上表面超过位于最底层的氮化硅层的上表面；
刻蚀所述沟道孔侧壁上的氮化硅层，以使每层氮化硅层和与其相邻的氧化硅层形成第一凹槽；
在所述沟道孔的底部、侧壁以及所述第一凹槽的表面上依次沉积薄层氧化硅、氮化硅和氧化硅；
向所述沟道孔内填满氧化硅；
沿沟道孔竖直方向刻蚀氧化硅和氮化硅，刻蚀停止于所述外延层的上表面。
2.根据权利要求1所述的方法，其特征在于，所述外延层的上表面不超过次最底层的氮化硅层的下表面。
3.根据权利要求1或2所述的方法，其特征在于，在所述沟道孔的底部和侧壁上依次沉积薄层氧化硅、氮化硅和氧化硅，具体包括：
采用原子层沉积方法所述沟道孔的底部和侧壁上依次沉积薄层氧化硅、氮化硅和氧化硅。
4.根据权利要求1或2所述的方法，其特征在于，所述刻蚀所述沟道孔侧壁上的氮化硅层，具体为：
采用湿法刻蚀工艺刻蚀所述沟道孔侧壁上的氮化硅层。
5.根据权利要求1或2所述的方法，其特征在于，刻蚀氧化硅/氮化硅交替堆叠结构，形成沟道孔，具体包括：
在所述氧化硅/氮化硅交替堆叠结构的上方沉积硬掩模层；
在所述硬掩模层上刻蚀开孔，形成刻蚀窗口；
根据所述刻蚀窗口刻蚀所述氧化硅/氮化硅交替堆叠结构，形成沟道孔。
6.根据权利要求1或2所述的方法，其特征在于，所述沿沟道孔竖直方向刻蚀氧化硅和氮化硅之后，还包括：
在所述沟道孔的侧壁上淀积氧化硅；
在所述沟道孔的底部和侧壁上淀积多晶硅；
在所述多晶硅上淀积氧化硅，所述氧化硅填满所述沟道孔；
刻蚀位于沟道结构顶部的氧化硅，以形成第二凹槽；
在所述第二凹槽内形成漏极接触点；
用氧化硅填平所述第二凹槽；
去除氧化硅/氮化硅交替堆叠结构中的氮化硅层；
在与所述氮化硅层接触的外延层侧表面上形成绝缘层；
在所述氧化硅/氮化硅交替堆叠结构中的氮化硅层位置填充金属介质，形成各层金属栅极。
7.一种3D NAND存储器的存储单元结构，其特征在于，包括：
衬底；
位于衬底之上的氧化硅/金属栅交替堆叠结构；
位于所述氧化硅/金属栅交替堆叠结构内的沟道孔；所述沟道孔的底部设置有外延层；所述外延层的上表面超过位于最底层的金属栅极的上表面；
其中，每层金属栅极在靠近所述沟道孔处设置有第一凹槽，所述第一凹槽内依次设置有氧化硅层、氮化硅层和氧化硅层。
8.根据权利要求7所述的存储单元结构，其特征在于，所述外延层的上表面不超过次最底层金属栅极的下表面。
9.根据权利要求7或8所述的存储单元结构，其特征在于，所述外延层与其相邻的金属栅极之间设置有绝缘层。
10.根据权利要求7或8所述的存储单元结构，其特征在于，所述存储单元结构包括：设置在所述沟道孔顶部的漏极接触点。
CN201710772344.8A 2017-08-31 2017-08-31 一种3d nand存储器的存储单元结构及其形成方法 Active CN107507831B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710772344.8A CN107507831B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的存储单元结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710772344.8A CN107507831B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的存储单元结构及其形成方法

Publications (2)

Publication Number Publication Date
CN107507831A true CN107507831A (zh) 2017-12-22
CN107507831B CN107507831B (zh) 2019-01-25

Family

ID=60694620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772344.8A Active CN107507831B (zh) 2017-08-31 2017-08-31 一种3d nand存储器的存储单元结构及其形成方法

Country Status (1)

Country Link
CN (1) CN107507831B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496360A (zh) * 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
CN109860036A (zh) * 2019-01-02 2019-06-07 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法
CN111463218A (zh) * 2020-04-17 2020-07-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
WO2022000119A1 (zh) * 2020-06-28 2022-01-06 华为技术有限公司 三维存储器及三维存储器的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054670A1 (en) * 2012-08-15 2014-02-27 SanDisk Technologies, Inc. Method of Making a Three-Dimensional Memory Array with Etch Stop
CN103620789A (zh) * 2011-04-11 2014-03-05 桑迪士克科技股份有限公司 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN105810638A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构和制作方法
CN106104803A (zh) * 2013-12-17 2016-11-09 英特尔公司 金属浮栅复合3d nand存储器装置和相关方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620789A (zh) * 2011-04-11 2014-03-05 桑迪士克科技股份有限公司 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法
US20140054670A1 (en) * 2012-08-15 2014-02-27 SanDisk Technologies, Inc. Method of Making a Three-Dimensional Memory Array with Etch Stop
CN106104803A (zh) * 2013-12-17 2016-11-09 英特尔公司 金属浮栅复合3d nand存储器装置和相关方法
CN204130535U (zh) * 2014-09-16 2015-01-28 华中科技大学 一种非易失性三维半导体存储器
CN105810638A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构和制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496360A (zh) * 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
US10784279B2 (en) 2018-10-09 2020-09-22 Yangtze Memory Technologies Co., Ltd. Methods for reducing defects in semiconductor plug in three-dimensional memory device
US11205662B2 (en) 2018-10-09 2021-12-21 Yangtze Memory Technologies Co., Ltd. Methods for reducing defects in semiconductor plug in three-dimensional memory device
CN109860036A (zh) * 2019-01-02 2019-06-07 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法
CN109860036B (zh) * 2019-01-02 2020-11-24 华中科技大学 一种非易失性3d nand存储器的纳米线栅电极及其制备方法
CN111463218A (zh) * 2020-04-17 2020-07-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
WO2022000119A1 (zh) * 2020-06-28 2022-01-06 华为技术有限公司 三维存储器及三维存储器的制备方法

Also Published As

Publication number Publication date
CN107507831B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN107527918B (zh) 一种3d nand存储器存储单元结构及其制造方法
EP3613078B1 (en) Three-dimensional memory device having conductive support structures and method of making thereof
US10242994B2 (en) Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
CN107771356B (zh) 具有外围晶体管的外延半导体基座的三维存储器器件
CN104022121B (zh) 三维半导体器件及其制造方法
US9768192B1 (en) Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
EP3271944B1 (en) Honeycomb cell structure three-dimensional non-volatile memory device
CN104393046B (zh) 三维半导体器件及其制造方法
US9368509B2 (en) Three-dimensional memory structure having self-aligned drain regions and methods of making thereof
US9530787B2 (en) Batch contacts for multiple electrically conductive layers
CN105355602B (zh) 三维半导体器件及其制造方法
US9530785B1 (en) Three-dimensional memory devices having a single layer channel and methods of making thereof
CN107507831B (zh) 一种3d nand存储器的存储单元结构及其形成方法
US20160204122A1 (en) Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
JP2013543266A (ja) 縦型半導体メモリデバイス及びその製造方法
CN104022120A (zh) 三维半导体器件及其制造方法
CN104752361B (zh) 半导体结构的形成方法
CN111403397B (zh) 一种3d nand存储器及其制造方法
CN113178454A (zh) 一种3d nand存储器及其制造方法
TWI458050B (zh) 分離式字元線之製程
CN109417072A (zh) 新颖的3d nand存储器件及其形成方法
TW201220475A (en) Memory device and method of fabricating the same
CN108461498A (zh) 一种3d nand存储器及其制备方法
KR101938004B1 (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN104037175A (zh) 三维半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant