CN107452618A - 基于埋氧化层的SiC PNM IGBT及其制备方法 - Google Patents
基于埋氧化层的SiC PNM IGBT及其制备方法 Download PDFInfo
- Publication number
- CN107452618A CN107452618A CN201710466242.3A CN201710466242A CN107452618A CN 107452618 A CN107452618 A CN 107452618A CN 201710466242 A CN201710466242 A CN 201710466242A CN 107452618 A CN107452618 A CN 107452618A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- emitter stage
- layers
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000012010 growth Effects 0.000 claims abstract description 26
- 230000007704 transition Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 41
- 239000000126 substance Substances 0.000 claims description 21
- 238000004062 sedimentation Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- -1 Nitrogen ion Chemical class 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 11
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000026267 regulation of growth Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 16
- 230000004888 barrier function Effects 0.000 abstract description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 52
- 229910010271 silicon carbide Inorganic materials 0.000 description 52
- 230000008901 benefit Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Abstract
本发明涉及一种基于埋氧化层的SiC PNM IGBT及其制备方法，其中，所述制备方法包括：选取SiC衬底；所述SiC衬底表面连续生长过渡层、第一N‑漂移层、N+缓冲层和P+集电层；去除SiC衬底及过渡层；生长氧化层，并使所述氧化层填满沟槽；磨掉所述第一N‑漂移层上的氧化物，保留沟槽内部的氧化层形成埋氧化层；在第一N‑漂移层和所述埋氧化层表面继续生长第二N‑漂移层；依次制备P型阱层、P+接触区、N+发射区和槽栅；制备集电极、发射极欧姆接触金属层和发射极肖特基接触金属层。本发明埋氧化层的引入相当于将栅极底部加粗，带来瓶颈效应，肖特基势垒抬高了P型基区的电势，二者均起到阻挡空穴的作用，增强了电导调制效应，使器件在大电流下具有较小的导通压降。
Description
技术领域
本发明属半导体器件制备技术领域，特别涉及一种基于埋氧化层的SiC PNM IGBT及其制备方法。
背景技术
目前，我国新型电力电子器件主要有VDMOS及IGBT类器件，而新材料电力电子器件的主要代表是SiC及GaN器件。SiC是典型的宽禁带半导体材料，具有禁带宽度大、临界电场高、载流子饱和速度高、物理化学性质稳定、硬度高、热稳定性好和热导率高等特点，非常适用于制作高温、抗辐射、高频、大功率和高密度集成的电力电子器件。绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,简称IGBT)是在MOSFET和BJT基础上发展起来的一种新型复合功率器件，复合了二者的优点，具有MOS输入、双极输出功能，集BJT器件通态压降小、载流密度大、耐压高和功率MOSFET驱动功率小、开关速度快、输入阻抗高、热稳定性好的优点于一身。自问世以来，很快发展成为中高功率电力电子领域的主流功率开关器件。现已被广泛应用于工业控制、汽车电子、家电产品、网络通信等领域。
SiC IGBT综合了功耗低、击穿电压高、开关速度快的特点，相对于SiCMOSFET以及硅基的IGBT、晶闸管等器件具有显著的优势，特别适用于高温、高压、高频、大功率电力系统应用领域。而SiCMOS器件已推出高击穿电压和低界面态密度的器件，为SiC IGBT的开发铺平了道路。近年来，随着节能减排力度的不断加大以及新能源领域的不断发展，IGBT作为节能高效器件获得了更为广阔的发展空间。
和其他功率器件一样，SiC IGBT结构的优化也主要围绕着降低功耗和提高击穿电压两个方面。从功耗的角度来看SiC IGBT面临的主要问题:为了降低器件的功耗，首先要降低导通电阻，这要求器件的漂移层在通态时有较高浓度的自由载流子，然而，大量的自由载流子又会导致器件关断时间较长，增加器件的关断损耗，所以减小导通电阻和降低关断损耗存在矛盾，这是SiC IGBT存在的主要问题。
因此选择何种材料及工艺制备高质量的SiC IGBT变的尤为重要。
发明内容
基于上述SiC IGBT存在的主要问题，有必要寻求更好的方法来平衡降低导通电阻和减小关断损耗之间的矛盾。若通过结构优化等技术手段只增大发射极附近载流子浓度，由于关断时发射极一侧的载流子在强电场作用下可以被迅速扫出，并不会导致关断时间明显增大，所以这种方法即降低了导通电阻，又没有增加关断损耗，可以很好地解决这个矛盾问题。
基于上述思想，本发明提供了一种基于埋氧化层的SiC PNM IGBT及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种基于埋氧化层的SiC PNM IGBT的制备方法，包括：
(a)选取SiC衬底；
(b)在SiC衬底表面连续生长过渡层、第一N-漂移层、N+缓冲层和P+集电层；
(c)采用化学机械抛光工艺，去除SiC衬底及过渡层；
(d)在第一N-漂移层刻蚀第一沟槽，在第一N-漂移层及第一沟槽内生长氧化层，并使氧化层填满第一沟槽；
(e)去除第一N-漂移层上的氧化物，保留第一沟槽内部的氧化层；
(f)在第一N-漂移层和第一沟槽表面连续生长第二N-漂移层和P型阱层；
(g)对P型阱层内选择性离子注入形成P+接触区和N+发射区；
(h)刻蚀P型阱层、第二N-漂移层、第一N-漂移层及第一氧化层形成第二沟槽，在第二沟槽生长第二氧化层和多晶硅形成槽栅；
(i)制备发射极欧姆接触金属层、集电极和发射极肖特基接触金属层以完成SiCPNM IGBT的制备。
其中，栅极两侧埋氧化层的引入，相当于将栅极底部加粗，由于瓶颈效应，使器件在不需要减小槽栅间距的情况下，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻，且在工艺上与现有工艺兼容。
其中，将发射极接触电极分为两部分，金属与N+发射区接触部分为欧姆接触，金属与P型基区接触部分为肖特基接触。肖特基势垒抬高了P型基区的电势，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻。且由于肖特基二极管指数形式的正向导通特性，在关断过程中不会阻碍空穴流出，反而使空穴流出更快，所以不会增加关断时间，反而会降低开关损耗。
在本发明的一个实施例中，步骤(b)包括：
(b1)对SiC衬底进行RCA标准清洗；
(b2)利用低压热壁化学气相淀积法，在SiC衬底表面生长过渡层；
(b3)利用低压热壁化学气相淀积法，在过渡层表面生长第一N-漂移层；
(b4)利用低压热壁化学气相淀积法，在第一N-漂移层表面生长N+缓冲层；
(b5)利用低压热壁化学气相淀积法，在N+缓冲层表面生长P+集电层。
在本发明的一个实施例中，步骤(g)包括：
(g1)在第一指定区域，在P型阱层内多次选择性铝离子注入，形成P+接触区；
(g2)在第二指定区域，在P型阱层内多次选择性氮离子注入，形成N+发射区；
在本发明的一个实施例中，步骤(i)包括：
(i1)在整个器件表面涂光刻胶，通过显影方法在N+发射区形成发射极欧姆接触金属窗口；在光刻胶和发射极欧姆接触金属窗口表面淀积Ni/Ti/Al合金层，通过超声波剥离形成发射极欧姆接触金属；在900℃温度下，氮气气氛中退火5分钟形成发射极欧姆接触金属层；
(i2)在P+集电层表面淀积Ti/Al合金，在1050℃温度下，氮气气氛中退火3分钟形成集电极；
(i3)在整个器件表面涂光刻胶，通过显影方法在P+接触区形成发射极肖特基接触金属窗口，在光刻胶和发射极欧姆接触金属窗口淀积金属Ni，通过超声波剥离形成发射极肖特基接触金属层。
在本发明的一个实施例中，第二N-漂移层厚度为5μm、氮离子掺杂浓度为2×1014cm-3。
在本发明的一个实施例中，P型阱层的厚度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3。
在本发明的一个实施例中，P+接触区厚度为0.1～0.5μm、铝离子掺杂浓度为1×1019～1×1021cm-3；N+发射区厚度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3。
在本发明的一个实施例中，第一沟槽的宽度大于第二沟槽宽度。
本发明的另一个实施例提供了一种基于埋氧化层的SiC PNM n-IGBT，由上述任一实施例提供的制备方法形成。
本发明的又一个实施例提供了一种基于埋氧化层的SiC PNM n-IGBT，包括：集电极、P+集电层、N+缓冲层、N-漂移层、P型阱层、P+接触区、N+发射区、发射极欧姆接触金属层、发射极肖特基接触金属层、栅极和埋氧化层；其中，
埋氧化层位于栅极两侧；埋氧化层厚度为1～10μm；
发射极欧姆接触金属层的接触金属为Ni/Ti/Al合金；
发射极肖特基接触金属层的接触金属为Ni材料。
与现有技术相比，本发明具有以下有益效果：
1)埋氧化层的引入相当于将栅极底部加粗，带来瓶颈效应，肖特基势垒抬高了P型基区的电势，二者均起到阻挡空穴的作用，增强了电导调制效应，使器件在大电流下具有较小的导通压降；
2)同时由于肖特基二极管指数形式的正向导通特性，没有增大关断损耗；
3)相比于其他为增强电导调制而改进的新结构，本发明提出的新结构在制造工艺上与传统工艺兼容，可行性更高。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种基于埋氧化层的SiC PNM IGBT制备方法流程示意图；
图2a-图2q为本发明一个实施例提供的一种基于埋氧化层的SiC PNM n-IGBT制备方法工艺示意图；
图3a-图3n为本发明一个实施例提供的一种基于埋氧化层的SiC PNM p-IGBT制备方法工艺示意图；
图4为本发明一个实施例提供的一种基于埋氧化层的SiC PNM n-IGBT结构示意图；
图5为本发明一个实施例提供的一种基于埋氧化层的SiC PNM p-IGBT结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于埋氧化层的SiC PNM IGBT制备方法流程示意图，包括：
(a)选取SiC衬底；
(b)在SiC衬底表面连续生长过渡层、第一N-漂移层、N+缓冲层和P+集电层；
(c)采用化学机械抛光工艺，去除SiC衬底及过渡层；
(d)在第一N-漂移层刻蚀第一沟槽，在第一N-漂移层及第一沟槽内生长氧化层，并使氧化层填满第一沟槽；
(e)去除第一N-漂移层上的氧化物，保留第一沟槽内部的氧化层；
(f)在第一N-漂移层和第一沟槽表面连续生长第二N-漂移层和P型阱层；
(g)对P型阱层内选择性离子注入形成P+接触区和N+发射区；
(h)刻蚀P型阱层、第二N-漂移层、第一N-漂移层及第一氧化层形成第二沟槽，在第二沟槽生长第二氧化层和多晶硅形成槽栅；
(i)制备发射极欧姆接触金属层、集电极和发射极肖特基接触金属层以完成SiCPNM IGBT的制备。
优选地，步骤(b)可以包括：
(b1)对SiC衬底进行RCA标准清洗；
(b2)利用低压热壁化学气相淀积法，在SiC衬底表面生长过渡层；
(b3)利用低压热壁化学气相淀积法，在过渡层表面生长第一N-漂移层；
(b4)利用低压热壁化学气相淀积法，在第一N-漂移层表面生长N+缓冲层；
(b5)利用低压热壁化学气相淀积法，在N+缓冲层表面生长P+集电层。
优选地，步骤(g)可以包括：
(g1)在第一指定区域，在P型阱层内多次选择性铝离子注入，形成P+接触区；
(g2)在第二指定区域，在P型阱层内多次选择性氮离子注入，形成N+发射区；
优选地，步骤(i)可以包括：
(i1)在整个器件表面涂光刻胶，通过显影方法在N+发射区形成发射极欧姆接触金属窗口；在光刻胶和发射极欧姆接触金属窗口表面淀积Ni/Ti/Al合金层，通过超声波剥离形成发射极欧姆接触金属；在900℃温度下，氮气气氛中退火5分钟形成发射极欧姆接触金属层；
(i2)在P+集电层表面淀积Ti/Al合金，在1050℃温度下，氮气气氛中退火3分钟形成集电极；
(i3)在整个器件表面涂光刻胶，通过显影方法在P+接触区形成发射极肖特基接触金属窗口，在光刻胶和发射极欧姆接触金属窗口淀积金属Ni，通过超声波剥离形成发射极肖特基接触金属层。
优选地，第二N-漂移层厚度为5μm、氮离子掺杂浓度为2×1014cm-3。
优选地，P型阱层的厚度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3。
优选地，P+接触区厚度为0.1～0.5μm、铝离子掺杂浓度为1×1019～1×1021cm-3；N+发射区厚度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3。
优选地，第一沟槽的宽度大于第二沟槽宽度。
本发明在槽栅两侧引入埋氧化层，相当于将栅极底部加粗，由于瓶颈效应，使器件在不需要减小槽栅间距的情况下，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻，且在工艺上与现有工艺兼容。另外，将发射极接触电极分为两部分，金属与N+发射区接触部分为欧姆接触，金属与P+接触区接触部分为肖特基接触。肖特基势垒抬高了P型阱层的电势，起到阻挡空穴的作用，从而增强了电导调制效应，减小了N-漂移层的电阻，使器件在大电流下具有较小的导通压降。在关断过程中，栅压逐渐降为0，随着电流逐渐减小，器件分压逐渐变大，由于肖特基二极管指数形式的正向导通特性，不会阻碍空穴流出，反而使空穴流出更快，所以不会增加关断时间，反而会降低开关损耗。
实施例二
请参照图2a-图2q，图2a-图2q为本发明一个实施例提供的一种基于埋氧化层的SiC PNM n-IGBT制备方法工艺示意图，该制备方法包括如下步骤：
第1步，如图2a所示，选取N+型SiC衬底片201，对N+型SiC衬底片进行RCA标准清洗；
如图2b所示，在SiC衬底片正面上用低压热壁化学气相淀积法外延生长厚度为10～30μm的过渡层202。
第2步，如图2c所示，在过渡层上外延生长漂移层203，在过渡层上用低压热壁化学气相淀积法外延生长厚度为100～200μm、氮离子掺杂浓度为1×1014～1×1015cm-3的漂移层203。
第3步，如图2d所示，在漂移层上外延生长缓冲层，在漂移层上用低压热壁化学气相淀积法外延生长厚度为1～10μm、氮离子掺杂浓度1×1016～1×1018cm-3的缓冲层204。
第4步，如图2e所示，在缓冲层上外延生长集电区，在缓冲层上用低压热壁化学气相淀积法外延生长厚度为3～5μm、铝离子掺杂浓度1×1018～1×1020cm-3的集电区205。
第5步，如图2f所示，去除衬底及过渡层，采用化学机械抛光工艺，去除器件的衬底及过渡层。
第6步，如图2g所示，刻蚀第一沟槽，利用反应离子刻蚀的方法形成厚度为1～10μm的第一沟槽；如图2h所示，通过热生长的方式形成氧化层，使氧化层填满第一沟槽，磨掉漂移层上的氧化物，只保留第一沟槽内部的氧化层形成埋氧化层206，对SiC片进行平坦化处理。
第7步，如图2i所示，继续在整个结构上外延生长漂移层，用低压热壁化学气相淀积法外延生长厚度为1～20μm、氮离子掺杂浓度为1×1014～1×1015cm-3的漂移层207。
第8步，如图2j所示，在漂移层上外延生长P型阱层，在漂移层上用低压热壁化学气相淀积法外延生长深度为0.5～2μm、铝离子掺杂浓度1×1017cm-3～1×1018cm-3的P型阱层208。
第9步，如图2k所示，在P型阱层内多次选择性铝离子注入，形成形成厚度为0.1～0.5μm、铝离子掺杂浓度1×1019～1×1021cm-3的P+接触区209。
第10步，如图2l所示，在P型阱层内多次选择性氮离子注入，形成深度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3的N+发射区210。
第11步，如图2m所示，制作槽栅，利用反应离子刻蚀的方法形成沟槽；如图2n所示，通过热生长的方式形成氧化层，然后通过淀积的方法在沟槽内形成多晶硅211。
第10步，如图2o所示，淀积形成发射极欧姆接触金属层。在整个SiC片正面涂光刻胶，然后通过显影形成发射极欧姆接触金属窗口，对整个SiC片淀积Ni/Ti/Al合金，之后通过超声波剥离使正面形成发射极欧姆接触金属层，在900℃温度下，氮气气氛中退火5分钟形成发射极欧姆接触层212。
第11步，如图2p所示，淀积形成集电极接触金属层。对整个集电区表面淀积Ti/Al合金，作为集电极接触金属，在1050℃下，氮气气氛中退火3分钟形成集电极接触层213。
第12步，如图2q所示，淀积形成发射极肖特基接触金属层。在整个SiC片正面涂光刻胶，然后通过显影形成发射极肖特基接触金属窗口，对整个SiC片淀积金属Ni，之后通过超声波剥离使正面形成发射极肖特基接触金属层214，不进行退火处理。
实施例三
请参照图3a-图3n，图3a-图3n为本发明一个实施例提供的一种基于埋氧化层的SiC PNM p-IGBT制备方法工艺示意图，该制备方法包括如下步骤：
第1步，如图3a所示，选取N+型SiC衬底片作为集电层301，对N+型SiC衬底片进行RCA标准清洗；
第2步，如图3b所示，在SiC衬底表面上用低压热壁化学气相淀积法外延生长厚度为1～10μm、铝离子掺杂浓度1×1016～1×1018cm-3的缓冲层302。
第3步，如图3c所示，在缓冲层上用低压热壁化学气相淀积法外延生长厚度为100～200μm、铝离子掺杂浓度为1×1014～1×1015cm-3的漂移层303。
第4步，如图3d所示，利用反应离子刻蚀的方法形成深度为1～10μm的沟槽；如图3e所示，通过热生长的方式形成氧化层，使氧化层填满沟槽，磨掉漂移层上的氧化物，只保留沟槽内部的氧化层304，对碳化硅片进行平坦化处理。
第5步，如图3f所示，继续在整个结构上外延生长漂移层，在过渡层上用低压热壁化学气相淀积法外延生长厚度为1～20μm、铝离子掺杂浓度为1×1014～1×1015cm-3的漂移层305。
第6步，如图3g所示，在漂移层上用低压热壁化学气相淀积法外延生长深度为0.5～2μm、氮离子掺杂浓度1×1017cm-3～1×1018cm-3的N型阱区306。
第7步，如图3h所示，在N型基区内多次选择性氮离子注入，形成形成厚度为0.1～0.5μm、氮离子掺杂浓度1×1019～1×1021cm-3的N+接触区307。
第8步，如图3i所示，在N型基区内多次选择性铝离子注入，形成形成深度为0.1～0.5μm、铝离子掺杂浓度1×1018～1×1020cm-3的P+发射区308。
第9步，如图3j所示，制作槽栅，利用反应离子刻蚀的方法形成沟槽；如图3k所示，通过热生长的方式形成氧化层，然后通过淀积的方法在沟槽内形成多晶硅309。
第10步，如图3l所示，淀积形成发射极欧姆接触金属层。对整个碳化硅片淀积Ti/Al合金，之后通过超声波剥离使正面形成发射极欧姆接触金属层，在1050℃温度下，氮气气氛中退火3分钟形成发射极欧姆接触金属层310。
第11步，如图3m所示，淀积形成集电极接触金属层。对整个集电区表面淀积Ni/Ti/Al合金，作为集电极接触金属，在900℃下，氮气气氛中退火5分钟形成集电极接触金属层311。
第12步，如图3n所示，淀积形成发射极肖特基接触金属层。在整个碳化硅片正面涂光刻胶，然后通过显影形成发射极肖特基接触金属窗口，对整个碳化硅片淀积金属Ni，之后通过超声波剥离使正面形成发射极肖特基接触金属层312，不进行退火处理。
实施例四
请参见图4，图4为本发明实施例提供的一种基于埋氧化层的SiC PNM n-IGBT结构示意图，包括：
集电极401，P+集电层402，N+缓冲层403，N-漂移层404，P型阱层405，P+接触区406，N+发射区407，发射极欧姆接触金属层408，发射极肖特基接触金属层409，栅极410和埋氧化层411。其中，
埋氧化层位于栅极两侧；埋氧化层厚度为1～10μm；
发射极欧姆接触金属层的接触金属为Ni/Ti/Al合金；Ni/Ti/Al合金与N+发射区接触部分形成发射极欧姆接触；
发射极肖特基接触金属层的接触金属为Ni材料；Ni材料与P+接触区接触部分形成发射极欧姆接触。
其中，栅极两侧埋氧化层的引入，相当于将栅极底部加粗，由于瓶颈效应，使器件在不需要减小槽栅间距的情况下，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻，且在工艺上与现有工艺兼容。
其中，将发射极接触电极分为两部分，金属与N+发射区接触部分为欧姆接触，金属与P型基区接触部分为肖特基接触。肖特基势垒抬高了P型基区的电势，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻。且由于肖特基二极管指数形式的正向导通特性，在关断过程中不会阻碍空穴流出，反而使空穴流出更快，所以不会增加关断时间，反而会降低开关损耗。
优选地，N-漂移层包括厚度为135μm的第一N-漂移层和厚度为5μm的第二N-漂移层。
优选地，P+集电层厚度为3～5μm；N+缓冲层厚度为1～3μm。
实施例五
请参见图5，图5为本发明实施例提供的一种基于埋氧化层的SiCPNM-p-IGBT结构示意图，以p-IGBT为例，包括：
集电极501，N+集电层502，P+缓冲层503，P-漂移层504，N型阱层505，N+接触区506，P+发射区507，发射极欧姆接触金属层508，发射极肖特基接触金属层509，栅极510和埋氧化层511。其中，
埋氧化层位于栅极两侧；
P+发射区与金属接触部分形成发射极欧姆接触；N+接触区与金属接触部分形成发射极肖特基接触。
本实施例做出了两点改进:第一点是槽栅两侧埋氧化层的引入，相当于将栅极底部加粗，由于瓶颈效应，使器件在不需要减小槽栅间距的情况下，起到阻挡电子的作用，从而增强了电导调制效应，降低了导通电阻，且在工艺上与现有工艺兼容。第二点是将发射极接触电极分为两部分，金属与P+发射区接触部分为欧姆接触，金属与N型基区接触部分为肖特基接触。肖特基势垒降低了N型基区的电势，起到阻挡电子的作用，从而增强了电导调制效应，降低了导通电阻。且由于肖特基二极管指数形式的正向导通特性，在关断过程中不会阻碍电子流出，反而使电子流出更快，所以不会增加关断时间，反而会降低开关损耗。另外，相对于n-IGBT，p-IGBT的制作选用n型衬底，n型衬底电阻率低、质量好，这是p-IGBT相对于n-IGBT的优势所在
综上，本文中应用了具体个例对本发明一种基于埋氧化层的SiC PNM IGBT的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种基于埋氧化层的SiC PNM IGBT的制备方法，其特征在于，包括：
(a)选取SiC衬底；
(b)在所述SiC衬底表面连续生长过渡层、第一N-漂移层、N+缓冲层和P+集电层；
(c)采用化学机械抛光工艺，去除所述SiC衬底及所述过渡层；
(d)在所述第一N-漂移层刻蚀形成第一沟槽，在所述第一N-漂移层及所述第一沟槽内生长第一氧化层，并使所述第一氧化层填满所述第一沟槽；
(e)去除所述第一N-漂移层上的第一氧化层，保留所述第一沟槽内部的第一氧化层；
(f)在所述第一N-漂移层和所述第一沟槽表面连续生长第二N-漂移层和P型阱层；
(g)对所述P型阱层内选择性离子注入形成P+接触区和N+发射区；
(h)刻蚀所述P型阱层、所述第二N-漂移层、所述第一N-漂移层及所述第一氧化层形成第二沟槽，在所述第二沟槽生长第二氧化层和多晶硅形成槽栅；
(i)制备发射极欧姆接触金属层、集电极和发射极肖特基接触金属层以完成所述SiCPNM IGBT的制备。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)对所述SiC衬底进行RCA标准清洗；
(b2)利用低压热壁化学气相淀积法，在所述SiC衬底表面生长所述过渡层；
(b3)利用低压热壁化学气相淀积法，在所述过渡层表面生长第一N-漂移层；
(b4)利用低压热壁化学气相淀积法，在所述第一N-漂移层表面生长所述N+缓冲层；
(b5)利用低压热壁化学气相淀积法，在所述N+缓冲层表面生长所述P+集电层。
3.根据权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在第一指定区域，在所述P型阱层内多次选择性铝离子注入形成所述P+接触区；
(g2)在第二指定区域，在所述P型阱层内多次选择性氮离子注入形成所述N+发射区。
4.根据权利要求1所述的制备方法，其特征在于，步骤(i)包括：
(i1)在整个器件表面涂光刻胶，通过显影方法在所述N+发射区形成发射极欧姆接触金属窗口；在所述光刻胶和所述发射极欧姆接触金属窗口表面淀积Ni/Ti/Al合金层，通过超声波剥离形成发射极欧姆接触金属；在900℃温度下，氮气气氛中退火5分钟形成所述发射极欧姆接触金属层；
(i2)在所述P+集电层表面淀积Ti/Al合金，在1050℃温度下，氮气气氛中退火3分钟形成所述集电极；
(i3)在整个器件表面涂光刻胶，通过显影方法在所述P+接触区形成发射极肖特基接触金属窗口，在所述光刻胶和所述发射极欧姆接触金属窗口淀积金属Ni，通过超声波剥离形成所述发射极肖特基接触金属层。
5.根据权利要求1所述的制备方法，其特征在于，所述第二N-漂移层厚度为5μm、氮离子掺杂浓度为2×1014cm-3。
6.根据权利要求1所述的制备方法，其特征在于，所述P型阱层的厚度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3。
7.根据权利要求1所述的制备方法，其特征在于，所述P+接触区厚度为0.1～0.5μm、铝离子掺杂浓度为1×1019～1×1021cm-3；所述N+发射区厚度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3。
8.根据权利要求1所述的制备方法，其特征在于，所述第一沟槽的宽度大于所述第二沟槽宽度。
9.一种基于埋氧化层的SiC PNM IGBT，其特征在于，所述IGBT由权利要求1～8任一项所述的方法制备形成。
10.一种基于埋氧化层的SiC PNM IGBT，其特征在于，包括：集电极、P+集电层、N+缓冲层、N-漂移层、P型阱层、P+接触区、N+发射区、发射极欧姆接触金属层、发射极肖特基接触金属层、栅极和埋氧化层；其中，
所述埋氧化层位于栅极两侧；所述埋氧化层厚度为1～10μm；
所述发射极欧姆接触金属层的接触金属为Ni/Ti/Al合金；
所述发射极肖特基接触金属层的接触金属为Ni材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710466242.3A CN107452618B (zh) | 2017-06-19 | 2017-06-19 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710466242.3A CN107452618B (zh) | 2017-06-19 | 2017-06-19 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107452618A true CN107452618A (zh) | 2017-12-08 |
| CN107452618B CN107452618B (zh) | 2019-11-26 |
Family
ID=60487081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710466242.3A Active CN107452618B (zh) | 2017-06-19 | 2017-06-19 | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107452618B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312811A (zh) * | 2020-03-04 | 2020-06-19 | 厦门市三安集成电路有限公司 | 碳化硅欧姆接触结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| JP2003174168A (ja) * | 2001-12-05 | 2003-06-20 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| US20070210410A1 (en) * | 2006-03-10 | 2007-09-13 | Franz Hirler | Edge Termination Structure For Semiconductor Components |
| US20130256746A1 (en) * | 2012-04-02 | 2013-10-03 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
| CN105957886A (zh) * | 2016-06-28 | 2016-09-21 | 中国科学院微电子研究所 | 一种碳化硅双极结型晶体管 |
| CN106098764A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106409898A (zh) * | 2016-11-01 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
-
2017
- 2017-06-19 CN CN201710466242.3A patent/CN107452618B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| JP2003174168A (ja) * | 2001-12-05 | 2003-06-20 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| US20070210410A1 (en) * | 2006-03-10 | 2007-09-13 | Franz Hirler | Edge Termination Structure For Semiconductor Components |
| US20130256746A1 (en) * | 2012-04-02 | 2013-10-03 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
| CN105957886A (zh) * | 2016-06-28 | 2016-09-21 | 中国科学院微电子研究所 | 一种碳化硅双极结型晶体管 |
| CN106098764A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106409898A (zh) * | 2016-11-01 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312811A (zh) * | 2020-03-04 | 2020-06-19 | 厦门市三安集成电路有限公司 | 碳化硅欧姆接触结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107452618B (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN107275407A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN105226093B (zh) | GaN HEMT器件及其制作方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN107256864A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN106067480A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107658215A (zh) | 一种碳化硅器件及其制作方法 | |
| CN104810282A (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN103247671B (zh) | 一种具有块状浮动结的碳化硅sbd器件及其制造方法 | |
| CN109509795A (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN103928321B (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN107078156A (zh) | 具有降低翘曲风险的反向导通闸控双极导通装置及方法 | |
| CN107452624A (zh) | 肖特基接触SiC IGBT及其制备方法 | |
| CN107452618A (zh) | 基于埋氧化层的SiC PNM IGBT及其制备方法 | |
| CN110504313A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |