CN107447254B - 制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法 - Google Patents

制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法 Download PDF

Info

Publication number
CN107447254B
CN107447254B CN201710403667.XA CN201710403667A CN107447254B CN 107447254 B CN107447254 B CN 107447254B CN 201710403667 A CN201710403667 A CN 201710403667A CN 107447254 B CN107447254 B CN 107447254B
Authority
CN
China
Prior art keywords
layers
layer
perovskite
single crystal
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710403667.XA
Other languages
English (en)
Other versions
CN107447254A (zh
Inventor
杨博宇
洪铭辉
郭瑞年
林延勳
林耕雍
万献文
郑兆凱
卢冠傑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107447254A publication Critical patent/CN107447254A/zh
Application granted granted Critical
Publication of CN107447254B publication Critical patent/CN107447254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造具有钙钛矿单晶结构的材料的方法，包括：交替地生长一第一层和一第二层在一基板上，其中，上述第一层与上述第二层的组成不同，且上述第一层及上述第二层为多个；以及将上述第一层和上述第二层退火，形成一具有钙钛矿单晶结构的材料。

Description

制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法
技术领域
本揭露是关于一种具有单晶钙钛矿结构的材料、包含单晶钙钛矿结构的装置以及其制造方法。
背景技术
具有钙钛矿相关结构的材料显示出技术上重要的性质，包括铁性体(ferroic)、高介电常数，超导和光学性质。钙钛矿结构的实例包括立方晶钙钛矿、斜方晶钙钛矿、菱方晶钙钛矿和六方晶钙钛矿。将具有钙钛矿结构的材料应用于制造光电元件已经在工业和学术领域中引起了广泛的关注。例如，由于具有大于175μm的长载流子扩散长度，钙钛矿型太阳能电池的效率可达31％，使其成为光电应用中有前途的候选者。目前，有机和无机的复合式钙钛矿材料是采用较低成本的方法(诸如旋涂)制成。包含钙钛矿结构中的晶界和缺陷，以及用于成长钙钛矿结构的基板与钙钛矿结构的界面的缺陷，可能导致载流子(电子和空穴)散射，从而使光电元件的效能劣化。最近，由丘克拉斯基法(Czochralski method)或粉末烧结法制造的具有钙钛矿结构的材料已经被用于微电子应用。然而，在制造钙钛矿结构材料时，丘克拉斯基法通常需要非常高的生长温度并且被限制于非常小的区域，因此丘克拉斯基法无法将钙钛矿材料整合于市售半导体基板(通常具有大尺寸且不能经受极高温度)上。与具有钙钛矿型单晶的材料相比，粉末烧结通常形成多晶并且不可避免地降低了所需的性质。亦即，现有钙钛矿材料的界面品质和稳定性差，并且现有的方法可能无法满足现代电子元件和新一代电子元件的要求。
发明内容
本揭露的一实施方式，提供一种制造具有钙钛矿单晶结构材料的方法，包括以下步骤：生长多个第一层和多个第二层在一基板上，其中，多个第一层中的每一个与多个第二层中的每一个彼此直接交替地生长，多个第一层具有相同的第一组成，多个第二层具有相同的第二组成，且第二组成与第一组成不同；以及通过将多个第一层和多个第二层退火，将彼此交替堆叠的多个第一层和多个第二层转换成具有钙钛矿单晶结构的材料，上述材料包含多个第一层和多个第二层的元素。
本揭露的另一实施方式，提供一种制造一晶体管的方法，包括以下步骤：形成一源极和一漏极区域；交替地生长一第一层和一第二层在该源极和该漏极区之间的一沟道区上，其中，该第一层及该第二层是多个，且该第一层与该第二层的组成不同；将该第一层及该第二层退火，形成一具有钙钛矿单晶结构的栅极绝缘层；以及形成一覆盖栅极绝缘层的一栅电极。
本揭露的另一实施方式，提供一种制造具有钙钛矿单晶结构的材料的方法包括以下步骤：通过原子层沉积(ALD)或分子束沉积(MBD)生长多个第一层和多个第二层在一基板上，其中，多个第一层中的每一个与多个第二层中的每一个彼此直接交替地生长，多个第一层具有相同的第一组成，多个第二层具有相同的第二组成，且第二组成与第一组成不同；以及通过将多个第一层和多个第二层在450℃至600℃的温度范围内进行退火，将彼此交替堆叠的多个第一层和多个第二层转换成具有钙钛矿单晶结构的一材料，材料包含多个第一层和多个第二层的元素。
本揭露的另一实施方式，提供一种制造具有钙钛矿单晶结构的材料的方法包括以下步骤：通过原子层沉积(ALD)或分子束沉积(MBD)交替生长多个Al层和Y层在一基板上；以及通过将多个Al层和多个Y层在臭氧或O2环境中进行退火，形成具有钙钛矿单晶结构的YAlO3。
附图说明
当结合附图一起阅读时，从以下详细描述可以最佳地理解本揭露的各方面。值得注意的是，根据工业中的标准方法，各种特征结构并非按比例绘制。事实上，为了论述的清楚性，各种特征结构的尺寸可以任意地增大或缩小。
图1为根据本揭露一些实施方式绘制的用于形成钙钛矿型单晶的多层结构的剖视图；
图2为根据本揭露一些实施方式绘制的具有钙钛矿型单晶的结构的剖视图；
图3为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法流程图；
图4为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶结构的方法的剖视图；
图5为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶结构的方法的剖视图；
图6为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图7为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图8为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图9为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图10为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图11A与图11B分别绘示通过X光绕射(XRD)进行法向扫描(normal scan)及偏离法向扫描(off-normal scan)的概念图；
图12A为经由XRD进行法向扫描所获得YAlO3经退火的结构的特征，图12B为跨YAlO3(004)反射的摇摆曲线，图12C为跨YAlO3(012)反射的
Figure GDA0002994944980000031
扫描，图12D为GaAs(20-2)于平面内径向扫描，及图12E为跨YAlO3(110)反射的摇摆曲线；
图13A与图13B为根据本揭露一些实施方式绘制的制造具有钙钛矿型单晶的结构的方法的剖视图；
图14A至图14C分别绘示沿着源极区及漏极区方向截取的第一剖视图、沿着与上述沿着源极区及漏极区方向垂直的方向截取的第二剖视图，以及晶体管的俯视图，此晶体管的栅极绝缘层由根据本揭露实施方式的具有钙钛矿结构的材料实施，并且图14D为制造图14A至图14C所示晶体管的流程图；
图15A与图15B分别为环绕式栅极(gate-All-around)晶体管的剖视图及俯视图，此晶体管的栅极绝缘层由根据本揭露实施方式的具有钙钛矿结构的材料实施。
具体实施方式
以下揭露内容提供了用于实施所提供标的的不同特征的许多不同实施方式或实施例。下文描述部件和布置的特定实例以简化本揭露案。此等实例当然仅为实施例，并且并非意欲限制。例如，在下面的描述中在第二特征上方或之上形成第一特征可以包括其中第一和第二特征形成为直接接触的实施例，并且亦可包括其中可以在第一和第二特征之间形成额外特征，以使得第一和第二特征可能不直接接触的实施例。此外，本揭露可以在各个实例中重复附图标记和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所论事的各个实施例和/或配置之间的关系。
此外，为了便于描述，可以在本文中使用空间相对术语，例如“在……下方”，“在……下面”，“在……之下”，“在……上方”，“在……上面”等以描述如图所示的一个元件或特征与另一个元件或特征(多个元件或特征)的关系。此等空间相对术语意欲涵盖装置在使用或操作中除了图中所示的取向之外的不同取向。此装置可以以其他方式取向(旋转90度或处于其他取向)，并且本文中使用的空间相对描述符亦可以相应地解释。
在整个揭露内容中，用于描述参数的“约”或“大致”意味着设计误差/边限、制造误差/边限、量测误差等被视为用于定义参数。此类描述应该是本领域中的一般技艺人士可识别的。
图1为根据本揭露一些实施方式绘制的用于形成钙钛矿型单晶的多层结构的剖视图，图2为根据本揭露一些实施方式绘制的具有钙钛矿型单晶的结构的剖视图。
参照图1与图2，具有如图2所示钙钛矿型单晶的结构160是由堆叠的多层结构159形成，此堆叠的多层结构159包括多个第一层130及多个第二层140交替地堆叠在基板100上，如图1所示。
基板100可为III-V族化合物半导体，包括AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)，或InyGa1-yAs(0<y<1)。在其他实施例中，基板可以是II-VI族或IV族半导体，诸如Si及Ge。或者，基板100可以为钙钛矿材料，诸如LaAlO3及SrTiO3。在具有钙钛矿型单晶的结构160形成于其上的基板100的表面可以为通过例如化学机械研磨(CMP)获得的平坦表面，或者可以为具有图案化结构如台阶形成于其上的表面，或者为具有任何有意形成或无意形成的纹理的表面。在一些实施例中，具有钙钛矿型单晶的结构160中的上述多个第一层130及上述多个第二层140中的每一层可以延伸到基板100的整个沉积表面，但是本揭露不限于此。
在一些实施例中，构成上述包含钙钛矿型单晶的结构160的材料可具有化学式ABX3。A为稀土元素，包括Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu中的一种或多种，或者A为碱土元素，包括Be、Mg、Ca、Sr及Ba中的一种或多种，或者A为有机化合物CH3NH3。B为非稀土元素，包括Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn及Pb中的一种或多种，或者B为稀土元素或过渡金属。X为非金属元素，包括O、S、Se、Te、F、Cl、Br、I及At中的一种或多种。
根据一些实施例，多个第一层130中的每一层及多个第二层140中的每一层可为金属氧化物层。例如，第一层130可以为通过自限反应沉积方法(self-limiting reactiondeposition method)形成的Al2O3层，此自限反应沉积方法诸如原子层沉积(ALD)、分子束沉积(MBD)以及分子层沉积(MLD)但不限于此，并且第二层140可以是通过自限反应沉积方法形成的Y2O3层，此自限反应沉积方法诸如ALD、MBD及MLD但不限于此。根据其他实施例，第一层130可以为Y2O3层，并且第二层140可以为Al2O3层。
根据一些实施例，包括多个第一层130中的单一层或多个第二层140中的单一层的结构可能不具有钙钛矿结构；然而，具有交替堆叠的第一层130和第二层140的两个或两个以上退火层的结构可以具有钙钛矿结构。参照稍后将描述的图3至图12E，此等特征将更加显而易见。
尽管如图1及图2所示，具有钙钛矿型单晶的结构160是由交替堆叠在基板100上的三对或三对以上的第一层130及第二层140形成，但是本揭露不应限于此。根据一些实施例，具有钙钛矿型单晶的结构160可以由仅一对第一层130和第二层140形成，由一对第一层130和第二层140以及额外的第一层130形成，由两对第一层130及第二层140形成，或由两对第一层130及第二层140以及额外的第一层130形成。
在一些实施例中，多个第一层130及多个第二层140中的每一层具有在约0.2nm至约0.2μm范围内的厚度，并且堆叠的第一层130及第二层140的总厚度在约0.5nm至约10μm的范围内。在一些实施例中，堆叠的第一层130及第二层140的总厚度可以为约10nm至约20nm，并且堆叠的第一层130及第二层140中的每一层可以在约1nm至约2nm的范围内，具体取决于具有钙钛矿型单晶的结构160的应用。
根据一些实施例，交替堆叠的第一层130及第二层140在厚度方向(亦即，第一层130及第二层140的堆叠方向)上的分布可以是均匀的或不均匀的，使得构成第一层130及第二层140的组合物的比率随着第一层130及第二层140的厚度变化。
例如，第一层130的第一厚度t1与第二层140的第二厚度t2的比率符合由构成第一层130及第二层140的相应材料决定的准则。根据一些实施例，第一厚度t1与第二厚度t2的比率是基本上恒定的。在本揭露中，“基本上恒定”意即具有边际(margins)/误差的一完全恒定(complete constant)，其可以在恒定值的±5％以内。
为了形成化学计量的单晶结构160，第一层130的第一厚度t1和第二层140的第二厚度t2(或t1与t2的比率)符合以下等式(1)：
Figure GDA0002994944980000061
其中A是沉积面积，ρ1和ρ2分别是第一层130及第二层140的密度，并且M1及M2分别是构成第一层130及第二层140的材料的莫耳质量。
在第一层130是Al2O3并且第二层140是Y2O3层的情况下，ρ1及ρ2分别为约4g/cm3及约5g/cm3，并且M1及M2分别为约101.96g/mol及约225.81g/mol。基于等式(1)，可以将第一厚度t1与第二厚度t2的比率确定为约1:1.77。
仍然参照图1及图2，第一阻障层110可以选择性地在形成多个第一层130及多个第二层140之前形成。第一阻障层110可以通过例如分子束磊晶(MBE)或金属有机化学气相沉积(MOCVD)形成。通过形成第一阻障层110，可以提供具有比基板100更适合条件的表面，包含更好的晶格匹配和更少的缺陷，以便经由自限反应沉积方法(诸如ALD及MBD)来促进第一层130及第二层140的后续形成。在基板100是n-GaAs(111)A基板的情况下，第一阻障层110可以是厚度为约0.3nm至约300nm(例如约2nm)的GaAs(111)A-2x2磊晶层，此磊晶层由例如MBE形成。若第一阻障层110的厚度小于0.3nm，则第一阻障层110可能仍然具有一定程度的晶格匹配和大量缺陷，不适合进行后续制程。在另一方面，若第一阻障层110的厚度大于约300nm，则形成第一阻障层110的处理时间可能太长。
根据一些实施例，可以通过自限制反应沉积方法(诸如ALD及MBD)在第一阻障层110与多个第一层130及多个第二层140的堆叠结构之间形成第二阻障层120。在一些实施例中，第二阻障层120可以具有与第二层140相同的组成。例如，在第二层140为Y2O3层的情况下，第二阻障层120亦为Y2O3层，但是第二阻障层120的厚度可以与第二层140相同或不同。通过形成第二阻障层120，若第一层130由Al2O3形成，则第一层130不与除了Y2O3层之外的任何其他层直接接触。因为第二阻障层120可以有效地钝化基板和/或先前形成的层(诸如第一阻障层110)，所以可以减小界面陷阱密度。例如，Y2O3可以有效地钝化GaAs表面，因此在进行后续处理之前，将Y2O3作为第二阻障层120，以便降低后续形成的多层结构与n-GaAs(111)A基板100之间的界面陷阱密度。由Y2O3形成的第二阻障层120的厚度及与第二阻障层120紧邻的第一层130的厚度的比率可能符合或者可能不符合等式(1)中定义的比率。根据一些实施例，第二阻障层120的厚度小于第二层140的第二厚度t2，即使两个层由相同的材料和/或通过相同的方法形成。在一些实施例中，可以省略第一阻障层110，并且在此种情况下，第二阻障层可以直接形成在基板100上。
仍然参照图1及图2，由与第一层130相同的材料或能够防止最外面的第二层140直接暴露于空气中的任何其他合适的材料(例如HfO2)形成的保护层150可以选择性地设置在多个第一层130及多个第二层140的最上层之上。在形成多个第一层130及多个第二层140之后，可以通过自限反应沉积方法(诸如ALD及MBD)形成保护层150。因此，即使第二层140是由具有比Al2O3及HfO2相对更高的吸湿性的Y2O3形成，亦可以防止由于第二层140吸收来自空气的水分导致的劣化。保护层150的厚度(若保护层150由Al2O3形成)和紧邻保护层150的第二层140的厚度可能符合或者可能不符合等式(1)所要求的关系。根据一些实施例，保护层150的厚度大于第一层130的第一厚度t1，即使两个层由相同的材料及/或通过相同的方法形成。
在保护层150是由构成第一层130的相同材料形成并且第二阻障层120是由构成第二层140的相同材料形成的情况下，在紧邻的层(如最外面的第二层140与保护层150)之间的边界或在紧邻的层(如最里面的第一层130与第二阻障层120)之间的边界可能在退火之后偏移，此是因为保护层150的某部分与第二阻障层120的某部分可能在退火过程中参与包含钙钛矿型单晶的结构160的形成。
图3为根据本揭露一些实施方式绘制的具有钙钛矿型单晶的结构的制造方法流程图。
根据一些实施例，在步骤S305中，通过MBE在MBE腔室内部的基板100上形成第一阻障层110(如图4所示)。基板100可以是上述基板之一，并且在此将不再赘述，以避免冗余。在步骤S310中，多个层压层，包括第二阻障层120(参见图4)、交替堆叠的第一层130及第二层140(参见图5至图8)以及保护层150(参见图9)通过ALD形成在例如原子层沉积(ALD)腔室中。根据一些实施例，可以省略步骤S305，并且在此种情况下，将基板100直接装载到ALD腔室中。在一些实施例中，利用ALD在ALD腔室内形成交替堆叠的第一层130和第二层140之后，可以用MBE在MBE腔室内选择性地形成保护层150。此后，在步骤S320中，将已形成的层与基板100一起在退火腔室中退火，以进一步形成具有钙钛矿型单晶的结构。在一些实施例中，形成具有钙钛矿型单晶的结构的温度可能非常低，因此当形成上述多层的生长温度达到形成温度时，不需要额外的退火处理。在此种情况下，可以省略步骤S320。在下文中，将参照图4至图10来详细描述步骤S310和S320。
图4至图10为根据本揭露一些实施方式绘制的具有钙钛矿型单晶结构的制造方法的剖视图。
为了方便起见，参照图4至图10来描述通过ALD形成一对或多对Al2O3和Y2O3层，继之以退火制程来形成具有钙钛矿结构的YAlO3的方法，此方法作为实例，但是本揭露不限于此。
如图4所示，通过MBE在基板100上形成第一阻障层110。在基板100是n-GaAs(111)A基板并且具有钙钛矿结构的层是YAlO3层的情况下，第一阻障层110可以是GaAs(111)A-2x2磊晶层，其厚度为约0.3nm至约300nm，例如约1至5nm，或约2nm。
随后及/或选择性地，通过ALD在第一阻障层110上形成第二阻障层120，诸如Y2O3层。根据一些实施例，此额外的Y2O3层具有例如约1nm的厚度，可以最小化基板100及/或第一阻障层110对后续形成的交替堆叠的第一层130及第二层140的影响。
此后，第二阻障层120的上表面通过例如将水蒸汽供应到ALD腔室中的处理使其具有-OH基团。一般技艺人士应该理解，在图4中所示的-OH基团仅是为了便于说明，并且将第二阻障层120的外表面制备成具有-OH基团可以是图5所示制程的一部分。或者，若三甲基铝(TMA)分子(一种通过ALD形成Al2O3的示例性前驱物)可以附着到第二阻障层120的表面上，则可以省略使第二阻障层120的外表面具有-OH基团的制备步骤。在一些实施例中，当氧气或臭氧代替水蒸汽供应到ALD腔室中时可能形成富氧表面，而非将第二阻障层120的外表面制备为具有-OH基团。
现参照图5，在处理压力和沉积温度已经分别建立为例如约3托(Torr)至约10托以及约200℃至约350℃后，将选自包括Ar、He或N2的一组惰性气体的载气引入到ALD腔室中。此后，使前驱物(如TMA)与载气一起流入ALD腔室，以在第二阻障层120上产生含有氧化铝的单层(如步骤S510及S520所示)。
随后，前驱物TMA的流动终止。同时，载气流动继续吹扫ALD腔室，以去除剩余的TMA和在含氧化铝单层形成期间产生的副产物(如步骤S520所示)。
此后，将含氧反应物的气流如水蒸汽、氧气或臭氧引入ALD腔室中。因此，存在于含氧化铝单层上的-CH3与反应物反应，使得氧被化学吸附到此含氧化铝单层内以形成Al2O3单层(如步骤S530所示)。
接着，终止含氧反应物的流动。同时，继续载气的流动，吹扫ALD腔室，以去除剩余的含氧反应物和在Al2O3单层形成期间产生的副产物(如步骤S540所示)。
上述步骤S510至S540可以重复多次，直到多个Al2O3单层达到对应于图6中所示的第一层130的期望厚度。
在步骤S510至S540之后，可以用其他合适的前驱物和反应物，诸如Y(EtCp)3、(iPrCp)2Y(iPr-amd)、Y(iPrCp)3、Y(Cp)3，以及Y(MeCp)3生长由Y2O3形成的第二层140，但是本揭露不限于此。当第一层130的厚度或形成构成第一层130的多个Al2O3单层的循环数确定时，可以基于等式(1)来确定第二层140的厚度(亦即，重复形成构成第二层140的多个Y2O3单层所需的循环数)。为了避免冗余，形成如图7所示第二层140的步骤将不详细阐述。
应当理解，若第二阻障层120通过ALD形成，则第二阻障层120亦可参考步骤S510至S540以其他合适的前驱物及反应物形成。
参照图8，可以根据上述步骤交替地形成额外的第一层130和第二层140，以形成多层结构159。考虑到具有钙钛矿结构YAlO3的最终厚度和Al2O3层及Y2O3层的单独厚度限制，可以确定构成多层结构159的Al2O3层及Y2O3层堆叠对的数目。
此后，如图9所示，可以选择性地形成保护层150以保护多个第一层130及第二层140。保护层150可以通过ALD、MBE、MLD或任何其他合适的制程形成。根据一些实施例，保护层150是额外的Al2O3层，使得水分不能直接接触最外面的Y2O3层。
现参照图10，将基板100、包括第一阻障层110与第二阻障层120的层压层、具有交替堆叠的第一层130及第二层140的多层结构159以及保护层150一起在退火腔室中于退火温度(例如，约300℃至约900℃)下退火约2秒至约10小时。退火温度可以以例如约50℃/秒的速率从室温升高。根据一些实施例，形成具有钙钛矿型单晶的YAlO3的退火制程可以在约850℃至约950℃下进行约2秒至约90秒。根据一些实施例，当目标晶体是具有钙钛矿型单晶的SrTiO3时，退火制程可以在约450℃至约600℃下进行约10分钟至约1.5小时。根据一些实施例，形成具有钙钛矿结构SrTiO3的退火制程可以在更高的温度下(例如在约900℃下)进行较短时间，例如约4分钟至约10分钟。根据一些实施例，当目标晶体是具有钙钛矿型单晶的BaTiO3时，退火过程可以在约450℃至约600℃下进行约10分钟至约1.5小时。退火可以通过退火腔室或熔炉进行。或者，可以通过激光退火进行退火。退火制程可以在空气或具有低反应性的气体(诸如N2、He及Ar)或高反应性气体(诸如O2及臭氧)中进行。
退火前Al2O3层和/或Y2O3层的单独厚度可以为约0.3nm至约0.5nm至约10nm或约20nm。如上所述，第一层130的厚度及与其相邻的第二层140的厚度符合等式(1)。作为实例，Y2O3层与Al2O3层的厚度比率可以为约1.77，但是在考虑设计、制造或量测误差/余量时本揭露不限于此。
在退火之后，交替堆叠的第一层130和第二层140转换成具有钙钛矿结构的YAlO3层160。
本领域的一般技艺人士应当理解，在保护层150和第二阻障层120分别通过ALD以Y2O3和Al2O3形成的情况下，保护层150和与其相邻的第二层140之间的边界和/或第二阻障层120和与其紧邻的第一层130之间的边界在退火之后可能移位(或消失)，此是由于保护层150的某部分和第二阻障层120的某部分在退火制程中形成具有钙钛矿型单晶的多层结构160期间可能被消耗。
根据上述方法制造的包括多个第一层130和多个第二层140的结构160可以通过X光绕射(XRD)确认为钙钛矿型单晶。
图11A与图11B分别绘示通过XRD进行的法向扫描(normal scan)和偏离法向扫描(off-normal scan)的概念，利用此等概念以获取由多个第一层130和多个第二层140形成的退火结构160的特征。图12A绘示通过XRD进行法向扫描获得的由多个第一层130和多个第二层140形成的退火结构160的特征，图12B绘示跨YAlO3(004)反射的摇摆曲线(rockingcurve)，图12C绘示跨YAlO3(012)反射的
Figure GDA0002994944980000111
扫描
Figure GDA0002994944980000112
图12D绘示GaAs(20-2)平面内径向扫描，以及图12E绘示跨YAlO3(110)反射的摇摆曲线。图12A与图12B所示的结果是根据图11A所示的法向扫描概念所获得，并且图12C、图12D和图12E所示的结果是根据图11B所示的偏离法向扫描概念所获得。参照图12B与图12E，摇摆曲线的拟合(fitting)可用于确定退火结构160的结晶度。摇摆曲线所具有的半高宽(full width at half maximum，FWHM)越小，则所形成结构的结晶度越好。根据法向扫描中绕射峰的位置、扫描中绕射峰的对称性及摇摆曲线的模型曲线半高宽，从而确认根据上述方法制造的多个第一层130和多个第二层140形成的结构160是具有良好结晶性的钙钛矿型单晶。
根据其他实施例，可以通过形成一对或多对Al和Y层并将堆叠的Al和Y层在O2或臭氧中退火，代替通过ALD形成一对或多对Y2O3和Al2O3层并将堆叠的Y2O3和Al2O3层进行退火，来获得具有钙钛矿结构的YAlO3。现在根据其它实施例并参照图13A与图13B来描述具有钙钛矿结构的YAlO3的制造方法。
参照图13A，通过ALD或任何其他合适的制程(MBE、MOCVD，以及MBD)在基板101上交替地形成多个Al层131与多个Y层141。基板101可以是如上所述的基板之一。虽然未显示于图13A与图13B中，但是可以在交替堆叠的Al层131和Y层141形成之前形成一个或多个阻障层，并且可选择性地在交替堆叠的Al层131和Y层141的最外层上形成保护层。
此后，如图13B所示，具有钙钛矿单晶结构的YAlO3层161可以通过将堆叠的Al层和Y层在O2或臭氧中于退火温度(例如约300℃至约900℃)下退火约2秒至约10小时获得。退火温度可以以例如约50℃/秒的速率从室温升高。根据一些实施例，退火制程可以在约850℃至约950℃的退火温度下进行约2秒至约90秒。退火可以通过快速退火炉或炉管进行。或者，可以通过激光退火进行退火。
如上所述，通过ALD形成多个Al2O3层和多个Y2O3层并在之后对其进行退火，或者在一实施例中通过ALD形成多个Al层与多个Y层，并在之后于氧气或臭氧中对其进行退火，以形成具有钙钛矿单晶结构的YAlO3，且本揭露不限于形成具有钙钛矿单晶结构的YAlO3。在一些实施例中，每个堆叠层是不同于Al2O3和Y2O3的氧化物。在其他实施例中，堆叠层不必是氧化物。堆叠层可以是除了Y和Al之外的纯金属。在此种情况下，可以将堆叠的金属层在O2或臭氧中退火，以使得堆叠的金属可以转化为具有钙钛矿结构。在其他实施例中，堆叠层可以是合金如MgNi合金，以及非金属材料如C。在此种情况下，堆叠的金属层可以在例如He中退火，以使得堆叠的合金和非金属层可以转化为具有钙钛矿结构的复合物。
如上所述，具有钙钛矿结构材料的制造方法包括通过自限反应沉积方法诸如原子层沉积(ALD)和分子束沉积(MBD)来生长层。每个单独的层可以不具有钙钛矿结构。在层生长后，可以进行退火制程。退火制程的持续时间和温度取决于目标材料，在从约300℃至约1500℃的范围内。可以选择通过激光退火来进行退火。退火制程可以在空气或具有低反应性的气体(诸如N2、He及Ar)或高反应性气体(诸如O2及臭氧)中进行。
上述钙钛矿材料(或堆叠层)以及上述方法可以在形成微电子、光电、光子和光电子装置的应用中实行。对于光电应用，此装置可以是包括上述钙钛矿材料(或堆叠层)的太阳能电池。对于光电应用，此装置可以是包含上述钙钛矿材料的发光二极管(LED)、光电侦测器以及二极管镭射器。根据一些实施例，纳米厚度的钙钛矿氧化物，诸如YAlO3，具有高介电常数(例如约30至约50)，并且可以作为高k栅极介电质，以缩小高k+金属栅极堆叠应用中的等效氧化物厚度(EOT)。下面将参照图14A至图15B描述钙钛矿材料在微电子应用中的示例性应用。
对于微电子应用，以金属氧化物半导体(MOS)结构为基础的装置(例如平面MOSFET、FinFET和环绕式栅极晶体管)可以包括上述钙钛矿材料。
图14A至图14C分别绘示沿着源极和漏极区的方向截取的第一剖面图、沿着与上述沿着源极和漏极区的方向垂直的方向截取的第二剖面图，以及晶体管的俯视图，并且图14D绘示制造图14A至图14C所示晶体管的制程流程图。图14A至图14C所示晶体管的栅极绝缘层是由根据本揭露实施例中具有钙钛矿结构的材料所实现。
参照图14A至图14C，晶体管形成在半导体基板10上并且包括源极和漏极区4、在源极和漏极区域4之间的沟道区5，以及覆盖部分源极和漏极区域4与沟道区域5并在其间连续延伸的栅极绝缘层2。晶体管的源极和漏极触点3分别形成在被栅极绝缘层2暴露的源极和漏极区域4上。晶体管还包括栅电极层1，此栅电极层1覆盖位于源极和漏极区域4之间的部分栅极绝缘层2，并且此晶体管可以选择性地具有埋入式氧化物层6以减少泄漏电流。栅极绝缘层2包含诸如YAlO3的材料，此材料具有钙钛矿结构并且可以根据本揭露实施例制造，并且栅极绝缘层2可以选择性地包括位于沟道区域5与栅极绝缘层2的具有钙钛矿结构材料之间的阻障层(未显示于图中)，以便促进具有钙钛矿结构材料的生长。
参照图14A至图14D，图14A至图14C所示的晶体管可以根据图14D所示的制程流程图制造。
形成鳍状结构以及浅沟槽隔离区(未图示)(步骤S141)。在基板10是绝缘体上硅(SOI)基板的情况下，埋入式氧化物层6可以是埋在SOI基板中的绝缘层，并且鳍状结构可以通过光刻制程继之以蚀刻制程制造，以将SOI基板的装置层转换成鳍状结构，但是本揭露不限于此。
替代地和/或选择性地，基板10可以是III-V族化合物半导体，包含AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)，或InyGa1-yAs(0<y<1)。在其他实施例中，基板可以是II-VI族或IV族半导体，诸如Si和Ge。在此种情况下，在形成埋入式氧化物层6之后，可以通过磊晶生长制程在此埋入式氧化物层6上沉积半导体层，此半导体层可以通过光刻及蚀刻制程转换成鳍状结构。
或者，可以通过离子注入形成埋入式氧化物层6，使得在形成埋入式氧化物层6之后，基板10的顶层可以通过光刻和蚀刻制程形成鳍状结构。
随后，沟道区5和位于沟道区5相对侧上的源极和漏极区4由鳍状结构经过一系列制程形成，此等制程包括但不限于沉积一个或多个硬遮罩层，光刻以界定沟道区5以及源极和漏极区4，蚀刻一个或多个硬遮罩，以及将离子掺杂到相应区域以形成漏极区4(步骤S142)。
此后，通过例如ALD、MBD和MLD继之以例如上所述的相应退火过程，将多个层(例如上述交替堆叠的第一层130和第二层140或上述交替堆叠的金属层131和141)一致地生长在沟道区5的外表面上，使得具有钙钛矿结构的栅极绝缘层2围绕沟道区域5的外表面(步骤S143)。可选地和/或任选地，可以在生长此多个层之前形成一个或多个阻障层，诸如上述第一阻障层110和第二阻障层120，并且可以在生长此多个层之后形成保护层，诸如上述保护层150。
在形成栅极绝缘层2之后，形成栅电极1以及源极和漏极触点3，其中栅电极1覆盖栅极绝缘层2，源极和漏极触点3与源极和漏极区4接触(S144)。
本领域的一般技艺人士应当理解，形成晶体管的制程可以修改为不同的顺序。在一些实施例中，栅极绝缘层2和栅电极1可以在形成源极和漏极区4以及源极和漏极触点3之前形成。
由于沟道区5以及源极和漏极区4是由半导体鳍状结构构成，因此按照图14D所示制程流程图制造的如图14A至图14C所示的晶体管是鳍式晶体管。然而，本揭露不限于此。在其他实施例中，晶体管可以是另一种类型的晶体管，例如沟道、源极和漏极区是由基板的顶层构成，而不是由从基板突出的鳍状结构构成的晶体管，或者如下文描述的环绕式栅极晶体管。
图15A和图15B绘示环绕式栅极晶体管的剖视图和俯视图，环绕式栅极晶体管的栅极绝缘层是由根据本揭露实施例的具有钙钛矿结构的材料实施。
参照图15A和图15B，环绕式栅极晶体管包括源极和漏极区14以及栅极绝缘层12，栅极绝缘层12在源极和漏极区14之间延伸并围绕它们之间的部分。环绕式栅极晶体管的源极和漏极电极13分别形成在源极和漏极区14上。晶体管还包括覆盖栅极绝缘层12的栅电极11。栅极绝缘层12是诸如YAlO3的材料，其具有钙钛矿结构并且可以根据本揭露实施例制造。
在一些实施例中，具有钙钛矿结构的YAlO3的厚度可以为约1nm，并且其介电常数可以为约30至约50。因此，可以在以数千至数百万或更多个具有钙钛矿结构的YAlO3作为栅极绝缘层的晶体管实施的集成电路中实现缩小等效氧化物厚度(EOT)。此外，与现有的栅极绝缘层相比，具有钙钛矿结构的YAlO3能减少半导体界面的缺陷，表现出优异的半导体界面，因此上述晶体管的效能亦可得到改良。
制造此环绕式栅极晶体管的方法如图14D的制程流程图所示，并且在此将省略制造此环绕式栅极晶体管的方法的描述，以避免冗余。
如上所述，根据本揭露的实施例，可以实现与半导体基板或半导体层的高品质界面和优异的钙钛矿材料稳定性。此外，根据各种实施例的具有钙钛矿单晶结构材料的制造方法与当代商业电子制造平台(诸如GaN、InGaAs和基于Si的装置)兼容，因而有助于制造新一代电子装置。
通过如上所述的自限反应沉积和后退火方法形成的具有钙钛矿结构的堆叠多层具有优异的结晶度、优异的均匀性、优异的化学均质性以及优异的界面品质。精确的组成控制可用于控制通过自限反应沉积形成的多层(或堆叠层)的厚度。此外，自限反应沉积方法需要较低的结晶温度，并且允许堆叠层形成在平坦和非平坦的表面中。
根据本揭露的一个方面，提供一种制造具有钙钛矿单晶结构的材料的方法，包括以下步骤：生长多个第一层和多个第二层在一基板上，其中，多个第一层中的每一个与多个第二层中的每一个彼此直接交替地生长，多个第一层具有相同的第一组成，多个第二层具有相同的第二组成，且第二组成与第一组成不同；以及通过将多个第一层和多个第二层退火，将彼此交替堆叠的多个第一层和多个第二层转换成具有钙钛矿单晶结构的材料，上述材料包含多个第一层和多个第二层的元素。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中基板是选自由III-V族化合物半导体、II-VI族、IV族半导体或钙钛矿材料所组成的群组，其中，上述III-V族化合物半导体选自由AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)以及InyGa1-yAs(0<y<1)组成的群组；上述II-VI族或IV族半导体包括Si和Ge；上述钙钛矿材料包括LaAlO3和SrTiO3。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中生长多个第一层和多个第二层在一基板上的步骤是通过自限反应执行。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中生长多个第一层和多个第二层在一基板上的步骤是通过原子层沉积(ALD)或分子束沉积(MBD)执行。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中退火步骤是在约300℃至约1500℃的温度范围内进行。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中退火步骤是在空气、N2、He、Ar或包括O2或臭氧的反应性气体中进行。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中基板是n-GaAs(111)A基板。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，还包括形成一GaAs(111)磊晶层，其中，上述形成一GaAs(111)磊晶层的步骤在上述生长多个第一层和多个第二层在一基板上的步骤之前。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中交替地生长一第一层和一第二层在一基板上的步骤包括交替生长一Al2O3层和一Y2O3层。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中退火步骤是在约300℃至约900℃下于He环境中进行约10秒至约2小时。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中Al2O3层的厚度与该Y2O3层的厚度的比率为约1:1.77。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中具有钙钛矿单晶结构的材料包括一具有化学式ABX3的材料，其中：A为稀土元素，选自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的群组，或者A为碱土元素，选自由Be、Mg、Ca、Sr和Ba组成的群组，或者A是有机化合物CH3NH3，B为非稀土元素，选自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb组成的群组，或者B为稀土元素或过渡金属，并且X为非金属元素，选自由O、S、Se、Te、F、Cl、Br、I和At组成的群组。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中第一层和第二层为氧化层。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中第一层为Al层且第二层为Y层，或者第一层为Y层且第二层为Al层。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中退火步骤是在臭氧或O2环境中进行。
根据本揭露的一实施例，上述制造具有钙钛矿单晶结构的材料的方法，其中第一层和第二层分别为一金属合金层和一非金属层，并且退火步骤是在一非反应性气体环境中进行。
根据本揭露的一个方面，提供一种制造具有钙钛矿单晶结构的材料的方法，包括以下步骤：通过自限反应沉积交替地生长一第一层和一第二层；以及将第一层和第二层退火，形成一具有钙钛矿单晶结构的材料，其中第一层的厚度和第二层的厚度符合等式(1)：
Figure GDA0002994944980000171
在等式1中，A为沉积面积，ρ1和ρ2分别为第一层和第二层的密度，并且M1及M2分别为构成第一层和第二层的材料的莫耳质量。
根据本揭露的一个方面，提供一种制造晶体管的方法，包括以下步骤：形成源极和漏极区；交替地生长一第一层和一第二层在源极和漏极区之间的沟道区上，其中，第一层及第二层是多个，且第一层与第二层的组成不同；将第一层及第二层退火，形成一具有钙钛矿单晶结构的栅极绝缘层；以及形成一覆盖栅极绝缘层的栅电极。
根据本揭露的一实施例，上述制造晶体管的方法，其中退火步骤是在约300℃至约1500℃的温度范围内进行。
根据本揭露的一实施例，上述制造晶体管的方法，其中栅极绝缘层包含一具有化学式ABX3的材料，其中：A为稀土元素，选自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu组成的群组，或者A为碱土元素，选自由Be、Mg、Ca、Sr以及Ba组成的群组，或者A为有机化合物CH3NH3，B为非稀土元素，选自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb组成的群组，或者B为稀土元素或过渡金属，并且X为非金属元素，选自由O、S、Se、Te、F、Cl、Br、I和At组成的群组。
前文概述了若干实施例的特征，使得本领域中的技艺人士可以更好地理解本揭露的各个方面。本领域中的技艺人士应当理解，他们可以轻易地将本揭露内容用作设计或修改用于实行本文介绍的实施方式的相同目的和/或实现本文介绍的实施方式的相同优点的其他过程和结构的基础。本领域中的技艺人士亦应意识到，此类等同构造不脱离本揭露的精神和范畴，并且他们可在不脱离本揭露的精神和范畴的情况下，进行对本文的各种改变、替换和变更。

Claims (19)

1.一种制造具有钙钛矿单晶结构的材料的方法，其特征在于，包括以下步骤：
生长多个第一层和多个第二层在一基板上的一鳍状结构的一沟道区上，其中，该多个第一层中的每一个与该多个第二层中的每一个彼此直接交替地生长，该多个第一层具有相同的第一组成，该多个第二层具有相同的第二组成，且该第二组成与该第一组成不同，其中生长该多个第一层中的每一个和该多个第二层中的每一个包括交替生长Al2O3层和Y2O3层；
通过将该多个第一层和该多个第二层退火，将彼此交替堆叠的该多个第一层和该多个第二层转换成具有钙钛矿单晶结构的一材料，该材料包含该多个第一层和该多个第二层的元素，其中该退火步骤是在一低反应性的气体环境中进行，且该退火步骤是在850℃至950℃的温度范围内进行；以及
形成一栅电极层于具有钙钛矿单晶结构的该材料上，其中具有钙钛矿单晶结构的该材料形成在该鳍状结构的该沟道区上。
2.根据权利要求1所述的方法，其特征在于，其中该基板是选自由III-V族化合物半导体、II-VI族、IV族半导体或钙钛矿材料所组成的群组，其中，该III-V族化合物半导体选自由AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)以及InyGa1-yAs(0<y<1)组成的群组；该II-VI族或IV族半导体包括Si和Ge；该钙钛矿材料包括LaAlO3和SrTiO3。
3.根据权利要求1所述的方法，其特征在于，其中生长该多个第一层和该多个第二层在该基板上的步骤是通过自限反应执行。
4.根据权利要求1所述的方法，其特征在于，其中生长该多个第一层和该多个第二层在该基板上的步骤是通过原子层沉积(ALD)或分子束沉积(MBD)执行。
5.根据权利要求1所述的方法，其特征在于，其中该退火步骤的温度以50℃/秒的速率升高。
6.根据权利要求1所述的方法，其特征在于，其中该退火步骤是在N2、He或Ar气体中进行。
7.根据权利要求1所述的方法，其特征在于，其中该基板是n-GaAs(111)A基板。
8.根据权利要求7所述的方法，其特征在于，还包括形成一GaAs(111)磊晶层，其中，形成该GaAs(111)磊晶层的步骤在该生长该多个第一层和该多个第二层在该基板上的步骤之前。
9.根据权利要求1所述的方法，其特征在于，其中该退火步骤在850℃至950℃下于He环境中进行2秒至90秒。
10.根据权利要求1所述的方法，其特征在于，其中该Al2O3层的厚度与Y2O3层的厚度的比率为1:1.77。
11.根据权利要求1所述的方法，其特征在于，其中该具有钙钛矿单晶结构的材料包括一具有化学式ABX3的材料，其中：
A为稀土元素，选自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的群组，或者A为碱土元素，选自由Be、Mg、Ca、Sr和Ba组成的群组，或者A为有机化合物CH3NH3，
B为非稀土元素，选自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb组成的群组，或者B为稀土元素或过渡金属，并且
X为非金属元素，选自由O、S、Se、Te、F、Cl、Br、I和At组成的群组。
12.根据权利要求1所述的方法，其特征在于，其中该第一层和该第二层是氧化层。
13.根据权利要求1所述的方法，其特征在于，其中该第一层和该第二层分别为一金属合金层和一非金属层，并且该退火步骤是在一非反应性气体环境中进行。
14.根据权利要求1所述的方法，其特征在于，其中每一个第一层的一厚度和每一个第二层的一厚度符合等式(1)：
Figure FDA0002994309950000021
其中A是沉积面积，ρ1和ρ2分别是该多个第一层和该多个第二层的密度，并且M1及M2分别是构成该多个第一层和该多个第二层的材料的莫耳质量。
15.一种制造一晶体管的方法，其特征在于，包括以下步骤：
形成一源极区域、一漏极区域和一鳍状结构，其中该鳍状结构在该源极和该漏极区之间；
交替地生长多个第一层中的每一个和多个第二层中的每一个在该鳍状结构的一沟道区上，其中，该多个第一层中的每一个与该多个第二层中的每一个的组成不同，其中生长该多个第一层中的每一个和该多个第二层中的每一个包括交替生长Al2O3层和Y2O3层；
将该多个第一层及该多个第二层在一低反应性的气体环境中退火，形成一具有钙钛矿单晶结构的栅极绝缘层，其中该退火步骤是在850℃至950℃的温度范围内进行；以及
形成一覆盖栅极绝缘层的一栅电极。
16.根据权利要求15所述的方法，其特征在于，其中该退火步骤的温度以50℃/秒的速率升高。
17.根据权利要求15所述的方法，其特征在于，其中该栅极绝缘层包含一具有化学式ABX3的材料，其中：
A为稀土元素，选自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu组成的群组，或者A为碱土元素，选自由Be、Mg、Ca、Sr以及Ba组成的群组，或者A为有机化合物CH3NH3；
B为非稀土元素，选自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb组成的群组，或者B为稀土元素或过渡金属，并且
X为非金属元素，选自由O、S、Se、Te、F、Cl、Br、I和At组成的群组。
18.一种制造具有钙钛矿单晶结构的材料的方法，其特征在于，包括以下步骤：
通过原子层沉积(ALD)或分子束沉积(MBD)生长多个第一层和多个第二层在一基板上的一鳍状结构的一沟道区上，其中，该多个第一层中的每一个与该多个第二层中的每一个彼此直接交替地生长，该多个第一层具有相同的第一组成，该多个第二层具有相同的第二组成，且该第二组成与该第一组成不同，其中生长该多个第一层中的每一个和该多个第二层中的每一个包括交替生长Al2O3层和Y2O3层；
通过将该多个第一层和该多个第二层在850℃至950℃的温度范围内进行退火，将彼此交替堆叠的该多个第一层和该多个第二层转换成具有钙钛矿单晶结构的一材料，该材料包含多个第一层和多个第二层的元素，其中该退火步骤是在一低反应性的气体环境中进行；以及
形成一栅电极层于具有钙钛矿单晶结构的该材料上。
19.一种制造具有钙钛矿单晶结构的材料的方法，其特征在于，包括以下步骤：
通过原子层沉积(ALD)或分子束沉积(MBD)交替生长多个Al层和Y层在一基板上，其中该基板是选自由III-V族化合物半导体、II-VI族、IV族半导体或钙钛矿材料所组成的群组，其中，该III-V族化合物半导体选自由AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)以及InyGa1-yAs(0<y<1)组成的群组；该II-VI族或IV族半导体包括Si和Ge；该钙钛矿材料包括LaAlO3和SrTiO3；
通过将该多个Al层和该多个Y层在臭氧或O2环境中进行退火，形成具有钙钛矿单晶结构的YAlO3，其中该退火步骤是在850℃至950℃的温度范围内进行；以及
形成一栅电极层于具有钙钛矿单晶结构的该材料上。
CN201710403667.XA 2016-06-01 2017-06-01 制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法 Active CN107447254B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662344311P 2016-06-01 2016-06-01
US62/344,311 2016-06-01
US15/487,769 US10755924B2 (en) 2016-06-01 2017-04-14 Material having single crystal perovskite, device including the same, and manufacturing method thereof
US15/487,769 2017-04-14

Publications (2)

Publication Number Publication Date
CN107447254A CN107447254A (zh) 2017-12-08
CN107447254B true CN107447254B (zh) 2021-05-25

Family

ID=60482514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710403667.XA Active CN107447254B (zh) 2016-06-01 2017-06-01 制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法

Country Status (3)

Country Link
US (2) US10755924B2 (zh)
CN (1) CN107447254B (zh)
TW (1) TWI714772B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000829B1 (ko) * 2017-09-07 2019-07-16 한양대학교 산학협력단 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
JP7165942B2 (ja) * 2018-01-17 2022-11-07 パナソニックＩｐマネジメント株式会社 光吸収材料及びそれを用いた太陽電池
US11594624B2 (en) * 2018-12-13 2023-02-28 Intel Corporation Transistor structures formed with 2DEG at complex oxide interfaces
CN111029460B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于互补型SiC的新型晶体管器件及其制备方法
CN110911565B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于N型SiC的新型晶体管器件及其制备方法
CN111029461B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于P型SiC的新型晶体管器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453832A (zh) * 2002-04-24 2003-11-05 恩益禧电子股份有限公司 氧化介电薄膜的气相生长方法
CN102037547A (zh) * 2008-04-28 2011-04-27 台湾积体电路制造股份有限公司 形成含纳米丛集介电层的方法及包括上述介电层的装置
CN102683208A (zh) * 2011-03-10 2012-09-19 中国科学院宁波材料技术与工程研究所 一种钇铝氧复合氧化物高k介质薄膜晶体管的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178221B2 (en) * 2000-07-10 2012-05-15 Amit Goyal {100}<100> or 45°-rotated {100}<100>, semiconductor-based, large-area, flexible, electronic devices
JP3697426B2 (ja) 2002-04-24 2005-09-21 株式会社東芝 パターン形成方法および半導体装置の製造方法
WO2005015362A2 (en) * 2003-08-06 2005-02-17 Innovida, Inc. System and method for delivering and optimizing media programming in public spaces
US20050285175A1 (en) * 2004-06-23 2005-12-29 International Business Machines Corporation Vertical SOI Device
US8927353B2 (en) * 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
US8486864B2 (en) * 2009-12-29 2013-07-16 Ut-Battelle, Llc Method for producing microstructured templates and their use in providing pinning enhancements in superconducting films deposited thereon
WO2014167697A1 (ja) * 2013-04-11 2014-10-16 富士通株式会社 熱電変換素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453832A (zh) * 2002-04-24 2003-11-05 恩益禧电子股份有限公司 氧化介电薄膜的气相生长方法
CN102037547A (zh) * 2008-04-28 2011-04-27 台湾积体电路制造股份有限公司 形成含纳米丛集介电层的方法及包括上述介电层的装置
CN102683208A (zh) * 2011-03-10 2012-09-19 中国科学院宁波材料技术与工程研究所 一种钇铝氧复合氧化物高k介质薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US10755924B2 (en) 2020-08-25
US20200388490A1 (en) 2020-12-10
TWI714772B (zh) 2021-01-01
US11615955B2 (en) 2023-03-28
TW201809379A (zh) 2018-03-16
CN107447254A (zh) 2017-12-08
US20170352539A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN107447254B (zh) 制造具有钙钛矿单晶结构的材料的方法及制造晶体管的方法
Kumah et al. Epitaxial oxides on semiconductors: from fundamentals to new devices
TWI443712B (zh) 半導體晶圓及其製造方法
US7348226B2 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
US7351993B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
KR100424759B1 (ko) 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
US7923743B2 (en) Semiconductor structure including mixed rare earth oxide formed on silicon
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US20100140755A1 (en) Rare-earth oxides, rare-earth nitrides, rare-earth phosphides and ternary alloys
US7709826B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphies, and ternary alloys with silicon
US7273657B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US20050163692A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US20070246802A1 (en) Semiconductor device and methods thereof
CN104220651B (zh) 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
WO2005065402A2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
KR20090037120A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR102429848B1 (ko) 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
Bae et al. Novel sol-gel processing for polycrystalline and epitaxial thin films of La 0.67 Ca 0.33 MnO 3 with colossal magnetoresistance
KR100988478B1 (ko) 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
CN109904287A (zh) 发光二极管外延片及其生长方法
JP4726408B2 (ja) Ｉｉｉ−ｖ族系窒化物半導体素子およびその製造方法
Demkov et al. Other Epitaxial Oxides on Semiconductors
CN109411581A (zh) 一种发光二极管外延片及其制造方法
Nanoelectronics SYMPOSIUM E

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant