TW201809379A - 製造具有鈣鈦礦單晶結構的材料的方法 - Google Patents

製造具有鈣鈦礦單晶結構的材料的方法 Download PDF

Info

Publication number
TW201809379A
TW201809379A TW106118107A TW106118107A TW201809379A TW 201809379 A TW201809379 A TW 201809379A TW 106118107 A TW106118107 A TW 106118107A TW 106118107 A TW106118107 A TW 106118107A TW 201809379 A TW201809379 A TW 201809379A
Authority
TW
Taiwan
Prior art keywords
layer
perovskite
single crystal
layers
present disclosure
Prior art date
Application number
TW106118107A
Other languages
English (en)
Other versions
TWI714772B (zh
Inventor
楊博宇
洪銘輝
郭瑞年
林延勳
林耕雍
萬獻文
鄭兆凱
盧冠傑
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201809379A publication Critical patent/TW201809379A/zh
Application granted granted Critical
Publication of TWI714772B publication Critical patent/TWI714772B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種形成具有鈣鈦礦單晶結構的材料的方法，包括：交替地生長一第一層和一第二層在一基板上，其中，上述第一層與上述第二層的組成不同，且上述第一層及上述第二層為複數個；以及將上述第一層和上述第二層退火，形成一具有鈣鈦礦單晶結構的材料。

Description

製造具有鈣鈦礦單晶結構的材料的方法
本揭露是關於一種具有單晶鈣鈦礦結構的材料、包含單晶鈣鈦礦結構之裝置以及其製造方法。
具有鈣鈦礦相關結構的材料顯示出技術上重要的性質，包括鐵性體(ferroic)、高介電常數，超導和光學性質。鈣鈦礦結構的實例包括立方晶鈣鈦礦、斜方晶鈣鈦礦、菱方晶鈣鈦礦和六方晶鈣鈦礦。將具有鈣鈦礦結構的材料應用於製造光電元件已經在工業和學術領域中引起了廣泛的關注。例如，由於具有大於175μm的長載流子擴散長度，鈣鈦礦型太陽能電池的效率可達31%，使其成為光電應用中有前途的候選者。目前，有機和無機的複合式鈣鈦礦材料是採用較低成本的方法(諸如旋塗)製成。包含鈣鈦礦結構中的晶界和缺陷，以及用於成長鈣鈦礦結構之基板與鈣鈦礦結構之界面的缺陷，可能導致載流子(電子和電洞)散射，從而使光電元件的效能劣化。最近，由丘克拉斯基法(Czochralski method)或粉末燒結法製造之具有鈣鈦礦結構的材料已經被用於微電子應用。然而，在製造鈣鈦礦結 構材料時，丘克拉斯基法通常需要非常高的生長溫度並且被限制於非常小的區域，因此丘克拉斯基法無法將鈣鈦礦材料整合於市售半導體基板(通常具有大尺寸且不能經受極高溫度)上。與具有鈣鈦礦型單晶的材料相比，粉末燒結通常形成多晶並且不可避免地降低了所需的性質。亦即，現有鈣鈦礦材料的界面品質和穩定性差，並且現有的方法可能無法滿足現代電子元件和新一代電子元件的要求。
本揭露之一實施方式，提供一種製造具有鈣鈦礦單晶結構材料的方法，包括以下步驟：交替地生長一第一層和一第二層在一基板上，其中，第一層與第二層的組成不同，且第一層及第二層為複數個；以及將第一層和第二層退火，形成一具有鈣鈦礦單晶結構的材料。
1‧‧‧閘電極
2‧‧‧閘極絕緣層
3‧‧‧源極和汲極觸點
4‧‧‧源極和汲極區
5‧‧‧溝道區
6‧‧‧埋入式氧化物層
10‧‧‧基板
11‧‧‧閘電極
12‧‧‧閘極絕緣層
13‧‧‧源極和汲極電極
14‧‧‧源極和汲極區
100‧‧‧基板
101‧‧‧基板
110‧‧‧第一阻障層
120‧‧‧第二阻障層
130‧‧‧第一層
131‧‧‧金屬層
140‧‧‧第二層
141‧‧‧金屬層
150‧‧‧保護層
159‧‧‧多層結構
160‧‧‧結構/YAlO3層
161‧‧‧YAlO3層
S141‧‧‧步驟
S142‧‧‧步驟
S143‧‧‧步驟
S144‧‧‧步驟
S305‧‧‧步驟
S310‧‧‧步驟
S320‧‧‧步驟
S510‧‧‧步驟
S520‧‧‧步驟
S530‧‧‧步驟
S540‧‧‧步驟
當結合附圖一起閱讀時，從以下詳細描述可以最佳地理解本揭露的各態樣。值得注意的是，根據工業中的標準方法，各種特徵結構並非按比例繪製。事實上，為了論述的清楚性，各種特徵結構的尺寸可以任意地增大或縮小。
第1圖為根據本揭露一些實施方式繪製之用於形成鈣鈦礦型單晶的多層結構的剖視圖。
第2圖為根據本揭露一些實施方式繪製之具有鈣鈦礦型單晶的結構的剖視圖。
第3圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法流程圖。
第4圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶結構之方法的剖視圖。
第5圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶結構的方法的剖視圖。
第6圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第7圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第8圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第9圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第10圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第11A圖與第11B圖分別繪示藉由X光繞射(XRD)進行法向掃描(normal scan)及偏離法向掃描(off-normal scan)的概念圖。
第12A圖為經由XRD進行法向掃描所獲得YAlO3經退火之結構的特徵，第12B圖為跨YAlO3(004)反射的搖擺曲線，第12C圖為跨YAlO3(012)反射的Φ掃描，第12D圖為GaAs(20-2)於平面內徑向掃描，及第12E圖為跨YAlO3(110)反射的搖擺曲線。
第13A圖與第13B圖為根據本揭露一些實施方式繪製之製造具有鈣鈦礦型單晶的結構的方法的剖視圖。
第14A圖至第14C圖分別繪示沿著源極區及汲極區方向截取的第一剖視圖、沿著與上述沿著源極區及汲極區方向垂直的方向截取的第二剖視圖，以及電晶體的俯視圖，此電晶體的閘極絕緣層由根據本揭露實施方式之具有鈣鈦礦結構的材料實施，並且第14D圖為製造第14A圖至第14C圖所示電晶體的流程圖。
第15A圖與第15B圖分別為環繞式閘極(gate-All-around)電晶體的剖視圖及俯視圖，此電晶體之閘極絕緣層由根據本揭露實施方式之具有鈣鈦礦結構的材料實施。
以下揭露內容提供了用於實施所提供標的的不同特徵的許多不同實施方式或實施例。下文描述部件和佈置的特定實例以簡化本揭露案。此等實例當然僅為實施例，並且並非意欲限制。例如，在下面的描述中在第二特徵上方或之上形成第一特徵可以包括其中第一和第二特徵形成為直接接觸的實施例，並且亦可包括其中可以在第一和第二特徵之間形成額外特徵，以使得第一和第二特徵可能不直接接觸的實施例。此外，本揭露可以在各個實例中重複附圖標記和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所論事的各個實施例和/或配置之間的關係。
此外，為了便於描述，可以在本文中使用空間相對術語，例如「在……下方」，「在……下面」，「在……之下」，「在……上方」，「在……上面」等以描述如圖所 示的一個元件或特徵與另一個元件或特徵(多個元件或特徵)的關係。此等空間相對術語意欲涵蓋裝置在使用或操作中除了圖中所示的取向之外的不同取向。此裝置可以以其他方式取向(旋轉90度或處於其他取向)，並且本文中使用的空間相對描述符亦可以相應地解釋。
在整個揭露內容中，用於描述參數的「約」或「大致」意味著設計誤差/邊限、製造誤差/邊限、量測誤差等被視為用於定義參數。此類描述應該是本領域中的一般技藝人士可識別的。
第1圖為根據本揭露一些實施方式繪製之用於形成鈣鈦礦型單晶的多層結構的剖視圖，第2圖為根據本揭露一些實施方式繪製之具有鈣鈦礦型單晶的結構的剖視圖。
參照第1圖與第2圖，具有如第2圖所示鈣鈦礦型單晶的結構160是由堆疊的多層結構159形成，此堆疊的多層結構159包括複數個第一層130及複數個第二層140交替地堆疊在基板100上，如第1圖所示。
基板100可為III-V族化合物半導體，包括AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)，或InyGa1-yAs(0<y<1)。在其他實施例中，基板可以是II-VI族或IV族半導體，諸如Si及Ge。或者，基板100可以為鈣鈦礦材料，諸如LaAlO3及SrTiO3。在具有鈣鈦礦型單晶的結構160形成於其上的基板100的表面可以為藉由例如化學機械研磨(CMP)獲得的平坦表面，或者可以 為具有圖案化結構如台階形成於其上的表面，或者為具有任何有意形成或無意形成的紋理的表面。在一些實施例中，具有鈣鈦礦型單晶的結構160中的上述複數個第一層130及上述複數個第二層140中的每一層可以延伸到基板100的整個沉積表面，但是本揭露不限於此。
在一些實施例中，構成上述包含鈣鈦礦型單晶的結構160的材料可具有化學式ABX3。A為稀土元素，包括Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu中的一種或多種，或者A為鹼土元素，包括Be、Mg、Ca、Sr及Ba中的一種或多種，或者A為有機化合物CH3NH3。B為非稀土元素，包括Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn及Pb中的一種或多種，或者B為稀土元素或過渡金屬。X為非金屬元素，包括O、S、Se、Te、F、Cl、Br、I及At中的一種或多種。
根據一些實施例，複數個第一層130中的每一層及複數個第二層140中的每一層可為金屬氧化物層。例如，第一層130可以為藉由自限反應沉積方法(self-limiting reaction deposition method)形成的Al2O3層，此自限反應沉積方法諸如原子層沉積(ALD)、分子束沉積(MBD)以及分子層沉積(MLD)但不限於此，並且第二層140可以是藉由自限反應沉積方法形成的Y2O3層，此自限反應沉積方法諸如ALD、MBD及MLD但不限於此。根據其他實施例，第一層130可以為Y2O3層，並且第二層140可以為Al2O3層。
根據一些實施例，包括複數個第一層130中的單一層或複數個第二層140中的單一層的結構可能不具有鈣鈦礦結構；然而，具有交替堆疊的第一層130和第二層140的兩個或兩個以上退火層的結構可以具有鈣鈦礦結構。參照稍後將描述的第3圖至第12E圖，此等特徵將更加顯而易見。
儘管如第1圖及第2圖所示，具有鈣鈦礦型單晶的結構160是由交替堆疊在基板100上的三對或三對以上的第一層130及第二層140形成，但是本揭露不應限於此。根據一些實施例，具有鈣鈦礦型單晶的結構160可以由僅一對第一層130和第二層140形成，由一對第一層130和第二層140以及額外的第一層130形成，由兩對第一層130及第二層140形成，或由兩對第一層130及第二層140以及額外的第一層130形成。
在一些實施例中，複數個第一層130及複數個第二層140中的每一層具有在約0.2nm至約0.2μm範圍內的厚度，並且堆疊的第一層130及第二層140的總厚度在約0.5nm至約10μm的範圍內。在一些實施例中，堆疊的第一層130及第二層140的總厚度可以為約10nm至約20nm，並且堆疊的第一層130及第二層140中的每一層可以在約1nm至約2nm的範圍內，具體取決於具有鈣鈦礦型單晶的結構160的應用。
根據一些實施例，交替堆疊的第一層130及第二層140在厚度方向(亦即，第一層130及第二層140的堆疊方向)上的分佈可以是均勻的或不均勻的，使得構成第一 層130及第二層140的組合物的比率隨著第一層130及第二層140的厚度變化。
例如，第一層130的第一厚度t1與第二層140的第二厚度t2的比率符合由構成第一層130及第二層140的相應材料決定的準則。根據一些實施例，第一厚度t1與第二厚度t2的比率是基本上恆定的。在本揭露中，「基本上恆定」意即具有邊際(margins)/誤差的一完全恆定(complete constant)，其可以在恆定值的±5%以內。
為了形成化學計量的單晶結構160，第一層130的第一厚度t1和第二層140的第二厚度t2(或t1與t2的比率)符合以下等式(1)：
其中A是沉積面積，ρ1和ρ2分別是第一層130及第二層140的密度，並且M1及M2分別是構成第一層130及第二層140的材料的莫耳質量。
在第一層130是Al2O3並且第二層140是Y2O3層的情況下，ρ1及ρ2分別為約4g/cm3及約5g/cm3，並且M1及M2分別為約101.96g/mol及約225.81g/mol。基於等式(1)，可以將第一厚度t1與第二厚度t2的比率確定為約1：1.77。
仍然參照第1圖及第2圖，第一阻障層110可以選擇性地在形成複數個第一層130及複數個第二層140之前形成。第一阻障層110可以藉由例如分子束磊晶(MBE)或金屬有機化學氣相沉積(MOCVD)形成。藉由形成第一阻障層 110，可以提供具有比基板100更適合條件的表面，包含更好的晶格匹配和更少的缺陷，以便經由自限反應沉積方法(諸如ALD及MBD)來促進第一層130及第二層140的後續形成。在基板100是n-GaAs(111)A基板的情況下，第一阻障層110可以是厚度為約0.3nm至約300nm(例如約2nm)的GaAs(111)A-2x2磊晶層，此磊晶層由例如MBE形成。若第一阻障層110的厚度小於0.3nm，則第一阻障層110可能仍然具有一定程度的晶格匹配和大量缺陷，不適合進行後續製程。在另一方面，若第一阻障層110的厚度大於約300nm，則形成第一阻障層110的處理時間可能太長。
根據一些實施例，可以藉由自限制反應沉積方法(諸如ALD及MBD)在第一阻障層110與複數個第一層130及複數個第二層140的堆疊結構之間形成第二阻障層120。在一些實施例中，第二阻障層120可以具有與第二層140相同的組成。例如，在第二層140為Y2O3層的情況下，第二阻障層120亦為Y2O3層，但是第二阻障層120的厚度可以與第二層140相同或不同。藉由形成第二阻障層120，若第一層130由Al2O3形成，則第一層130不與除了Y2O3層之外的任何其他層直接接觸。因為第二阻障層120可以有效地鈍化基板和/或先前形成的層(諸如第一阻障層110)，所以可以減小界面陷阱密度。例如，Y2O3可以有效地鈍化GaAs表面，因此在進行後續處理之前，將Y2O3作為第二阻障層120，以便降低後續形成的多層結構與n-GaAs(111)A基板100之間的界面陷阱密度。由Y2O3形成的第二阻障層 120的厚度及與第二阻障層120緊鄰的第一層130的厚度的比率可能符合或者可能不符合等式(1)中定義的比率。根據一些實施例，第二阻障層120的厚度小於第二層140的第二厚度t2，即使兩個層由相同的材料和/或藉由相同的方法形成。在一些實施例中，可以省略第一阻障層110，並且在此種情況下，第二阻障層可以直接形成在基板100上。
仍然參照第1圖及第2圖，由與第一層130相同的材料或能夠防止最外面的第二層140直接暴露於空氣中的任何其他合適的材料(例如HfO2)形成的保護層150可以選擇性地設置在複數個第一層130及複數個第二層140的最上層之上。在形成複數個第一層130及複數個第二層140之後，可以藉由自限反應沉積方法(諸如ALD及MBD)形成保護層150。因此，即使第二層140是由具有比Al2O3及HfO2相對更高的吸濕性的Y2O3形成，亦可以防止由於第二層140吸收來自空氣的水分導致的劣化。保護層150的厚度(若保護層150由Al2O3形成)和緊鄰保護層150的第二層140的厚度可能符合或者可能不符合等式(1)所要求的關係。根據一些實施例，保護層150的厚度大於第一層130的第一厚度t1，即使兩個層由相同的材料及/或藉由相同的方法形成。
在保護層150是由構成第一層130的相同材料形成並且第二阻障層120是由構成第二層140的相同材料形成的情況下，在緊鄰的層(如最外面的第二層140與保護層150)之間的邊界或在緊鄰的層(如最裡面的第一層130與第 二阻障層120)之間的邊界可能在退火之後偏移，此是因為保護層150的某部分與第二阻障層120的某部分可能在退火過程中參與包含鈣鈦礦型單晶的結構160的形成。
第3圖為根據本揭露一些實施方式繪製之具有鈣鈦礦型單晶的結構的製造方法流程圖。
根據一些實施例，在步驟S305中，藉由MBE在MBE腔室內部的基板100上形成第一阻障層110(如第4圖所示)。基板100可以是上述基板之一，並且在此將不再贅述，以避免冗餘。在步驟S310中，複數個層壓層，包括第二阻障層120(參見第4圖)、交替堆疊的第一層130及第二層140(參見第5圖至第8圖)以及保護層150(參見第9圖)藉由ALD形成在例如原子層沉積(ALD)腔室中。根據一些實施例，可以省略步驟S305，並且在此種情況下，將基板100直接裝載到ALD腔室中。在一些實施例中，利用ALD在ALD腔室內形成交替堆疊的第一層130和第二層140之後，可以用MBE在MBE腔室內選擇性地形成保護層150。此後，在步驟S320中，將已形成的層與基板100一起在退火腔室中退火，以進一步形成具有鈣鈦礦型單晶的結構。在一些實施例中，形成具有鈣鈦礦型單晶的結構的溫度可能非常低，因此當形成上述多層的生長溫度達到形成溫度時，不需要額外的退火處理。在此種情況下，可以省略步驟S320。在下文中，將參照第4圖至第10圖來詳細描述步驟S310和S320。
第4圖至第10圖為根據本揭露一些實施方式繪製的具有鈣鈦礦型單晶結構的製造方法的剖視圖。
為了方便起見，參照第4圖至第10圖來描述藉由ALD形成一對或多對Al2O3和Y2O3層，繼之以退火製程來形成具有鈣鈦礦結構的YAlO3的方法，此方法作為實例，但是本揭露不限於此。
如第4圖所示，藉由MBE在基板100上形成第一阻障層110。在基板100是n-GaAs(111)A基板並且具有鈣鈦礦結構的層是YAlO3層的情況下，第一阻障層110可以是GaAs(111)A-2x2磊晶層，其厚度為約0.3nm至約300nm，例如約1至5nm，或約2nm。
隨後及/或選擇性地，藉由ALD在第一阻障層110上形成第二阻障層120，諸如Y2O3層。根據一些實施例，此額外的Y2O3層具有例如約1nm的厚度，可以最小化基板100及/或第一阻障層110對後續形成之交替堆疊的第一層130及第二層140的影響。
此後，第二阻障層120的上表面藉由例如將水蒸汽供應到ALD腔室中的處理使其具有-OH基團。一般技藝人士應該理解，在第4圖中所示的-OH基團僅是為了便於說明，並且將第二阻障層120的外表面製備成具有-OH基團可以是第5圖所示製程的一部分。或者，若三甲基鋁(TMA)分子(一種藉由ALD形成Al2O3的示例性前驅物)可以附著到第二阻障層120的表面上，則可以省略使第二阻障層120的外表面具有-OH基團的製備步驟。在一些實施例中，當氧 氣或臭氧代替水蒸汽供應到ALD腔室中時可能形成富氧表面，而非將第二阻障層120的外表面製備為具有-OH基團。
現參照第5圖，在處理壓力和沉積溫度已經分別建立為例如約3托(Torr)至約10托以及約200℃至約350℃後，將選自包括Ar、He或N2的一組惰性氣體的載氣引入到ALD腔室中。此後，使前驅物(如TMA)與載氣一起流入ALD腔室，以在第二阻障層120上產生含有氧化鋁的單層(如步驟S510及S520所示)。
隨後，前驅物TMA的流動終止。同時，載氣流動繼續吹掃ALD腔室，以去除剩餘的TMA和在含氧化鋁單層形成期間產生的副產物(如步驟S520所示)。
此後，將含氧反應物的氣流如水蒸汽、氧氣或臭氧引入ALD腔室中。因此，存在於含氧化鋁單層上的-CH3與反應物反應，使得氧被化學吸附到此含氧化鋁單層內以形成Al2O3單層(如步驟S530所示)。
接著，終止含氧反應物的流動。同時，繼續載氣的流動，吹掃ALD腔室，以去除剩餘的含氧反應物和在Al2O3單層形成期間產生的副產物(如步驟S540所示)。
上述步驟S510至S540可以重複多次，直到複數個Al2O3單層達到對應於第6圖中所示的第一層130的期望厚度。
在步驟S510至S540之後，可以用其他合適的前驅物和反應物，諸如Y(EtCp)3、(iPrCp)2Y(iPr-amd)、Y(iPrCp)3、Y(Cp)3，以及Y(MeCp)3生長由Y2O3形成的 第二層140，但是本揭露不限於此。當第一層130的厚度或形成構成第一層130之複數個Al2O3單層的循環數確定時，可以基於等式(1)來確定第二層140的厚度(亦即，重複形成構成第二層140之複數個Y2O3單層所需的循環數)。為了避免冗餘，形成如第7圖所示第二層140的步驟將不詳細闡述。
應當理解，若第二阻障層120藉由ALD形成，則第二阻障層120亦可參考步驟S510至S540以其他合適的前驅物及反應物形成。
參照第8圖，可以根據上述步驟交替地形成額外的第一層130和第二層140，以形成多層結構159。考慮到具有鈣鈦礦結構YAlO3的最終厚度和Al2O3層及Y2O3層的單獨厚度限制，可以確定構成多層結構159的Al2O3層及Y2O3層堆疊對的數目。
此後，如第9圖所示，可以選擇性地形成保護層150以保護複數個第一層130及第二層140。保護層150可以藉由ALD、MBE、MLD或任何其他合適的製程形成。根據一些實施例，保護層150是額外的Al2O3層，使得水分不能直接接觸最外面的Y2O3層。
現參照第10圖，將基板100、包括第一阻障層110與第二阻障層120的層壓層、具有交替堆疊的第一層130及第二層140的多層結構159以及保護層150一起在退火腔室中於退火溫度(例如，約300℃至約900℃)下退火約2秒至約10小時。退火溫度可以以例如約50℃/秒的速率從室溫升高。根據一些實施例，形成具有鈣鈦礦型單晶的 YAlO3的退火製程可以在約850℃至約950℃下進行約2秒至約90秒。根據一些實施例，當目標晶體是具有鈣鈦礦型單晶的SrTiO3時，退火製程可以在約450℃至約600℃下進行約10分鐘至約1.5小時。根據一些實施例，形成具有鈣鈦礦結構SrTiO3的退火製程可以在更高的溫度下(例如在約900℃下)進行較短時間，例如約4分鐘至約10分鐘。根據一些實施例，當目標晶體是具有鈣鈦礦型單晶的BaTiO3時，退火過程可以在約450℃至約600℃下進行約10分鐘至約1.5小時。退火可以藉由退火腔室或爐管進行。或者，可以藉由鐳射退火進行退火。退火製程可以在空氣或具有低反應性的氣體(諸如N2、He及Ar)或高反應性氣體(諸如O2及臭氧)中進行。
退火前Al2O3層和/或Y2O3層的單獨厚度可以為約0.3nm至約0.5nm至約10nm或約20nm。如上所述，第一層130的厚度及與其相鄰的第二層140的厚度符合等式(1)。作為實例，Y2O3層與Al2O3層的厚度比率可以為約1.77，但是在考慮設計、製造或量測誤差/餘量時本揭露不限於此。
在退火之後，交替堆疊的第一層130和第二層140轉換成具有鈣鈦礦結構的YAlO3層160。
本領域的一般技藝人士應當理解，在保護層150和第二阻障層120分別藉由ALD以Y2O3和Al2O3形成的情況下，保護層150和與其相鄰的第二層140之間的邊界和/或第二阻障層120和與其緊鄰的第一層130之間的邊界 在退火之後可能移位(或消失)，此是由於保護層150的某部分和第二阻障層120的某部分在退火製程中形成具有鈣鈦礦型單晶的多層結構160期間可能被消耗。
根據上述方法製造的包括複數個第一層130和複數個第二層140的結構160可以藉由X光繞射(XRD)確認為鈣鈦礦型單晶。
第11A圖與第11B圖分別繪示藉由XRD進行的法向掃描(normal scan)和偏離法向掃描(off-normal scan)的概念，利用此等概念以獲取由複數個第一層130和複數個第二層140形成的退火結構160的特徵。第12A圖繪示藉由XRD進行法向掃描獲得的由複數個第一層130和複數個第二層140形成的退火結構160的特徵，第12B圖繪示跨YAlO3(004)反射的搖擺曲線(rocking curve)，第12C圖繪示跨YAlO3(012)反射的Φ掃描(Φ-scan)，第12D圖繪示GaAs(20-2)平面內徑向掃描，以及第12E圖繪示跨YAlO3(110)反射的搖擺曲線。第12A圖與第12B所示的結果是根據第11A圖所示的法向掃描概念所獲得，並且第12C圖、第12D圖和第12E圖所示的結果是根據第11B圖所示的偏離法向掃描概念所獲得。參照第12B圖與第12E圖，搖擺曲線的擬合(fitting)可用於確定退火結構160的結晶度。搖擺曲線所具有的半高寬(full width at half maximum,FWHM)越小，則所形成結構的結晶度越好。根據法向掃描中繞射峰的位置、Φ掃描中繞射峰的對稱性及搖擺曲線的模型曲線半高寬，從而確認根據上述方法製造之複數個第一 層130和複數個第二層140形成的結構160是具有良好結晶性的鈣鈦礦型單晶。
根據其他實施例，可以藉由形成一對或多對Al和Y層並將堆疊的Al和Y層在O2或臭氧中退火，代替藉由ALD形成一對或多對Y2O3和Al2O3層並將堆疊的Y2O3和Al2O3層進行退火，來獲得具有鈣鈦礦結構的YAlO3。現在根據其它實施例並參照第13A圖與第13B圖來描述具有鈣鈦礦結構的YAlO3的製造方法。
參照第13A圖，藉由ALD或任何其他合適的製程(MBE、MOCVD，以及MBD)在基板101上交替地形成複數個Al層131與複數個Y層141。基板101可以是如上所述的基板之一。雖然未顯示於第13A圖與第13B圖中，但是可以在交替堆疊的Al層131和Y層141形成之前形成一個或多個阻障層，並且可選擇性地在交替堆疊的Al層131和Y層141的最外層上形成保護層。
此後，如第13B圖所示，具有鈣鈦礦單晶結構的YAlO3層161可以藉由將堆疊的Al層和Y層在O2或臭氧中於退火溫度(例如約300℃至約900℃)下退火約2秒至約10小時獲得。退火溫度可以以例如約50℃/秒的速率從室溫升高。根據一些實施例，退火製程可以在約850℃至約950℃的退火溫度下進行約2秒至約90秒。退火可以藉由快速退火爐或爐管進行。或者，可以藉由鐳射退火進行退火。
如上所述，藉由ALD形成複數個Al2O3層和複數個Y2O3層並在之後對其進行退火，或者在一實施例中藉 由ALD形成複數個Al層與複數個Y層，並在之後於氧氣或臭氧中對其進行退火，以形成具有鈣鈦礦單晶結構的YAlO3，且本揭露不限於形成具有鈣鈦礦單晶結構的YAlO3。在一些實施例中，每個堆疊層是不同於Al2O3和Y2O3的氧化物。在其他實施例中，堆疊層不必是氧化物。堆疊層可以是除了Y和Al之外的純金屬。在此種情況下，可以將堆疊的金屬層在O2或臭氧中退火，以使得堆疊的金屬可以轉化為具有鈣鈦礦結構。在其他實施例中，堆疊層可以是合金如MgNi合金，以及非金屬材料如C。在此種情況下，堆疊的金屬層可以在例如He中退火，以使得堆疊的合金和非金屬層可以轉化為具有鈣鈦礦結構的複合物。
如上所述，具有鈣鈦礦結構材料的製造方法包括藉由自限反應沉積方法諸如原子層沉積(ALD)和分子束沉積(MBD)來生長層。每個單獨的層可以不具有鈣鈦礦結構。在層生長後，可以進行退火製程。退火製程的持續時間和溫度取決於目標材料，在從約300℃至約1500℃的範圍內。可以選擇藉由鐳射退火來進行退火。退火製程可以在空氣或具有低反應性的氣體(諸如N2、He及Ar)或高反應性氣體(諸如O2及臭氧)中進行。
上述鈣鈦礦材料(或堆疊層)以及上述方法可以在形成微電子、光電、光子和光電子裝置的應用中實行。對於光電應用，此裝置可以是包括上述鈣鈦礦材料(或堆疊層)的太陽能電池。對於光電應用，此裝置可以是包含上述鈣鈦礦材料的發光二極體(LED)、光電偵測器以及二極體鐳 射器。根據一些實施例，奈米厚度的鈣鈦礦氧化物，諸如YAlO3，具有高介電常數(例如約30至約50)，並且可以作為高k閘極介電質，以縮小高k+金屬閘極堆疊應用中的等效氧化物厚度(EOT)。下面將參照第14A圖至第15B圖描述鈣鈦礦材料在微電子應用中的示例性應用。
對於微電子應用，以金屬氧化物半導體(MOS)結構為基礎的裝置(例如平面MOSFET、FinFET和環繞式閘極電晶體)可以包括上述鈣鈦礦材料。
第14A圖至第14C圖分別繪示沿著源極和汲極區的方向截取的第一剖面圖、沿著與上述沿著源極和汲極區的方向垂直的方向截取的第二剖面圖，以及電晶體的俯視圖，並且第14D圖繪示製造第14A圖至第14C圖所示電晶體的製程流程圖。第14A圖至第14C圖所示電晶體的閘極絕緣層是由根據本揭露實施例中具有鈣鈦礦結構的材料所實現。
參照第14A圖至第14C圖，電晶體形成在半導體基板10上並且包括源極和汲極區4、在源極和汲極區域4之間的溝道區7，以及覆蓋部分源極和汲極區域4與溝道區域5並在其間連續延伸的閘極絕緣層2。電晶體的源極和汲極觸點3分別形成在被閘極絕緣層2暴露的源極和汲極區域4上。電晶體更包括閘電極層1，此閘電極層1覆蓋位於源極和汲極區域4之間的部分閘極絕緣層2，並且此電晶體可以選擇性地具有埋入式氧化物層6以減少洩漏電流。閘極絕緣層2包含諸如YAlO3的材料，此材料具有鈣鈦礦結構並且可以根據本揭露實施例製造，並且閘極絕緣層2可以選擇性地 包括位在溝道區域5與閘極絕緣層2的具有鈣鈦礦結構材料之間的阻障層(未顯示於圖中)，以便促進具有鈣鈦礦結構材料的生長。
參照第14A圖至第14D圖，第14A圖至第14C圖所示的電晶體可以根據第14D所示的製程流程圖製造。
形成鰭狀結構以及淺溝槽隔離區(未圖示)(步驟S141)。在基板10是絕緣體上矽(SOI)基板的情況下，埋入式氧化物層6可以是埋在SOI基板中的絕緣層，並且鰭狀結構可以藉由光刻製程繼之以蝕刻製程製造，以將SOI基板的裝置層轉換成鰭狀結構，但是本揭露不限於此。
替代地和/或選擇性地，基板10可以是III-V族化合物半導體，包含AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)，或InyGa1-yAs(0<y<1)。在其他實施例中，基板可以是II-VI族或IV族半導體，諸如Si和Ge。在此種情況下，在形成埋入式氧化物層6之後，可以藉由磊晶生長製程在此埋入式氧化物層6上沉積半導體層，此半導體層可以藉由光刻及蝕刻製程轉換成鰭狀結構。
或者，可以藉由離子注入形成埋入式氧化物層6，使得在形成埋入式氧化物層6之後，基板10的頂層可以藉由光刻和蝕刻製程形成鰭狀結構。
隨後，溝道區5和位於溝道區5相對側上的源極和汲極區4由鰭狀結構經過一系列製程形成，此等製程包括但不限於沉積一個或多個硬遮罩層，光刻以界定溝道區5以 及源極和汲極區4，蝕刻一個或多個硬遮罩，以及將離子摻雜到相應區域以形成汲極區4(步驟S142)。
此後，藉由例如ALD、MBD和MLD繼之以例如上所述的相應退火過程，將複數個層(例如上述交替堆疊的第一層130和第二層140或上述交替堆疊的金屬層131和141)一致地生長在溝道區5的外表面上，使得具有鈣鈦礦結構的閘極絕緣層2圍繞溝道區域5的外表面(步驟S143)。可選地和/或任選地，可以在生長此複數個層之前形成一個或多個阻障層，諸如上述第一阻障層110和第二阻障層120，並且可以在生長此複數個層之後形成保護層，諸如上述保護層150。
在形成閘極絕緣層2之後，形成閘電極1以及源極和汲極觸點3，其中閘電極1覆蓋閘極絕緣層2，源極和汲極觸點3與源極和汲極區4接觸(S144)。
本領域的一般技藝人士應當理解，形成電晶體的製程可以修改為不同的順序。在一些實施例中，閘極絕緣層2和閘電極1可以在形成源極和汲極區4以及源極和汲極觸點3之前形成。
由於溝道區5以及源極和汲極區4是由半導體鰭狀結構構成，因此按照第14D圖所示製程流程圖製造的如第14A圖至第14C圖所示的電晶體是鰭式電晶體。然而，本揭露不限於此。在其他實施例中，電晶體可以是另一種類型的電晶體，例如溝道、源極和汲極區是由基板的頂層構成， 而不是由從基板突出的鰭狀結構構成的電晶體，或者如下文描述的環繞式閘極電晶體。
第15A圖和第15B圖繪示環繞式閘極電晶體的剖視圖和俯視圖，環繞式閘極電晶體的閘極絕緣層是由根據本揭露實施例之具有鈣鈦礦結構的材料實施。
參照第15A圖和第15B圖，環繞式閘極電晶體包括源極和汲極區14以及閘極絕緣層12，閘極絕緣層12在源極和汲極區14之間延伸並圍繞它們之間的部分。環繞式閘極電晶體的源極和汲極電極13分別形成在源極和汲極區14上。電晶體更包括覆蓋閘極絕緣層12的閘電極11。閘極絕緣層12是諸如YAlO3的材料，其具有鈣鈦礦結構並且可以根據本揭露實施例製造。
在一些實施例中，具有鈣鈦礦結構的YAlO3的厚度可以為約1nm，並且其介電常數可以為約30至約50。因此，可以在以數千至數百萬或更多個具有鈣鈦礦結構的YAlO3作為閘極絕緣層的電晶體實施的積體電路中實現縮小等效氧化物厚度(EOT)。此外，與現有的閘極絕緣層相比，具有鈣鈦礦結構的YAlO3能減少半導體界面的缺陷，表現出優異的半導體界面，因此上述電晶體的效能亦可得到改良。
製造此環繞式閘極電晶體的方法如第14D圖之製程流程圖所示，並且在此將省略製造此環繞式閘極電晶體的方法的描述，以避免冗餘。
如上所述，根據本揭露的實施例，可以實現與半導體基板或半導體層的高品質界面和優異的鈣鈦礦材料穩定性。此外，根據各種實施例之具有鈣鈦礦單晶結構材料的製造方法與當代商業電子製造平臺(諸如GaN、InGaAs和基於Si的裝置)兼容，因而有助於製造新一代電子裝置。
藉由如上所述的自限反應沉積和後退火方法形成之具有鈣鈦礦結構的堆疊多層具有優異的結晶度、優異的均勻性、優異的化學均質性以及優異的界面品質。精確的組成控制可用於控制藉由自限反應沉積形成的多層(或堆疊層)的厚度。此外，自限反應沉積方法需要較低的結晶溫度，並且允許堆疊層形成在平坦和非平坦的表面中。
根據本揭露的一個態樣，提供一種製造具有鈣鈦礦單晶結構的材料的方法，包括以下步驟：交替地生長一第一層和一第二層在一基板上，其中，第一層與第二層的組成不同，且第一層及第二層係複數個；以及將第一層和第二層退火，形成一具有鈣鈦礦單晶結構的材料。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中基板是選自由III-V族化合物半導體、II-VI族、IV族半導體或鈣鈦礦材料所組成的群組，其中，上述III-V族化合物半導體選自由AlN、AlP、AlAs、AlSb、AlBi、GaN、GaP、GaAs、GaSb、GaBi、InN、InP、InAs、InSb、InBi、AlxGa1-xAs(0<x<1)以及InyGa1-yAs(0<y<1)組成的群組；上述II-VI族或IV族 半導體包括Si和Ge；上述鈣鈦礦材料包括LaAlO3和SrTiO3。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中交替地生長一第一層和一第二層在一基板上的步驟是藉由自限反應執行。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中交替地生長一第一層和一第二層在一基板上的步驟是藉由原子層沉積(ALD)或分子束沉積(MBD)執行。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中退火步驟是在約300℃至約1500℃的溫度範圍內進行。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中退火步驟是在空氣、N2、He、Ar或包括O2或臭氧的反應性氣體中進行。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中基板是n-GaAs(111)A基板。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，更包括形成一GaAs(111)磊晶層，其中，上述形成一GaAs(111)磊晶層的步驟在上述交替地生長一第一層和一第二層在一基板上的步驟之前。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中交替地生長一第一層和一第二 層在一基板上的步驟包括交替生長一Al2O3層和一Y2O3層。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中退火步驟是在約300℃至約900℃下於He環境中進行約10秒至約2小時。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中Al2O3層的厚度與該Y2O3層的厚度的比率為約1：1.77。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中具有鈣鈦礦單晶結構的材料包括一具有化學式ABX3的材料，其中：A為稀土元素，選自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu組成的群組，或者A為鹼土元素，選自由Be、Mg、Ca、Sr和Ba組成的群組，或者A係有機化合物CH3NH3，B為非稀土元素，選自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb組成的群組，或者B為稀土元素或過渡金屬，並且X為非金屬元素，選自由O、S、Se、Te、F、Cl、Br、I和At組成的群組。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中第一層和第二層為氧化層。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中第一層為Al層且第二層為Y層，或者第一層為Y層且第二層為Al層。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中退火步驟是在臭氧或O2環境中進行。
根據本揭露之一實施例，上述製造具有鈣鈦礦單晶結構的材料的方法，其中第一層和第二層分別為一金屬合金層和一非金屬層，並且退火步驟是在一非反應性氣體環境中進行。
根據本揭露的一個態樣，提供一種製造具有鈣鈦礦單晶結構的材料的方法，包括以下步驟：藉由自限反應沉積交替地生長一第一層和一第二層；以及將第一層和第二層退火，形成一具有鈣鈦礦單晶結構的材料，其中第一層的厚度和第二層的厚度符合等式(1)： 在等式1中，A為沉積面積，ρ1和ρ2分別為第一層和第二層的密度，並且M1及M2分別為構成第一層和第二層的材料的莫耳質量。
根據本揭露的一個態樣，提供一種製造電晶體的方法，包括以下步驟：形成源極和汲極區；交替地生長一第一層和一第二層在源極和汲極區之間的溝道區上，其中，第一層及第二層係複數個，且第一層與第二層的組成不同；將第一層及第二層退火，形成一具有鈣鈦礦單晶結構的閘極絕緣層；以及形成一覆蓋閘極絕緣層的閘電極。
根據本揭露之一實施例，上述製造電晶體的方法，其中退火步驟是在約300℃至約1500℃的溫度範圍內進行。
根據本揭露之一實施例，上述製造電晶體的方法，其中閘極絕緣層包含一具有化學式ABX3的材料，其中：A為稀土元素，選自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu組成的群組，或者A為鹼土元素，選自由Be、Mg、Ca、Sr以及Ba組成的群組，或者A為有機化合物CH3NH3，B為非稀土元素，選自由Ti、Zr、Hf、Al、Ga、In、Tl、Ge、Sn和Pb組成的群組，或者B為稀土元素或過渡金屬，並且X為非金屬元素，選自由O、S、Se、Te、F、Cl、Br、I和At組成的群組。
前文概述了若干實施例的特徵，使得本領域中的技藝人士可以更好地理解本揭露的各個態樣。本領域中的技藝人士應當理解，他們可以輕易地將本揭露內容用作設計或修改用於實行本文介紹的實施方式的相同目的和/或實現本文介紹的實施方式的相同優點的其他過程和結構的基礎。本領域中的技藝人士亦應意識到，此類等同構造不脫離本揭露的精神和範疇，並且他們可在不脫離本揭露的精神和範疇的情況下，進行對本文的各種改變、替換和變更。

Claims (1)

  1. 一種製造具有鈣鈦礦單晶結構的材料的方法，包括以下步驟：交替地生長一第一層和一第二層在一基板上，其中，該第一層與該第二層的組成不同，且該第一層及該第二層係複數個；以及將該第一層和該第二層退火，形成一具有鈣鈦礦單晶結構的材料。
TW106118107A 2016-06-01 2017-06-01 製造具有鈣鈦礦單晶結構的材料的方法及製造電晶體的方法 TWI714772B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662344311P 2016-06-01 2016-06-01
US62/344,311 2016-06-01
US15/487,769 US10755924B2 (en) 2016-06-01 2017-04-14 Material having single crystal perovskite, device including the same, and manufacturing method thereof
US15/487,769 2017-04-14

Publications (2)

Publication Number Publication Date
TW201809379A true TW201809379A (zh) 2018-03-16
TWI714772B TWI714772B (zh) 2021-01-01

Family

ID=60482514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118107A TWI714772B (zh) 2016-06-01 2017-06-01 製造具有鈣鈦礦單晶結構的材料的方法及製造電晶體的方法

Country Status (3)

Country Link
US (2) US10755924B2 (zh)
CN (1) CN107447254B (zh)
TW (1) TWI714772B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151301A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Epitaxial perovskite materials for optoelectronics
KR102000829B1 (ko) * 2017-09-07 2019-07-16 한양대학교 산학협력단 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
JP7165942B2 (ja) * 2018-01-17 2022-11-07 パナソニックＩｐマネジメント株式会社 光吸収材料及びそれを用いた太陽電池
US11594624B2 (en) * 2018-12-13 2023-02-28 Intel Corporation Transistor structures formed with 2DEG at complex oxide interfaces
CN111029461B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于P型SiC的新型晶体管器件及其制备方法
CN111029460B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于互补型SiC的新型晶体管器件及其制备方法
CN110911565B (zh) * 2019-12-04 2021-05-04 西北工业大学 一种基于N型SiC的新型晶体管器件及其制备方法
CN113594099B (zh) * 2021-06-18 2024-07-05 西北工业大学 基于钙钛矿单晶衬底与二维材料沟道的CMOS FinFET器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178221B2 (en) * 2000-07-10 2012-05-15 Amit Goyal {100}<100> or 45°-rotated {100}<100>, semiconductor-based, large-area, flexible, electronic devices
JP3983091B2 (ja) * 2002-04-24 2007-09-26 Ｎｅｃエレクトロニクス株式会社 酸化物誘電体膜の気相成長方法
JP3697426B2 (ja) 2002-04-24 2005-09-21 株式会社東芝 パターン形成方法および半導体装置の製造方法
WO2005015362A2 (en) * 2003-08-06 2005-02-17 Innovida, Inc. System and method for delivering and optimizing media programming in public spaces
US20050285175A1 (en) * 2004-06-23 2005-12-29 International Business Machines Corporation Vertical SOI Device
US8927353B2 (en) 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
WO2009133500A1 (en) * 2008-04-28 2009-11-05 Nxp B.V. Method of forming a nanocluster-comprising dielectric layer and device comprising such a layer
US8486864B2 (en) * 2009-12-29 2013-07-16 Ut-Battelle, Llc Method for producing microstructured templates and their use in providing pinning enhancements in superconducting films deposited thereon
CN102683208A (zh) * 2011-03-10 2012-09-19 中国科学院宁波材料技术与工程研究所 一种钇铝氧复合氧化物高k介质薄膜晶体管的制备方法
WO2014167697A1 (ja) * 2013-04-11 2014-10-16 富士通株式会社 熱電変換素子

Also Published As

Publication number Publication date
US20170352539A1 (en) 2017-12-07
US10755924B2 (en) 2020-08-25
TWI714772B (zh) 2021-01-01
CN107447254B (zh) 2021-05-25
US20200388490A1 (en) 2020-12-10
CN107447254A (zh) 2017-12-08
US11615955B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
TWI714772B (zh) 製造具有鈣鈦礦單晶結構的材料的方法及製造電晶體的方法
KR100424759B1 (ko) 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
US7351993B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7709826B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphies, and ternary alloys with silicon
US7273657B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US20100140755A1 (en) Rare-earth oxides, rare-earth nitrides, rare-earth phosphides and ternary alloys
US20020089023A1 (en) Low leakage current metal oxide-nitrides and method of fabricating same
US20050163692A1 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
JP5590218B2 (ja) 酸化物基板およびその製造方法
US6933566B2 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
US8097499B2 (en) Semiconductor device and methods thereof
KR20080047996A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
WO2005065357A2 (en) Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
JP5692365B2 (ja) ペロフスカイト型マンガン酸化物薄膜
KR20090037120A (ko) 비휘발성 메모리 소자 및 그 제조 방법
Ihlefeld et al. Adsorption-controlled growth of BiFeO 3 by MBE and integration with wide band gap semiconductors
Bae et al. Novel sol-gel processing for polycrystalline and epitaxial thin films of La 0.67 Ca 0.33 MnO 3 with colossal magnetoresistance
CN109411581A (zh) 一种发光二极管外延片及其制造方法
CN109904287A (zh) 发光二极管外延片及其生长方法
US20230061755A1 (en) Channel structures for semiconductor devices
Demkov et al. Other Epitaxial Oxides on Semiconductors
JP2007297247A (ja) オキシカルコゲナイド系半導体単結晶薄膜の製造方法および半導体装置の製造方法