CN107422550A - Pin及其制造方法、显示面板 - Google Patents

Abstract

本发明公开一种Pin及其制造方法、显示面板。所述Pin包括第一桥接图案以及沿预定方向排布的多个第一导电图案，相邻两个第一导电图案间隔设置，且相邻两个第一导电图案之间通过第一桥接图案实现电性连接。基于此，本发明能够减少静电电荷在Pin上积累，增强Pin的防ESD能力，从而避免因ESD导致的元件损伤。

Description

Pin及其制造方法、显示面板

技术领域

本发明涉及电子设备技术领域，具体涉及一种Pin(导电端子、金手指或导电针)及其制造方法、显示面板。

背景技术

当前，LCD(Liquid Crystal Display,液晶显示器)中的各个元件之间主要通过Pin实现电性连接，例如驱动IC和FPC(Flexible Printed Circuit,柔性电路板)之间通过Pin传输驱动信号，继而由FPC将驱动信号传输给TFT(Thin Film Transistor,薄膜晶体管)。在LCD的使用过程中各个元件会产生静电，而现有的Pin为一整块金属，例如图1所示，每一Pin 10为一整块导电结构，其接触面积较大，容易聚集静电电荷，防ESD(Electro-Static discharge,静电释放)能力较差，尤其是在尺寸较小的LCD中，电性连接的两侧元件的距离较近，Pin上积累的静电电荷会在两侧元件之间传导，容易对元件造成ESD损伤。

发明内容

有鉴于此，本发明提供一种Pin及其制造方法、显示面板，能够减少静电电荷在Pin上积累，增强Pin的防ESD能力，从而避免因ESD导致的元件损伤。

本发明一实施例的Pin，包括第一桥接图案以及沿预定方向排布的多个第一导电图案，相邻两个第一导电图案间隔设置，且相邻两个第一导电图案之间通过第一桥接图案实现电性连接。

本发明一实施例的显示面板，包括用于实现驱动IC与FPC电性连接的上述Pin。

本发明一实施例的Pin的制造方法，所述Pin用于实现显示面板中驱动IC与FPC的电性连接，所述方法包括：

在基材上形成间隔设置的多个第一桥接图案；

形成覆盖第一桥接图案的绝缘层，所述绝缘层开设有多个接触孔，其中每一第一桥接图案被两个接触孔所暴露；

在绝缘层上形成沿预定方向排布的多个第一导电图案，所述第一导电图案覆盖所述接触孔，相邻两个第一导电图案间隔设置且通过第一桥接图案实现电性连接。

有益效果：本发明设计每一Pin具有两两间隔设置的第一导电图案，且相邻两个第一导电图案通过第一桥接图案实现电性连接，相邻两个第一导电图案之间的断开设计能够减少Pin的接触面积，从而减少静电电荷的积累，增强Pin的防ESD能力，避免因ESD导致的元件损伤。

附图说明

图1是现有技术的Pin的结构俯视图；

图2是本发明第一实施例的Pin的结构俯视图；

图3是图2所示Pin沿A-A方向的结构剖视图；

图4是图2所示Pin的制造方法的流程示意图；

图5是本发明第二实施例的Pin的结构俯视图；

图6是图5所示Pin沿B-B方向的结构剖视图；

图7是图5所示Pin的制造方法的流程示意图；

图8是本发明的显示面板一实施例的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。并且，本发明下文各个实施例所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例，并非用于限制本发明的保护范围。

图2是本发明第一实施例的Pin的结构俯视图，图3是图2所示Pin沿A-A方向的结构剖视图。请结合图2和图3所示，本实施例的Pin 20包括多个导电图案21以及多个桥接图案22，多个导电图案21沿预定方向(图2所示箭头方向)排布，可视为多个导电图案21排布设置于同一直线上，并且相邻两个导电图案21之间为间隔设置，相邻两个导电图案21之间通过一个桥接图案22实现电性连接。

其中，导电图案21和桥接图案22可以分属于不同层，如图3所示，桥接图案22和导电图案21之间可以设置有绝缘层23，例如ILD(Interlayer dielectric isolation,层间介质隔离)，该绝缘层23为开设有多个接触孔231的一整面结构，每一个第一桥接图案22的两端被两个接触孔231所暴露，相邻两个第一导电图案21可分别通过两个接触孔231与同一个第一桥接图案22电性连接。

不同于现有Pin 10为一整块导电结构，本实施例的Pin 20具有间隔设置的多个导电图案21，多个导电图案21可视为将现有Pin 10进行断开设计后的导电结构，对于长度相等的Pin 10和Pin 20，多个导电图案21的接触面积(用于电性连接的表面积)小于现有Pin10的接触面积，也就是说，本实施例的Pin 20的接触面积较小，从而能够减少静电电荷的积累，使得Pin 20的防ESD能力得以增强，以此避免因ESD导致的元件损伤。

本实施例的多个导电图案21的制造材料可以与现有Pin 10的制造材料相同，例如导电图案21可以为由钛(Ti)层、铝(Al)层和钛层形成的复合电极图案。另外，本实施例也不限制桥接图案22的制造材料，例如桥接图案22可以采用与GE(General Electric,通用)走线相同的导电材料制得。

下面介绍本发明制造图2所示Pin 20的过程及原理。请参阅图4，本发明一实施例的Pin 20的制造方法包括如下S41～S43。

S41：在基材上形成间隔设置的多个桥接图案22。

当Pin 20用于实现LCD中两个元件的电性连接时，如图3所示，该基材可以包括玻璃基板411以及依次形成于玻璃基板411上的保护层412、栅极绝缘层(Gate InsulationLayer,GI层)413，该保护层412的材质可以为硅氧化物(例如SiO₂)或硅氮化合物(SiN_x)。

本实施例可以通过光罩制程形成多个桥接图案22。具体而言，首先可以采用例如CVD(Chemical Vapor Deposition,化学气相沉积)方法在栅极绝缘层413上形成一整面导电层，然后在该一整面导电层上涂布一整面光阻层，再采用光罩对光阻层依次进行曝光处理和显影处理，完全曝光部分的光阻可以被显影液去除，未曝光部分的光阻未被显影液去除，接着刻蚀去除未被光阻层遮盖的导电层，而后去除光阻层，最终保留的导电层即为间隔设置的多个桥接图案22。

S42：形成覆盖桥接图案22的绝缘层23，所述绝缘层23开设有多个接触孔231，其中每一桥接图案22被两个接触孔231所暴露。

S43：在绝缘层23上形成沿预定方向排布的多个导电图案21，导电图案覆盖21所述接触孔231，相邻两个导电图案21间隔设置且通过桥接图案22实现电性连接。

本实施例也可以通过光罩制程分别形成绝缘层23和多个导电图案21，其具体过程及原理可参阅步骤S41所述。

图5是本发明第二实施例的Pin的结构俯视图，图6是图5所示Pin的结构剖视图。请结合图5和图6所示，本实施例的Pin 50包括多个第一导电图案51、多个第一桥接图案52、两个第二导电图案53以及两个第二桥接图案54。多个第一导电图案51沿预定方向(图5所示箭头方向)排布，并且相邻两个第一导电图案51之间为间隔设置，相邻两个第一导电图案51之间通过第一桥接图案52实现电性连接。两个第二导电图案53分设于多个第一导电图案51的两端，每一第二导电图案53与最外端的第一导电图案51间隔设置。两个第二桥接图案54分设于多个第一桥接图案52的两端，每一第二桥接图案54与最外端的第一桥接图案52间隔设置。并且，每一第二桥接图案54具有位于其上方且与其上下重叠设置的第二导电图案53。

其中，第一导电图案51和第一桥接图案52可以分属于不同层，第二导电图案53和第二桥接图案54也分属于不同层，而第一导电图案51和第二导电图案53分属于同一层，第一桥接图案52和第二桥接图案54分属于同一层。如图6所示，第一桥接图案52和第一导电图案51之间可以设置有绝缘层55，该绝缘层55为开设有多个接触孔531的一整面结构，每一第一桥接图案52的两端被两个接触孔531所暴露，相邻两个第一导电图案51可分别通过两个接触孔531与同一个第一桥接图案52电性连接。而在第二导电图案53和第二桥接图案54之间的区域，绝缘层55并未开设有接触孔531。

不同于现有Pin 10为一整块导电结构，本实施例的Pin 50具有间隔设置的多个第一导电图案51，多个第一导电图案51可视为将现有Pin 10进行断开设计后的导电结构，对于长度相等的Pin 10和Pin 50，多个第一导电图案51的接触面积小于现有Pin 10的接触面积，也就是说，Pin 50的接触面积较小，从而能够减少静电电荷的积累，使得Pin 50具有较强的防ESD能力，以此避免因ESD导致的元件损伤。

另外，第二导电图案53和位于其正下方的第二桥接图案54通过夹持于两者之间的绝缘层55绝缘重叠，从而形成电容，该电容能够吸收静电电荷，从而避免静电电荷朝向电性连接的两元件传导，进一步增强Pin 50的防ESD能力。

下面介绍本发明制造图5所示Pin 50的过程及原理。请参阅图7，本发明一实施例的Pin 50的制造方法包括如下S71～S73。

S71：在基材上形成间隔设置的多个第一桥接图案52，以及分别位于多个第一桥接图案52两端的两个第二桥接图案54。

当Pin 50适用于实现LCD中两个元件的电性连接时，如图6所示，该基材可以包括玻璃基板611及依次形成于玻璃基板611上的保护层612、栅极绝缘层613，保护层612的材质可以为硅氧化物或硅氮化合物。

S72：形成覆盖第一桥接图案52和第二桥接图案54的绝缘层55，所述绝缘层55开设有多个接触孔531，其中每一第一桥接图案52被两个接触孔531所暴露。

S73：在绝缘层55上形成沿预定方向排布的多个第一导电图案51，以及在绝缘层55上形成分别位于两个第二桥接图案54正上方的两个第二导电图案53，第一导电图案51覆盖接触孔531，相邻两个第一导电图案51间隔设置且通过第一桥接图案52实现电性连接，两个第二导电图案53分设于多个第一导电图案51的两端，每一第二导电图案53与最外端的第一导电图案51间隔设置，每一第二导电图案53和每一第二桥接图案54通过夹持于两者之间的绝缘层55绝缘重叠以形成电容。

在本实施例中，第一桥接图案52和第二桥接图案54可以经由同一制程形成，第一导电图案51和第二导电图案53可以经由同一制程形成。另外，如图6所示，第一桥接图案52和第二桥接图案54可以形成于显示面板的栅极绝缘层613上，第一导电图案51和第二导电图案53可以与显示面板的源极图案和漏极图案经由同一制程形成。

图8是本发明一实施例的显示面板的结构示意图。如图8所示，本实施例的显示面板80包括但不限于基于LTPS(Low Temperature Poly-silicon,低温多晶硅技术)的LCD，其包括元件81和元件82，例如元件81为驱动IC、元件82为FPC，元件81和元件82之间通过Pin83实现电性连接。该Pin 83可以为上述实施例所述Pin 20和Pin 50中的一个，因此，本实施例的显示面板80也具有上述有益效果。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种导电端子Pin，其特征在于，所述Pin包括第一桥接图案以及沿预定方向排布的多个第一导电图案，相邻两个所述第一导电图案间隔设置且通过所述第一桥接图案实现电性连接。

2.根据权利要求1所述的Pin，其特征在于，所述Pin还包括两个第二桥接图案、两个第二导电图案以及绝缘层，所述两个第二导电图案分设于所述多个第一导电图案的两端，每一所述第二导电图案与最外端的第一导电图案间隔设置，每一所述第二导电图案的上方设置有一第二桥接图案，所述第二导电图案和所述第二桥接图案通过夹持于两者之间的绝缘层绝缘重叠以形成电容。

3.根据权利要求2所述的Pin，其特征在于，所述绝缘层为设置于所述第一导电图案和所述第一桥接图案之间的一整面结构，且所述绝缘层开设有多个接触孔，相邻两个所述第一导电图案可分别通过两个所述接触孔与同一所述第一桥接图案电性连接。

4.一种显示面板，其特征在于，所述显示面板包括用于实现驱动IC与柔性电路板FPC电性连接的如权利要求1～3任一项所述的Pin。

5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括栅极绝缘层、源极图案和漏极图案，所述第一桥接图案和第二桥接图案设置于所述栅极绝缘层上，所述第一导电图案和第二导电图案与所述源极图案和漏极图案为同一制程形成的结构。

6.一种导电端子Pin的制造方法，所述Pin用于实现显示面板中驱动IC与柔性电路板FPC的电性连接，其特征在于，所述方法包括：

在基材上形成间隔设置的多个第一桥接图案；

形成覆盖所述第一桥接图案的绝缘层，所述绝缘层开设有多个接触孔，其中每一所述第一桥接图案被两个接触孔所暴露；

在所述绝缘层上形成沿预定方向排布的多个第一导电图案，所述第一导电图案覆盖所述接触孔，相邻两个所述第一导电图案间隔设置且通过所述第一桥接图案实现电性连接。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

在所述多个第一桥接图案的两端形成两个第二桥接图案；

在所述绝缘层上形成分别位于所述两个第二桥接图案正上方的两个第二导电图案，所述两个第二导电图案分设于所述多个第一导电图案的两端，每一所述第二导电图案与最外端的第一导电图案间隔设置，每一所述第二导电图案和每一所述第二桥接图案通过夹持于两者之间的绝缘层绝缘重叠以形成电容。

8.根据权利要求7所述的方法，其特征在于，所述第一桥接图案和所述第二桥接图案经由同一制程形成。

9.根据权利要求7所述的方法，其特征在于，所述第一导电图案和所述第二导电图案经由同一制程形成。

10.根据权利要求7所述的方法，其特征在于，所述第一桥接图案和所述第二桥接图案形成于所述显示面板的栅极绝缘层上，所述第一导电图案和所述第二导电图案与所述显示面板的源极图案和漏极图案经由同一制程形成。