CN107408363A - 有源矩阵基板和具备该有源矩阵基板的显示装置 - Google Patents

有源矩阵基板和具备该有源矩阵基板的显示装置 Download PDF

Info

Publication number
CN107408363A
CN107408363A CN201680013113.2A CN201680013113A CN107408363A CN 107408363 A CN107408363 A CN 107408363A CN 201680013113 A CN201680013113 A CN 201680013113A CN 107408363 A CN107408363 A CN 107408363A
Authority
CN
China
Prior art keywords
mentioned
region
data wire
source electrode
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680013113.2A
Other languages
English (en)
Inventor
田中耕平
野间健史
西山隆之
米林谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107408363A publication Critical patent/CN107408363A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

实现有源矩阵基板的边框区域的窄边框化，上述有源矩阵基板具有沿着栅极线并列有多个像素区域的显示区域，上述多个像素区域分别具备相互独立的像素群。有源矩阵基板(20a)具有显示区域(200)，在显示区域(200)中沿着栅极线的延伸方向排列有分别具备栅极线群和源极线群的像素区域(201A)和像素区域(201B)。在像素区域(201A)和像素区域(201B)中设有驱动该像素区域中的栅极线(13)的栅极驱动器(11)。在边框区域(R1)中设有对数据线供应数据信号的端子部(12s)。像素区域(201A)的数据线(15a)的一个端部从端子部(12s)引绕，像素区域(201B)的数据线(15b)与像素区域(201A)的数据线(15a)连接。

Description

有源矩阵基板和具备该有源矩阵基板的显示装置
技术领域
本发明涉及有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
在下述专利文献1中公开了沿着栅极线的延伸方向并列形成有2个像素区域的显示面板，上述2个像素区域分别具备由多个栅极线和多个数据线界定的像素群。各像素区域中的数据线在数据线的一个端部附近的边框区域中相互连接。另外，在显示面板的左右的边框区域中配置有针对各像素区域的栅极驱动器。
现有技术文献
专利文献
专利文献1：美国专利8659583号说明书
发明内容
发明要解决的问题
在沿着栅极线并列有多个像素区域的显示面板的情况下，当将驱动各像素区域的栅极线的驱动电路如上述专利文献1那样配置于显示面板的左右的边框区域时，无法实现显示面板的左右的边框区域的窄边框化。
本发明的目的在于提供实现有源矩阵基板的边框区域的窄边框化的技术，上述有源矩阵基板具有沿着栅极线并列有多个像素区域的显示区域，上述多个像素区域分别具备相互独立的像素群。
用于解决问题的方案
本发明的有源矩阵基板具备：显示区域，其中沿着栅极线的延伸方向排列有多个具备数据线群和栅极线群的像素区域；端子部，其设于上述显示区域的外侧的、数据线的一个端部近旁的第1边框区域，供应数据信号；以及驱动电路，其设于各像素区域，将该像素区域中的栅极线切换为选择或非选择的状态，多个像素区域的至少一个像素区域中的数据线与上述端子部连接，其它像素区域中的数据线与上述一个像素区域中的数据线连接。
发明效果
根据本发明的构成，能实现有源矩阵基板的边框区域的窄边框化，上述有源矩阵基板具有沿着栅极线并列有多个像素区域的显示区域，上述多个像素区域分别具备相互独立的像素群。
附图说明
图1是表示第1实施方式的液晶显示装置的概略构成的图。
图2是表示图1所示的有源矩阵基板中的源极线的配置例的示意图。
图3是表示将图2所示的源极线的图示省略后的有源矩阵基板的概略构成的示意图。
图4是表示图3所示的栅极驱动器的等价电路的图。
图5A是表示图4所示的栅极驱动器的配置布局的示意图。
图5B是表示图4所示的栅极驱动器的配置布局的示意图。
图6是表示图4所示的栅极驱动器驱动栅极线时的时序图的图。
图7是表示第1实施方式的数据信号的写入处理的时序图的图。
图8是表示第1实施方式的有源矩阵基板的比较例的图。
图9是表示第2实施方式的有源矩阵基板的源极线的配置例的示意图。
图10A是将图9所示的边框区域中的源极线部分与源极线的连接部分放大后的示意图。
图10B是将图13A所示的源极线及引绕配线部与连接用配线的连接部分沿I-I线截断后的截面图。
图11是表示第2实施方式的数据信号的写入处理的时序图的图。
图12是表示第3实施方式的有源矩阵基板的源极线的配置例的示意图。
图13是表示第3实施方式的数据信号的写入处理的时序图的图。
图14是表示第4实施方式的有源矩阵基板的源极线的连接例的示意图。
图15是表示第4实施方式的数据信号的写入处理的时序图的图。
图16A是将图14所示的虚线框P中的源极线放大后的示意图。
图16B是将图16A所示的源极线沿II-II线截断后的截面图。
图16C是将图16A所示的源极线沿II-II线截断后的截面图。
图17A是将第5实施方式的边框区域的源极线部分与源极线的连接部分放大后的示意图。
图17B表示将图17A所示的连接部分沿III-III线截断后的截面图。
图18是表示第6实施方式的有源矩阵基板的概略构成的示意图。
图19是表示第6实施方式的数据信号的写入处理的时序图的图。
图20是表示第7实施方式的有源矩阵基板的概略构成的示意图。
图21是第7实施方式的栅极驱动器的等价电路图。
图22A是表示图21所示的栅极驱动器的配置布局的示意图。
图22B是表示图21所示的栅极驱动器的配置布局的示意图。
图22C是表示图21所示的栅极驱动器的配置布局的示意图。
图22D是表示图21所示的栅极驱动器的配置布局的示意图。
图22E是表示图21所示的栅极驱动器的配置布局的示意图。
图23是表示图21所示的栅极驱动器驱动一部分栅极线时的时序图的图。
图24A是表示第7实施方式的第一帧的数据信号的写入处理的时序图。
图24B是表示第7实施方式的第2帧～第60帧的各帧期间的数据信号的写入处理的时序图的图。
图25是表示第8实施方式的有源矩阵基板的概略构成的示意图。
图26是表示变形例(1)的有源矩阵基板的源极线的连接例的示意图。
具体实施方式
本发明的一实施方式的有源矩阵基板具备：显示区域，其中沿着栅极线的延伸方向排列有多个具备数据线群和栅极线群的像素区域；端子部，其设于上述显示区域的外侧的、数据线的一个端部近旁的第1边框区域，供应数据信号；以及驱动电路，其设于各像素区域，将该像素区域中的栅极线切换为选择或非选择的状态，多个像素区域的至少一个像素区域中的数据线与上述端子部连接，其它像素区域中的数据线与上述一个像素区域中的数据线连接(第1构成)。
根据第1构成，有源矩阵基板具有包括沿着栅极线的延伸方向排列的多个像素区域的显示区域。有源矩阵基板在第1边框区域中具备用于对数据线供应数据信号的端子部。有源矩阵基板还按每一像素区域在该像素区域内具备将该像素区域中的栅极线切换为选择或非选择的状态的驱动电路。至少一个像素区域中的数据线与端子部连接，其它像素区域中的数据线与该一个像素区域中的数据线连接。
在上述第1构成中，在各像素区域内设有驱动电路，因此能实现栅极线的端部近旁的边框区域的窄边框化。另外，通过在各像素区域内设置驱动电路，从而在有源矩阵基板中能形成沿着栅极线的延伸方向并列有3个以上的像素区域的显示区域。另外，与端子部连接的数据线比所有像素区域的数据线的总数少。即，能减少从端子部引绕到第1边框区域的数据线的条数，因此与将所有数据线从端子部引绕到第1边框区域的情况相比，能将第1边框区域窄边框化。
第2构成可以是，在第1构成中，上述一个像素区域和上述其它像素区域中的数据线在上述第1边框区域中相互连接。
根据第2构成，一个像素区域的数据线在第1边框区域中与其它像素区域的数据线连接，因此与将所有数据线与端子部连接的情况相比，能实现第1边框区域的窄边框化。
第3构成可以是，在第2构成中，还具备开关部，上述开关部对上述一个像素区域和上述其它像素区域的数据线中的、用于输入上述数据信号的1个像素区域的数据线选择性地进行切换。
根据第3构成，能对输入数据信号的1个像素区域的数据线选择性地进行切换，因此能减少输入数据信号时的消耗电力。
第4构成可以是，在第2或第3构成中，上述有源矩阵基板具有包含第1金属层和不同于上述第1金属层的第2金属层的层叠结构，上述栅极线形成于上述第1金属层，上述数据线形成于上述第2金属层，上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第1金属层或上述第2金属层，将上述其它像素区域的数据线中的、将该数据线延长后的延长线与上述一个像素区域的数据线在上述第1边框区域中交叉的数据线与上述一个像素区域的数据线之间连接。
根据第4构成，能利用连接用配线将一个像素区域的数据线与其它像素区域的数据线以不交叉的方式连接。
第5构成可以是，在第2或第3构成中，上述有源矩阵基板具有包含第1金属层和不同于上述第1金属层的第2金属层的层叠结构，上述栅极线形成于上述第1金属层，上述其它像素区域中的数据线形成于上述第2金属层，上述一个像素区域中的数据线的配置于该一个像素区域内的数据线的部分形成于上述第2金属层，上述一个像素区域中的数据线的配置于上述第1边框区域的数据线的部分形成于上述第1金属层，上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第2金属层，将上述其它像素区域的数据线与上述一个像素区域的数据线之间连接。
根据第5构成，能利用连接用配线将一个像素区域的数据线与其它像素区域的数据线以不交叉的方式连接。
第6构成可以是，在第2构成中，上述有源矩阵基板具有包含第1金属层、不同于上述第1金属层的第2金属层、以及不同于上述第1金属层和上述第2金属层的第3金属层的层叠结构，上述栅极线形成于上述第1金属层，上述其它像素区域中的数据线形成于上述第2金属层，上述一个像素区域中的数据线的配置于该一个像素区域内的数据线的部分形成于上述第2金属层，上述一个像素区域中的数据线的配置于上述第1边框区域的数据线的部分形成于上述第1金属层或上述第2金属层，上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第3金属层，将上述一个像素区域的数据线与上述其它像素区域的数据线之间连接。
根据第6构成，能利用连接用配线将一个像素区域与其它像素区域的数据线以不交叉的方式连接。另外，配置于第1边框区域的其它像素区域的数据线的部分形成于第1金属层和第2金属层中的一方，因此与在同一金属层形成数据线的情况相比，能缩窄配置于第1边框区域的数据线的间隔。其结果是，能将第1边框区域进一步窄边框化。
第7构成可以是，在第1构成中，上述其它像素区域中的数据线是上述一个像素区域中的数据线经过与上述第1边框区域相对的第2边框区域延伸到上述其它像素区域而形成的。
根据第7构成，一个像素区域的数据线兼作其它像素区域的数据线。因此，只要在第1边框区域中配置一个像素区域的数据线的条数的量的数据线即可，能实现第1边框区域的窄边框化。
第8构成可以是，在第1构成中，上述一个像素区域中的数据线与上述其它像素区域中的数据线在上述显示区域中相互连接。
根据第8构成，一个像素区域的数据线在显示区域内与其它像素区域的数据线连接，因此与将所有数据线与端子部连接的情况相比，能实现第1边框区域的窄边框化。
第9构成可以是，在第1至第7构成中的任一个构成中，对上述多个像素区域中的至少一个像素区域中的一部分像素写入上述数据信号的帧频率比对该像素区域中的其它像素写入上述数据信号的帧频率低。
根据第9构成，能使一部分像素显示静态图像，使其它像素显示动态图像，能降低写入数据信号时的消耗电力。
第10构成可以是，在第1至第9构成中的任一个构成中，上述显示区域具有非矩形的形状。
本发明的一实施方式的表示装置具备：第1至第10构成中的任一个构成的有源矩阵基板；以及相对基板，其具备设于与上述有源矩阵基板中的各像素对应的位置的彩色滤光片(第11构成)。
第12构成可以是，在第11构成中，上述彩色滤光片包含R(红)、G(绿)、B(蓝)的各彩色滤光片，上述R(红)、G(绿)、B(蓝)的各彩色滤光片沿着上述有源矩阵基板中的数据线的延伸方向以R(红)、G(绿)、B(蓝)的顺序排列。
根据第12构成，相比于与彩色滤光片的R(红)、G(绿)、B(蓝)对应的各像素沿着栅极线的延伸方向按R(红)、G(绿)、B(蓝)的顺序配置的情况，能减少数据线的条数。其结果是，从端子部引绕到第1边框区域的数据线的条数减少，能将第1边框区域进一步窄边框化。
以下，参照附图具体地说明本发明的实施方式。对图中相同或相当的部分附上相同的附图标记而省略其说明。
＜第1实施方式＞
(液晶显示装置的构成)
图1是表示本实施方式的液晶显示装置的概略构成的俯视图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4以及电源5。显示面板2具有有源矩阵基板20a、相对基板20b以及被这些基板夹着的液晶层(省略图示)。虽然在图1中省略图示，但是夹着有源矩阵基板20a和相对基板20b设有一对偏振板。在相对基板20b中形成有黑矩阵和红(R)、绿(G)、蓝(B)这3色的彩色滤光片以及共用电极(均省略图示)。
如图1所示，有源矩阵基板20a与形成于柔性基板的源极驱动器3电连接。显示控制电路4与显示面板2、源极驱动器3以及电源5电连接。显示控制电路4对源极驱动器3和形成于有源矩阵基板20a的后述的驱动电路(以下称为栅极驱动器)输出控制信号。电源5与显示面板2、源极驱动器3以及显示控制电路4电连接，对它们供应电源电压信号。
(有源矩阵基板的构成)
图2是表示有源矩阵基板20a的概略构成的示意图。有源矩阵基板20a具有矩形形状的显示区域200，在显示区域200中沿着X轴方向配置有分别具备独立的像素群的区域201A和区域201B。
在区域201A和区域201B中形成有按每一区域被独立驱动的N条栅极线13(13(1)～13(N))。
在区域201A中形成有M/2(M：偶数)条源极线(数据线)15a(15(1)～15(M/2)。区域201A的数据线15a的一个端部与端子部12s连接，并相对于栅极线13大致垂直地从端子部12s延伸到显示区域200的外侧的、与栅极线13平行的一边的边框区域R1及区域201A。
在区域201B中形成有M/2条源极线15b(15(1)～15(M/2)。区域201B的数据线15b的一个端部在边框区域R1中区域201A中的一条源极线15a连接，并从该连接位置与栅极线13大致平行地延伸到边框区域R1中的规定的位置，从规定的位置与栅极线13大致垂直地在区域201B内延伸。以下，当不对区域201A与区域201B的源极线进行区分时，将它们称为源极线15。
即，在该例中，对于有源矩阵基板20a的区域201A、201B设有总共M条源极线15。
另外，在有源矩阵基板20a的边框区域R1中设有端子部12s。端子部12s接收从源极驱动器3供应的数据信号。
在本实施方式中，一方区域201A的源极线15a连接到端子部12s，另一方区域201B的源极线15b在边框区域R1中与区域201A的源极线15a连接。因此，从端子部12s引绕到边框区域R1的源极线15的条数是M/2条即可。因而，边框区域R1中的源极线15的延伸方向的宽度L只要具有用于将区域201B的M/2条源极线15并列配置的宽度即可。
此外，在该例中，区域201A的源极线15a与端子部12s连接，但也可以是区域201B的源极线15b与端子部12s连接，区域201A的源极线15a在边框区域R1中与区域201B的源极线15b连接。
区域201A和区域201B的各像素与彩色滤光片的R、G、B中的任意一种颜色对应。相对基板20b中的R、G、B各色的彩色滤光片沿着栅极线13的延伸方向以R、G、B的顺序排列。
另外，在各像素中的一条栅极线13与一条源极线15交叉处的近旁配置有连接到栅极线13和源极线15的像素用TFT(Thin Film Transistor：薄膜晶体管)17(参照图5A、图5B等)，在各像素中配置有像素电极(省略图示)，像素电极连接到像素用TFT的漏极端子。
在区域201A、201B中各自设有将该区域中的栅极线13切换为选择或非选择的状态的多个栅极驱动器11。图3是表示将源极线15和端子部12s的图示省略后的有源矩阵基板20a的概略构成的示意图。如图3所示，在边框区域R1中配置有端子部12g。端子部12g与显示控制电路4(参照图1)连接，将从显示控制电路4供应的控制信号经由控制配线16供应到各栅极驱动器11。
接着，说明栅极驱动器11。图4是表示本实施方式的一栅极驱动器11的等价电路的图。此外，在图4的例子中，表示出驱动栅极线13(n)(n：整数、1≤n≤N)的栅极驱动器11(n)的等价电路。
如图4所示，栅极驱动器11(n)具有用字母A～L表示的TFT(以下称为TFT-A～TFT-L)和电容器Cbst。
在图4中，将TFT-B的源极端子、TFT-A、TFT-C及TFT-K的漏极端子、TFT-F的栅极端子以及电容器Cbst的一个电极所连接的内部配线称为netA。另外，将TFT-G的源极端子、TFT-H、TFT-I及TFT-J的漏极端子以及TFT-C的栅极端子所连接的内部配线称为netB。
栅极驱动器11设于区域201A或区域201B，因此netA和netB在与设于源极线15(参照图2)或像素的其它元件之间分别具有寄生电容Cpa、Cpb。
TFT-A的漏极端子与netA连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。TFT-A根据复位信号CLR的电位使netA(n)下降到低电平(VSS)。
TFT-B的栅极端子连接着驱动栅极线13(n-2)的栅极驱动器11(n-2)的netA(以下称为netA(n-2))，漏极端子与栅极线13(n-1)连接，源极端子与栅极驱动器11(n)的netA(以下称为netA(n))连接。
此外，按规定的定时从显示控制电路4对驱动栅极线13(1)的栅极驱动器11(1)的TFT-B的栅极端子和漏极端子供应起始脉冲信号作为置位信号S。
TFT-C的栅极端子与netB(n)连接，漏极端子与netA(n)连接，源极端子被供应电源电压信号VSS。
TFT-K的栅极端子与栅极线13(n+2)连接，漏极端子与netA(n)连接，源极端子被供应电源电压信号VSS。
TFT-F的栅极端子与netA(n)连接，源极端子连接到栅极线13(n)，漏极端子被供应时钟信号CKA。此外，为了驱动负载比较大的栅极线13，需要增大TFT-F的沟道宽度。在图5所示的等价电路中，用1个TFT表示TFT-F，但TFT-F是将多个TFT并联连接而构成的。
电容器Cbst的一个电极与netA(n)连接，另一个电极与栅极线13(n)连接。
TFT-E的漏极端子与栅极线13(n)连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。
TFT-D的漏极端子与栅极线13(n)连接，栅极端子被供应时钟信号CKB，源极端子被供应电源电压信号VSS。
TFT-L的漏极端子与栅极线13(n)连接，栅极端子与栅极线13(n+2)连接，源极端子被供应电源电压信号VSS。
TFT-G的栅极端子与漏极端子连接，栅极端子和漏极端子被供应时钟信号CKD，源极端子连接到netB(n)。
TFT-H的漏极端子连接到netB(n)，栅极端子被供应时钟信号CKC，源极端子被供应电源电压信号VSS。
TFT-I的漏极端子与netB(n)连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。
TFT-J的漏极端子与netB(n)连接，栅极端子与栅极线13(n-1)连接，源极端子被供应电源电压信号VSS。此外，从显示控制电路4对栅极驱动器11(1)的TFT-J的栅极端子供应起始脉冲信号作为置位信号S。
接着，说明栅极驱动器11的各元件的配置例。图5A和图5B是表示例如配置在区域201A中的、栅极驱动器11(n)和驱动栅极线13(n-2)的栅极驱动器11(n-2)的各元件的配置布局的示意图。在图5A和图5B中，图5A所示的列P1与图5B所示的列P2是相邻并连续的。
此外，在该图中，虽然省略栅极驱动器11(n-1)与栅极驱动器11(n+1)的配置布局的图示，但是这些栅极驱动器在与配置有栅极驱动器11(n)和栅极驱动器11(n-2)的列不同的列中是与栅极驱动器11(n)和栅极驱动器11(n-2)同样地配置的。另外，在此虽然省略图示，但是在区域201B中也与区域201A同样地配置有栅极驱动器11的各元件。
如图5A和图5B所示，栅极驱动器11(n-2)的TFT-A～TFT-L和电容器Cbst、netA(n-2)、netB(n-2)配置于栅极线13(n-2)与栅极线13(n-1)之间。另外，栅极驱动器11(n)的TFT-A～TFT-L和电容器Cbst、netA(n)、netB(n)配置于栅极线13(n)与栅极线13(n+1)之间。
如图5A和图5B所示，分别供应时钟信号CKA～CKD、复位信号CLR、电源电压信号VSS的控制配线16从端子部12g(参照图3)引出，并与被输入该控制配线16所供应的控制信号的TFT连接。
接着，说明栅极驱动器11的动作。图6是表示时钟信号CKA～CKD的波形例和栅极驱动器11(n)驱动栅极线13(n)时的时序图的图。
如图6所示，时钟信号CKA、CKB、CKC以及CKD是信号的电位按每2个水平扫描期间(2H)变动为高(High)电平或低(Low)电平的控制信号。
时钟信号CKA和CKB为相互相反的相位，时钟信号CKC和CKD为相互相反的相位。另外，时钟信号CKA与CKC的相位错开1/4周期，时钟信号CKC与CKB的相位错开1/4周期。另外，时钟信号CKB与CKD的相位错开1/4周期，时钟信号CKD与CKA的相位错开1/4周期。
此外，如上述的图5A和图5B所示，栅极驱动器11(n)的TFT-D、F、G、H分别被供应时钟信号CKB、CKA、CKD、CKC，而栅极驱动器11(n-2)的TFT-D、F、G、H分别被供应时钟信号CKA、CKB、CKC、CKD。即，对栅极驱动器11(n)和栅极驱动器11(n-2)供应相互成为相反的相位的时钟信号。
另外，在图6中，虽然省略复位信号CLR的图示，但是复位信号CLR是按每1垂直扫描期间在一定期间成为高电平的控制信号。当复位信号CLR输入到栅极驱动器11时，栅极驱动器11的netA、netB以及由栅极驱动器11驱动的栅极线13的电位转移为低电平。以下参照图4和图6说明栅极驱动器11(n)的动作。
在图6的时刻t1的定时，栅极线13(n-1)切换为选择状态，栅极线13(n-1)的高电平的电压作为置位信号S输入到栅极驱动器11(n)的TFT-B的漏极端子。另外，netA(n-2)的电压输入到TFT-B的栅极端子。netA(n-2)的电位在时刻t1之前已是高电平，TFT-B在时刻t1是导通的。TFT-B为导通状态直至netA(n-2)的电位转移为低电平的时刻t2为止，在从时刻t1到t2的期间，netA(n)被预充电为栅极线13(n-1)的高电平的电位。
TFT-F的栅极端子被输入netA(n)的高电平的电压，因此成为导通。在时刻t1，时钟信号CKB的高电平的电压输入到TFT-D的栅极端子，因此，TFT-D成为导通，低电平的电压(VSS)输入到栅极线13(n)。
另外，在时刻t1，时钟信号CKD的电位是高电平，时钟信号CKC的电位是低电平。由此，TFT-G成为导通，TFT-H成为截止。栅极线13(n-1)的高电平的电压作为置位信号S输入到TFT-J的栅极端子，TFT-J成为导通。因此，netB(n)维持为低电平的电位，TFT-C成为截止。
在时刻t2，时钟信号CKA的电位成为高电平，时钟信号CKA的高电平的电压经由TFT-F输入到栅极线13(n)。随着栅极线13(n)的电位的上升，netA(n)通过连接到netA(n)与栅极线13(n)之间的电容器Cbst被充电到比时钟信号CKA的高电平的电位高的电位。
在时刻t2，栅极线13(n-1)的电位是高电平，TFT-J保持导通。在时刻t3，时钟信号CKC的电位转移到高电平，并保持高电平直至时刻t4。在此期间，TFT-H成为导通，netB(n)维持为低电平的电位。
另外，在时刻t2，时钟信号CKB的电位从高电平转移到低电平，TFT-D成为截止。由此，在从时刻t2到t4，时钟信号CKA的高电平的电位(选择电压)输出到栅极线13(n)而栅极线13(n)切换为选择状态。
此外，驱动栅极线13(n+1)的栅极驱动器11(n+1)将栅极线13(n)的电位作为置位信号S而与栅极驱动器11(n)同样地动作，驱动栅极线13(n+2)的栅极驱动器11(n+2)将栅极线13(n+1)作为置位信号S而与栅极驱动器11(n)同样地动作。其结果是，栅极线13(n+1)在时刻t3的定时切换为选择状态，栅极线13(n+2)在时刻t4的定时切换为选择状态。
在时刻t4，时钟信号CKB的电位转移到高电平，TFT-D成为导通。另外，在时刻t4，栅极线13(n+2)的电位转移到高电平，因此TFT-K和TFT-L也成为导通。由此，低电平的电压经由TFT-D和TFT-L输入到栅极线13(n)，栅极线13(n)切换为非选择状态。另外，低电平的电压经由TFT-K输入到netA(n)。此时，时钟信号CKC的电位是高电平，TFT-H为导通，因此netB(n)的电位维持为低电平。
接下来，当在时刻t5，时钟信号CKD的电位转移到高电平、时钟信号CKC的电位转移到低电平时，TFT-H成为截止，TFT-G成为导通。由此，netB(n)充电到比时钟信号CKD的高电平的电位小了TFT-G的阈值电压的量的电位。此时，TFT-K和TFT-L为导通，TFT-C成为导通，因此，netA(n)和栅极线13(n)维持为低电平的电位。
在时刻t6以后，在时钟信号CKB成为高电平的电位的定时，栅极线13(n)经由TFT-D维持为低电平的电位。
另外，在时刻t6以后，在时钟信号CKD成为高电平的电位的定时，netB(n)充电到高电平的电位，netA(n)经由TFT-C维持低电平的电位。
接下来，说明对区域201A和区域201B的各像素写入数据信号的处理。图7是表示对区域201A和区域201B写入数据信号时的时序图的图。此外，该图的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图7的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。
显示控制电路4在对端子部12g供应了复位信号CLR后，作为针对区域201A的栅极驱动器11(1)的置位信号S，将起始脉冲信号SPa供应到端子部12g，并且将控制信号(时钟信号CKA～CKD)供应到端子部12g。由此，区域201A的栅极线13(1)～栅极线13(N)被区域201A的栅极驱动器11依次驱动。
源极驱动器3在区域201A的栅极线13(1)～栅极线13(N)被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，将要对区域201A的各行的像素写入的数据信号供应到端子部12s。
由此，从端子部12s对区域201A的源极线15a(j)(j：整数、1≤j≤M)供应数据信号Da(1，j)、Da(2，j)…Da(N，j)。另外，还经由源极线15a(j)对区域201B的源极线15b(j)供应数据信号Da(1，j)、Da(2，j)…Da(N，j)。
其结果是，对连接到与源极线15a(j)连接的像素用TFT的像素电极在从区域201A的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时依次输入数据信号Da(1，j)、Da(2，j)…Da(N，j)，对区域201A的所有像素写入数据信号。此外，此时，区域201B的所有栅极线13的电位是低电平，因此供应到源极线15b(j)的数据信号不会写入到区域201B的像素。
接下来，作为针对区域201B的栅极驱动器11(1)的置位信号S，显示控制电路4将起始脉冲信号SPb供应到端子部12g，并且将控制信号(时钟信号CKA～CKD)供应到端子部12g。由此，栅极线13b(1)～13b(N)被区域201B的栅极驱动器11依次驱动。
源极驱动器3在区域201B的栅极线13(1)～栅极线13(N)被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，将要写入区域201B的各行的像素的数据信号供应到端子部12s。由此，从端子部12s对源极线15a(j)供应数据信号Db(1，j)、Db(2，j)…Db(N，j)。另外，经由源极线15a(j)对源极线15b(j)供应数据信号Db(1，j)、Db(2，j)…Db(N，j)。
其结果是，在从区域201B的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时，对源极线15b(j)输入数据信号Db(1，j)、Db(2，j)…Db(N，j)，对区域201B的所有像素写入数据信号。此外，此时，区域201A中的所有栅极线13的电位是低电平，因此供应到源极线15a(j)的数据信号不会写入到区域201A的像素。
这样，在驱动区域201A中的栅极线13后，对区域201B中的栅极线13进行驱动，从而能对区域201A和区域201B的所有像素写入数据信号。
此外，在上述的例子中，从显示控制电路4对区域201B中的栅极驱动器11(1)供应了作为置位信号S的起始脉冲信号SPb，但也可以供应区域201A中的栅极线13(N)的电位。
在此，作为比较例，说明将本实施方式的有源矩阵基板20a的端子部12s、栅极线13以及源极线15如图8那样配置的有源矩阵基板50。在有源矩阵基板50的左右的边框区域R2、R3中分别设有用于驱动区域201A、201B的栅极线13的栅极驱动器100。在该情况下，边框区域R2、R3中的栅极线13的延伸方向的宽度L11就需要用于配置栅极驱动器100的长度。另一方面，在上述的第1实施方式中，用于驱动区域201A、201B的栅极线13的栅极驱动器11配置于各个区域内(参照图2、图3)。因此，有源矩阵基板20a的左右的边框区域R1、R2中的栅极线13的延伸方向的宽度能比图8所示的边框区域R1、R2窄。
另外，在图8所示的有源矩阵基板50中，从端子部12s向区域201A、201B分别引绕M/2条源极线15，因此，边框区域R1需要用于从端子部12s引绕M条源极线15的宽度L。另一方面，在上述的第1实施方式中，如图2所示，源极线15a从端子部12s朝向区域201A不折弯地被引绕，源极线15b的一端连接到边框区域R1中的源极线15a的部分150a，并引绕到区域201B。因此，在第1实施方式中，边框区域R1只要具有用于从端子部12s引绕M/2条源极线15a的宽度L即可，并能比图8所示的边框区域R1的宽度窄。
＜第2实施方式＞
本实施方式的有源矩阵基板20a的显示区域200与第1实施方式的不同之处在于：并列有分别具有独立的像素群的4个像素区域。以下，说明与第1实施方式不同的构成。
图9是表示本实施方式的有源矩阵基板20a的源极线的配置例的示意图。如图9所示，在本实施方式中，在4个区域201A、201B、201C、201D中各自形成有N条栅极线13和M/4条源极线15(15a、15b、15c、15d)。即，有源矩阵基板20a与第1实施方式同样地整体上具备总共M条源极线15。以下，当不对各区域的源极线进行区分时将其称为源极线15。
此外，虽然在图9中省略图示，但是与第1实施方式同样，用于驱动各区域中的栅极线13的栅极驱动器11设于各个区域内。另外，在边框区域R1中设有端子部12s。
如图9所示，区域201A的源极线15a和区域201D的源极线15d分别从端子部12s引绕。源极线15a和源极线15d以隔着区域201B与区域201C的边界成为大致左右对称的方式配置。区域201B的源极线15b经由连接用配线131与源极线15a的配置于边框区域R1的部分150a连接。另外，区域201C的源极线15c经由连接用配线131与源极线15d的配置于边框区域R1的部分150d连接。
图10A是将经由连接用配线131连接的源极线15d与源极线15c的连接部分放大后的示意图。如图10A所示，源极线15d的配置于边框区域R1的部分150d(以下称为源极线部分150d)与连接用配线131成一定的角度而大致平行地配置。连接用配线131从配置于区域201C的源极线15c的端部以大致直线状延伸到与该源极线15c对应的一条源极线15d的源极线部分150d。
图10B是将图10A所示的源极线15c及源极线部分150d与连接用配线131的连接部分沿I-I线截断后的截面图。如图10B所示，在构成有源矩阵基板20a的基板1000上形成的第1金属层1300中形成有连接用配线131。此外，虽然在该图中未图示，但是在第1金属层1300中形成有栅极线13。
在图10B中，以覆盖连接用配线131的方式设有绝缘膜1100，在绝缘膜1100上形成有第2金属层1500。在第2金属层1500中形成有源极线15c和源极线部分150d。源极线15c和源极线部分150d经由设于绝缘膜1100的接触孔CH与连接用配线131连接。
这样，连接用配线131形成于与形成有源极线部分150d及源极线15c的第2金属层1500不同的第1金属层1300。因此，能不使源极线部分150d与源极线15c交叉地将源极线15d与源极线15c连接。
此外，在上述的例子中，说明了源极线15c与源极线部分150d的连接结构，但源极线15b与源极线15a的配置于边框区域R1的部分150a(以下称为源极线部分150a)的连接结构也是同样的。
接着，说明本实施方式的数据信号的写入处理。图11是表示本实施方式的数据信号的写入处理的时序图。此外，与上述的图7同样，该图中的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图11中的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。
显示控制电路4在对端子部12g供应了复位信号CLR后，作为针对区域201A和区域201C中的栅极驱动器11(1)的置位信号S，将起始脉冲信号SPa、SPc供应到端子部12g，并且将控制信号(时钟信号CKA～CKD)供应到端子部12g。
由此，区域201A的栅极线13(1)～栅极线13(N)和区域201C的栅极线13(1)～栅极线13(N)按相同的定时被区域201A和区域201C的栅极驱动器11依次驱动。
在区域201A和区域201C各自的栅极线13被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，要写入区域201A的各行的像素的数据信号Da(Da(1，j)、Da(2，j)…Da(N，j))和要写入区域201C的各行的像素的数据信号Dc(Dc(1，j)、Dc(2，j)…Dc(N，j))(j：整数、1≤j≤M/4)从源极驱动器3供应到端子部12s。
由此，在从区域201A的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时，对源极线15a(j)依次输入数据信号Da(1，j)、Da(2，j)…Da(N，j)，对区域201A的所有像素写入数据信号。另外，在从区域201C的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时，经由连接用配线131对源极线15c(j)依次输入数据信号Dc(1，j)、Dc(2，j)…Dc(N，j)，对区域201C的所有像素写入数据信号。此外，此时，还对源极线15b(j)、15d(j)供应数据信号，但区域201B、区域201D中的所有栅极线13的电位是低电平，因此数据信号不会写入到区域201B、区域201D的像素。
接着，作为针对区域201B和区域201D的栅极驱动器11(1)的置位信号S，显示控制电路4将起始脉冲信号SPb、SPd供应到端子部12g，并且将控制信号(时钟信号CKA～CKD)供应到端子部12g。
由此，区域201B和区域201D各自的栅极线13(1)～栅极线13(N)在相同的定时被区域201B和区域201D的栅极驱动器11依次驱动。
在区域201B和区域201D的栅极线13被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，要写入区域201B的各行的像素的数据信号Db(Db(1，j)、Db(2，j)…Db(N，j))和要写入区域201D的各行的像素的数据信号Dd(Dd(1，j)、Dd(2，j)…Dd(N，j))从源极驱动器3供应到端子部12s。
由此，在从区域201B的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时，经由连接用配线131对源极线15b(j)依次输入数据信号Db(1，j)、Db(2，j)…Db(N，j)，对区域201B的所有像素写入数据信号。另外，在从区域201D的栅极线13(1)～栅极线13(N)的驱动开始起经过1个水平扫描期间(1H)的定时，对源极线15d(j)依次输入数据信号Dd(1，j)、Dd(2，j)…Dd(N，j)，对区域201D的所有像素写入数据信号。此外，此时，还对源极线15a(j)、15c(j)供应数据信号，但区域201A和区域201C中的所有栅极线13的电位是低电平，因此数据信号不会写入到区域201A、201C的像素。
在上述的第2实施方式中，首先，对区域201A和区域201C中的栅极线13进行驱动而对这些区域的像素写入数据信号。然后，在区域201A和区域201C的数据信号的写入结束后，对区域201B和区域201D中的栅极线13进行驱动而对这些区域的像素写入数据信号。由此，能对有源矩阵基板20a的所有像素写入数据信号。
另外，在第2实施方式中，虽然是将区域201A的M/4条源极线15a与区域201D的M/4条源极线15d加起来的总共M/2条源极线15从端子部12s引绕，但源极线15a和源极线15d是隔着区域201B与区域201C的边界大致左右对称地引绕。因此，边框区域R1的宽度L只要具有用于从端子部12s引绕M/4条源极线15的宽度即可。因而，与所有区域的源极线15从端子部12s引绕的情况相比，能缩小边框区域R1的宽度L。
此外，在上述的第2实施方式中，说明了将所有源极线15b、15c经由连接用配线131与源极线15a、15d分别连接的例子，但也可以如下构成。例如，也可以是将配置于区域201B、201C的源极线15b、15c中的、将源极线15b、15c延长后的延长线与源极线15b、15c交叉的源极线15b、15c经由连接用配线131与源极线15a、15d连接，而将其余的源极线15b、15c与对应的源极线15a、15d直接连接。
另外，在上述的第2实施方式中，说明了连接用配线131形成于第1金属层1300的例子，但也可以形成于第2金属层1500。不过，在该情况下，将源极线部分150a、150d形成于第1金属层1300，将源极线部分150a、150d与源极线15a、15d经由触点连接。并且，也可以将源极线15b、15c经由连接用配线131与源极线部分150a、150d连接。
＜第3实施方式＞
本实施方式与上述的第2实施方式的不同之处在于，将区域201A的源极线15a与区域201B的源极线15b经由开关元件连接，并且将区域201C的源极线15c与区域201D的源极线15d经由开关元件连接。
图12是表示本实施方式的区域201A～区域201D的源极线15a～15d的连接例的示意图。在该图中，省略栅极驱动器11和端子部12g的图示。以下，说明与第2实施方式不同的构成。
如图12所示，源极线15a和源极线15c分别在边框区域R1中与开关元件SW1连接，源极线15b和源极线15d分别在边框区域R1中与开关元件SW2连接。
源极线15a经由开关元件SW1与端子部12s连接。源极线15b经由开关元件SW2与连接到端子部12s的源极线部分150a连接。另外，源极线15d经由开关元件SW2与端子部12s连接。源极线15c经由开关元件SW1与连接到端子部12s的源极线部分150d连接。
源极线15a当开关元件SW1导通时与端子部12s导通。源极线15d当开关元件SW2导通时与端子部12s导通。源极线15b当开关元件SW2导通时经由源极线部分150a与端子部12s导通。源极线15c当开关元件SW1导通时经由源极线部分150d与端子部12s导通。
开关元件SW1和SW2与显示控制电路4(参照图2)连接。从显示控制电路4对开关元件SW1和SW2的各栅极端子供应高电平或低电平的电压。
图13是表示本实施方式的数据信号的写入处理的时序图。本实施方式与第2实施方式的共用之处在于，在进行区域201A和区域201C中的数据信号的写入后，进行区域201B和区域201D中的数据信号的写入，但在以下方面与第2实施方式不同。此外，与上述图7同样，该图中的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图13中的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。
如图13所示，显示控制电路4在从区域201A和区域201C的栅极线13的驱动开始起经过1个水平扫描期间(1H)的定时，将针对区域201A和区域201C的数据信号写入端子部12s，并且对开关元件SW1的栅极端子供应高电平的电压，对开关元件SW2的栅极端子供应低电平的电压。由此，开关元件SW1成为导通的状态，开关元件SW2成为截止的状态。其结果是，源极线15a(j)与端子部12s导通。另外，源极线15c(j)经由源极线部分150d与端子部12s导通。由此，从端子部12s对源极线15a(j)和源极线15c(j)分别输入针对区域201A和区域201C的数据信号。在此期间，区域201B与201D的源极线15b(j)、15d(j)不导通，因此，针对区域201A和区域201C的数据信号不会分别输入到源极线15a(j)、15c(j)。
在区域201A和区域201C的数据信号的写入结束后，显示控制电路4将针对区域201B和区域201D的数据信号输入到端子部12s，并且对开关元件SW1的栅极端子供应低电平的电压，对开关元件SW2的栅极端子供应高电平的电压。由此，开关元件SW1转移到截止的状态，开关元件SW2转移到导通的状态，源极线15b(j)经由源极线部分150a与端子部12s导通。另外，源极线15d(j)与端子部12s导通。其结果是，针对区域201B的数据信号从端子部12s输入到源极线15b(j)，针对区域201D的数据信号从端子部12s输入到源极线15d(j)。在此期间，源极线15a(j)、15c(j)不导通，因此针对区域201A和区域201C的数据信号不会输入到源极线15a(j)、15c(j)。
在第3实施方式中，通过对开关元件SW1与SW2的导通截止进行控制，从而仅使写入数据信号的区域的源极线与端子部12s导通，不对其它区域的源极线输入数据信号。因此，无需进行不写入数据信号的区域的源极线15的充放电，能降低用于对源极线15输入数据信号的消耗电力。
＜第4实施方式＞
图14是表示本实施方式的源极线15的配置例的示意图。在本实施方式中，区域201A～区域201D的中源极线的配置例与上述的第2实施方式不同。以下说明与第2实施方式不同的构成。
如图14所示，从端子部12s引绕到区域201B的源极线15经过与边框区域R1相对的边框区域R4(第2边框区域)并引绕到区域201A内。另外，从端子部12s引绕到区域201C的源极线15经过边框区域R4并引绕到区域201D内。在该例中，源极线15形成于同一金属层。即，在本实施方式中，区域201A的源极线15a与区域201B的源极线15b是相连的，区域201C的源极线15c与区域201D的源极线15d是相连的。
配置于各区域内的源极线的条数与第2实施方式同样是M/4条。另外，虽然在该图中省略图示，但是在各区域内，配置有用于驱动该区域中的栅极线13的栅极驱动器11，在边框区域R1中配置有端子部12g。
接着，说明本实施方式的数据信号的写入处理。图15是表示本实施方式的数据信号的写入处理的时序图。此外，与上述的图7同样，该图的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图15的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。
本实施方式与第2实施方式的共用之处在于，在进行区域201A和区域201C中的数据信号的写入后，进行区域201B和区域201D中的数据信号的写入，但在以下方面与第2实施方式不同。
如图15所示，在区域201A中的栅极线13被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201A的数据信号Da(1，j)…Da(N，j)经由端子部12s输入到区域201B中的源极线15b(h)(其中，h＝M/4-j+1、j：整数、1≤j≤M/4)。由此，对区域201A中的源极线15a(j)输入数据信号Da(1，j)…Da(N，j)，对区域201A的所有像素写入数据信号。
同样地，在区域201C中的栅极线13被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201C的数据信号Dc(1，j)…Dc(N，j)经由端子部12s输入到区域201C中的源极线15c(j)，对区域201C的所有像素写入数据信号。
接着，在进行区域201A和区域201C的数据信号的写入后，区域201B和区域201D中的栅极线13被依次驱动。在从区域201B中的栅极线13的驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201B的数据信号Db(Db(1，h)…Db(N，h))经由端子部12s输入到源极线15b(h)。由此，对区域201B的所有像素写入数据信号。
同样地，在区域201D中的栅极线13并依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201D的数据信号Dd(Dd(1，h)…Dd(N，h))经由端子部12s输入到区域201D中的源极线15d(h)，对区域201D的所有像素写入数据信号。
此外，在本实施方式中，也可以代替起始脉冲信号SPb而输入区域201A中的栅极线13(N)的电压作为区域201B中的栅极驱动器11(1)的置位信号S。另外，还可以代替起始脉冲信号SPd而输入区域201C的栅极线13(N)的电压作为区域201D中的栅极驱动器(1)的置位信号S。或者也可以将对区域201A和区域201C的栅极驱动器11(1)供应的起始脉冲信号共用化，还可以将对区域201C和201D的栅极驱动器11(1)供应的起始脉冲信号共用化。
各源极线15既可以形成于同一金属层，也可以如下形成。图16A表示图14所示的虚线框P中的源极线15的部分的示意图。图16B是将图16A所示的源极线15的部分沿II-II线截断后的截面图。如图16A和图16B所示，源极线15空开一定的间隔形成于构成有源矩阵基板20a的基板1000上的第1金属层1300。在形成于第1金属层1300上的绝缘膜1100上形成有第2金属层1500，在第2金属层1500中的第1金属层1300的源极线15与源极线15之间的位置形成有源极线15。这样，在边框区域R1中，交替地配置有形成于第1金属层1300的源极线15和形成于第2金属层1500的源极线15。
此外，配置于区域201A～区域201D和边框区域R4的源极线15形成于第2金属层1500。因此，形成于第1金属层1300的源极线15经由形成于绝缘膜1100的接触孔与配置于区域201A～区域201D的源极线15连接。
在第4实施方式中，在边框区域R1中源极线15不交叉。因此，如图16A和图16B所示，配置于边框区域R1的源极线15的部分交替地形成于第1金属层1300和第2金属层1500，从而能缩小配置于边框区域R1的源极线15的间隔。其结果是，与将配置于边框区域R1的源极线15的部分形成于同层的情况相比，能缩窄用于引绕源极线15的边框区域R1的宽度L。
在图16B的例子中，虽然是形成于第2金属层1500的源极线15和形成于第1金属层1300的源极线15在有源矩阵基板20a的水平方向上相互相邻配置的例子，但是例如配置于边框区域R1的源极线15也可以如图16C那样构成。即，如图16C所示，也可以是形成于第2金属层1500的源极线15以隔着绝缘膜1100重叠在形成于第1金属层1300的源极线15上的方式配置。
＜第5实施方式＞
在本实施方式中，将图9所示的源极线部分150d与源极线15c连接的构成与第2实施方式不同。以下，说明与第2实施方式不同的构成。
图17A是将图9所示的源极线部分150d与源极线15c的连接部分放大后的示意图。图17B表示将图17A所示的源极线部分150d与源极线15c的连接部分沿III-III线截断后的截面图。
如图17A所示，源极线部分150d与连接用配线161连接，并经由连接用配线161与源极线15c连接。具体地，如图17B所示，在基板1000上的第1金属层1300中，相互隔着一定的间隔形成有源极线部分150d，以覆盖源极线部分150d的方式形成有绝缘膜1100。在绝缘膜1100上的第2金属层1500中，在形成于第1金属层1300的源极线部分150d之间的位置形成有源极线部分150d。并且，以覆盖形成于第2金属层1500的源极线部分150d的方式形成有绝缘膜1200，在绝缘膜1200上的第3金属层1600形成有连接用配线161。连接用配线161经由设于绝缘膜1200的接触孔与形成于第2金属层1500的源极线部分150d及源极线15c连接。
此外，虽省略图示，但形成于第1金属层1300的源极线部分150d经由设于绝缘膜1200和绝缘膜1100的接触孔与连接用配线161连接。另外，形成于第1金属层1300的源极线部分150d经由设于绝缘膜1200和1100的接触孔与区域201D内的源极线15d连接。
在上述的例子中，说明了源极线部分150d与源极线15c的连接结构，但区域201B的源极线15b与边框区域R1中的源极线部分150a的连接结构也与上述同样。
在上述第5实施方式中，将边框区域R1的一个区域的源极线部分交替地形成于第1金属层1300和第2金属层1500，经由形成于第3金属层1600的连接用配线161将该源极线部分与其它区域的源极线15相互连接。因此，与将边框区域R1中的所有源极线部分形成于同层的情况相比，能缩小源极线部分的间隔，与第2实施方式相比，能缩小用于将源极线引绕到边框区域R1的宽度L。
＜第6实施方式＞
在上述第2实施方式中，说明了与彩色滤光片的R、G、B对应的像素沿着栅极线13的延伸方向以R、G、B的顺序配置的例子。在本实施方式中，说明与彩色滤光片的R、G、B对应的像素沿着源极线15的延伸方向以R、G、B的顺序配置的例子。
图18是表示本实施方式的有源矩阵基板20a的概略构成的示意图。如图18所示，在有源矩阵基板20a的各区域201A～区域201D中配置有3N条栅极线13(13(1)～13(3N))和M/12条源极线15(1)～15(M/12)。即，本实施方式的各区域201A～区域201D具备第2实施方式的3倍的条数的栅极线13和第2实施方式的1/3的条数的源极线15。此外，虽然在图18中省略图示，但是在各区域的像素内设有用于驱动该区域的栅极线13的栅极驱动器11，在边框区域R1中设有端子部12g。
图19是表示本实施方式的数据信号的写入处理的时序图。此外，与上述图7同样，该图的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图19的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。在本实施方式中，与第2实施方式同样，也是在对区域201A、201C写入数据信号后，对区域201B、区域201D的栅极线13进行驱动而对区域201B、区域201D进行数据信号的写入。
图19所示的时序图与图10所示的第2实施方式的时序图的不同之处在于，在各区域中，3N条栅极线13(1)～13(3N)被依次驱动，在栅极线13(1)～13(3N)被依次驱动的定时，针对该区域的第1～3K行的像素的数据信号供应到该区域的源极线15。
例如，在区域201A的栅极线13(1)～13(3N)被依次驱动并从驱动开始起经过1个水平扫描期间(1H)的定时，显示控制电路4将针对区域201A的第1～3N行的像素的数据信号Da(1，j)…Da(3N，j)供应到端子部12s。其中，在本实施方式中，j满足1≤j≤M/12。由此，对区域201A的源极线15(1)～15(M/12)输入数据信号Da(1，j)…Da(3N，j)，对区域201A的所有像素写入数据信号。其它区域201B～201D的数据信号的写入处理也与区域201A的数据信号的写入处理同样。
在上述的第2实施方式中，从端子部12s引绕到边框区域R1的源极线15是M/2条，而在上述的第6实施方式中是M/6条。因此，第6实施方式与第2实施方式相比，能进一步缩小用于将源极线15从端子部12s引绕到边框区域R1的宽度L。
＜第7实施方式＞
在本实施方式中，说明例如以60Hz的帧频率进行第2实施方式的一部分区域中的特定像素的数据信号的写入，例如以1Hz的帧频率进行其它像素的数据信号的写入的例子。
图20是表示本实施方式的有源矩阵基板20a的概略构成的示意图。图20所示的有源矩阵基板20a与图9同样在区域201A～区域201D中各自设有N条栅极线13(1)～栅极线13(N)，从端子部12s引绕有M/2条源极线15。
在本实施方式中，以60Hz的帧频率对图20的单点划线框Q内的区域201B和区域201C的一部分像素进行数据信号的写入，以1Hz的帧频率对其它像素进行数据信号的写入。
此外，虽然在图20中省略图示，但是在该区域的像素内配置有用于驱动各区域中的栅极线13的栅极驱动器，在边框区域R1中配置有端子部12g。
图21是本实施方式的栅极驱动器的等价电路图。本实施方式的栅极驱动器110的构成在以下方面不同于第2实施方式的栅极驱动器11的构成。
栅极驱动器110(n)具备TFT-A～TFT-M及TFT-P和内部配线netA(n)、netB(n)及netC(n)。
栅极驱动器110(n)的netA(n)与TFT-B的源极端子、TFT-A、TFT-C、TFT-K的漏极端子、TFT-F及TFT-P的栅极端子、以及电容器Cbst的一个电极连接。
netB(n)与TFT-G的源极端子、TFT-H、TFT-I及TFT-J的漏极端子、以及TFT-C及TFT-M的栅极端子连接。
netC(n)连接着TFT-F的源极端子、电容器Cbst、TFT-E的漏极端子、TFT-D的漏极端子，netC(n)的电压R(n)输入到驱动栅极线13(n-2)的栅极驱动器110(n-2)的TFT-L的栅极端子。
TFT-F的栅极端子与netA(n)连接，漏极端子被供应时钟信号CKA，源极端子连接到netC(n)。
TFT-E的栅极端子被供应复位信号CLR，漏极端子连接到netC(n)，源极端子被供应电源电压信号VSS。
TFT-D的栅极端子被供应时钟信号CKB，漏极端子连接到netC(n)，源极端子被供应电源电压信号VSS。
TFT-L的栅极端子与驱动栅极线13(n+2)的栅极驱动器110(n+2)的netC(n+2)连接，漏极端子与栅极线13(n)连接，源极端子被供应电源电压信号VSS。
TFT-N的栅极端子被供应复位信号CLR，漏极端子与栅极线13(n)连接，源极端子被供应电源电压信号VSS。
TFT-M的栅极端子与netB(n)连接，漏极端子与栅极线13(n)连接，源极端子被供应电源电压信号VSS。
TFT-P的栅极端子与netA(n)连接，漏极端子被供应后述的行选择信号ENA，源极端子与栅极线13(n)连接。
TFT-K的栅极端子与netA(n+2)连接，漏极端子被供应时钟信号CKA，源极端子与netA(n)连接。
TFT-J的栅极端子与netA(n)连接，漏极端子与netB(n)连接，源极端子被供应电源电压信号VSS。
此外，在上述第2实施方式中，相邻的栅极线13(n-1)连接到TFT-J的栅极端子，但在本实施方式中，相邻的栅极线13(n-1)有时不被驱动。因此，在本实施方式中，构成为不会对栅极驱动器110(n)输入相邻的栅极线13的电压。
行选择信号是表示高电平(VDD)或低电平(VSS)的电位的信号。显示控制电路4除了时钟信号以外还将行选择信号ENA、ENB、ENC、END中的任意一个信号供应到各栅极驱动器110的TFT-P的漏极端子作为控制信号。
接着，使用图22A～图22E说明构成栅极驱动器110的元件的配置布局。图22A～图22E是表示栅极驱动器110(n)和驱动栅极线13(n-2)的栅极驱动器110(n-2)的各元件的配置例的示意图。
在图22A～图22E中，为了方便，省略了“TFT-”的标记，但是在各图中附有字母的TFT与在图21中附有相同的字母的TFT对应。此外，图22A和图22B在各图的列S1中是连续的，图22B和22C在各图的列S2中是连续的。另外，图22C和图22D在各图的列S3中是连续的，图22D和图22E在各图的列S4中是连续的。
如图22A～图22E所示，栅极驱动器110(n)的TFT-A～TFT-M以及TFT-P、netA(n)、netB(n)、netC(n)配置于栅极线13(n)到栅极线13(n+2)之间。另外，栅极驱动器110(n-2)的TFT-A～TFT-M以及TFT-P、netA(n-2)、netB(n-2)、netC(n-2)配置于栅极线13(n-2)到栅极线13(n)之间。
如图22C所示，TFT-P是将3个TFT-P并联连接而构成的。在该例中，是TFT-P将3个TFT并联连接的例子，但TFT的数量不限于此。栅极驱动器110(n)的各TFT-P的漏极端子连接到被供应行选择信号ENA的控制配线16。另一方面，栅极驱动器110(n-2)的各TFT-P的漏极端子与被供应行选择信号ENB的控制配线16连接。
此外，虽然省略图示，但是驱动栅极线13(n-1)的栅极驱动器110(n-1)的TFT-P的漏极端子与被供应行选择信号END的控制配线16连接。另外，驱动栅极线13(n+1)的栅极驱动器110(n+1)的TFT-P的漏极端子与被供应行选择信号ENC的控制配线16连接。另外，驱动栅极线13(n+2)的栅极驱动器110(n+2)的各TFT-P的漏极端子与被供应行选择信号ENB的控制配线16连接。
另外，如图22D所示，FT-L是将3个TFT-L并联连接而构成的。在该例中，是TFT-L将3个TFT并联连接的例子，但TFT的数量不限于此。栅极驱动器110(n)的各TFT-L的栅极端子与栅极驱动器110(n+2)的netC(n+2)连接，被输入netC(n+2)的电压R(n+2)。另外，栅极驱动器110(n-2)的各TFT-L的栅极端子与netC(n)连接，被输入netC(n)的电位R(n)。在图22D中，供应低电平(VSS)的直流电压信号的控制配线16与栅极驱动器110(n)和栅极驱动器110(n-2)的各TFT-L的源极端子连接。
在图22E中，栅极驱动器110(n)的netC(n)连接到图22D所示的栅极驱动器110(n-2)的TFT-L的栅极端子。另外，栅极驱动器110(n-2)的netC(n-2)连接到未图示的栅极驱动器110(n-4)的TFT-L的栅极端子。
接着，说明本实施方式的栅极驱动器110(n)的动作。图23是在一帧中一个区域中的任意的栅极线13(13(n-1)～13(n+1))被驱动而其它栅极线13(13(n-2)、13(n+2))的驱动被停止时的时序图。
显示控制电路4在netA(n-1)、netA(n)、netA(n+1)分别成为高电平的电位的定时，对栅极驱动器110(n-1)、栅极驱动器110(n)、栅极驱动器110(n+1)供应高电平的电压的行选择信号END、ENA、ENC。另外，显示控制电路4对栅极驱动器110(n-2)和栅极驱动器110(n+2)在1帧的期间供应低电平的电压的行选择信号ENB。
参照图21和图23，在时刻t1，时钟信号CKD和netA(n-2)的电位是高电平。因此，在时刻t1，栅极驱动器110(n)的TFT-B是导通状态，时钟信号CKD的高电平(VDD)的电位经由TFT-B被预充电到netA(n)。由此，栅极驱动器110(n)的TFT-P成为导通。在时刻t1，行选择信号ENA的电位是高电平，因此栅极线13(n)经由TFT-P被充电到(VDD-TFT-P的阈值电压)的电位。另外，此时，TFT-F也成为导通状态，但时钟信号CKA的电位是低电平，因此，netC(n)的电位R(n)被维持为低电平。
在时刻t2，时钟信号CKA的电位成为高电平。栅极驱动器110(n)的TFT-F是导通状态，因此，时钟信号CKA的高电平的电压经由TFT-F输入到netC(n)。随着netC(n)的电位的上升，netA(n)的电位经由电容器Cbst上扬，被充电到比(VDD+TFT-P的阈值电压)大的电位(以下称为正式充电)。此时，栅极驱动器110(n)的TFT-P是导通状态，行选择信号ENA的电位是高电平，因此，栅极线13(n)被输入高电平的电压而成为选择状态。
在时刻t3，时钟信号CKA的电位是高电平，netA(n)维持高电平的电位，TFT-F和TFT-P是导通状态，因此，栅极线13(n)保持选择状态。
在从时刻t4到t5，时钟信号CKA和行选择信号ENA的电位成为低电平，时钟信号CKB的电位成为高电平，栅极驱动器110(n+2)的netA(n+2)被正式充电，netC(n+2)的电位R(n+2)成为高电平。由此，栅极驱动器110(n)的TFT-K和TFT-L成为导通。其结果是，netA(n)的电位经由TFT-K下降到低电平(VSS)，低电平(VSS)的电压经由TFT-L施加到栅极线13(n)。此时，栅极驱动器110(n+2)的TFT-P是导通状态，但行选择信号ENB的电位是低电平，因此栅极线13(n+2)的电位保持低电平。
在时刻t6以后，netC(n+2)的电位R(n+2)和netA(n+2)成为低电平，因此，栅极驱动器110(n)的TFT-K和TFT-L成为截止状态，但在时钟信号CKD的电位成为高电平的定时，netB(n)被输入高电平的电压，TFT-C和TFT-M成为导通。netA(n)经由TFT-C维持为低电平的电位，栅极线13(n)经由TFT-M维持为低电平的电位。
此外，栅极驱动器110(n-2)、栅极驱动器110(n-1)、栅极驱动器110(n+1)也与栅极驱动器110(n)同样地被驱动。即，在时刻t0到t2，栅极驱动器110(n-2)的netA(n-2)随着netC(n-2)的电位R(n-2)的上升而被正式充电，但行选择信号ENB的电位是低电平，因此栅极线13(n-2)的电位保持低电平。在时刻t1到t3，栅极驱动器110(n-1)的netA(n-1)随着netC(n-1)的电位R(n-1)的上升而被正式充电。此时，行选择信号END的电位为高电平，因此栅极线13(n-1)成为选择状态。在时刻t3到t5，栅极驱动器110(n+1)的netA(n+1)随着netC(n+1)的电位R(n+1)的上升而被正式充电。此时，行选择信号ENC的电位是高电平，因此，栅极线13(n+1)成为选择状态。
这样，对与驱动的栅极线13对应的栅极驱动器110在使该栅极线13驱动的期间内供应高电平的电压的行选择信号，对与未驱动的栅极线13对应的栅极驱动器110在1帧期间供应低电平的电压的行选择信号。由此，能在1帧期间仅使任意的栅极线13驱动。
接着，说明本实施方式的数据信号的写入处理。图24A是表示60帧中的第1帧的数据信号的写入处理的时序图。此外，与上述图7同样，该图的栅极线13(1)～栅极线13(N)的波形表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。即，图24A的栅极线13(n)的波形表示图6所示的栅极线13(n)的时刻t3～t4的1个水平扫描期间的波形。另外，在图24A中，为了方便，将对区域201A、201B、201C、201D的栅极驱动器110供应的行选择信号(ENA～END)进行统称而分别表示为EN1、EN2、EN3、EN4。
在本实施方式中，第1帧是与上述第2实施方式同样地依次驱动区域201A和区域201C的所有栅极线13，在对区域201A和区域201C进行了数据信号的写入后，依次驱动区域201B和区域201D的所有栅极线13，对区域201B和区域201D进行数据信号的写入。
显示控制电路4在第1帧中开始对区域201A～区域201D的各栅极驱动器110供应时钟信号CKA～CKD，并且如图24A所示供应高电平的电压的行选择信号EN1～EN4。由此，区域201A和区域201C的所有栅极线13被依次驱动，在从区域201A和区域201C的栅极线13的驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201A的数据信号Da(Da(1，j)…Da(N，j))和针对区域201C的数据信号Dc((Dc(1，j)…Dc(N，j))分别供应到源极线15a(j)和源极线15c(j)。其结果是，对区域201A和区域201C的所有像素写入数据信号。
在对区域201A和区域201C写入数据信号后，从显示控制电路4对区域201B和区域201D的栅极驱动器110(1)供应起始脉冲信号SPb、SPd，区域201A和区域201C的所有栅极线13被依次驱动。在从区域201B和区域201D的栅极线13的驱动开始起经过1个水平扫描期间(1H)的定时，针对区域201B的数据信号Db(Db(1，j)…Db(N，j))和针对区域201D的数据信号Dd(Dd(1，j)…Dd(N，j))分别供应到源极线15b(j)和源极线15d(j)。其结果是，对区域201B和区域201D的所有像素写入数据信号。
接下来，说明从第2帧到第60帧的数据信号的写入处理。图24B是表示第2帧～第60帧的各帧期间的数据信号的写入处理的时序图的图。此外，在该图中，与图24A同样，栅极线13(1)～栅极线13(N)的波形也是表示栅极线13成为高电平的电位的2个水平扫描期间(2H)中的后1个水平扫描期间(1H)。
在配置于图20所示的区域201B和区域201C的单点划线框Q内，配置有(s+1)条栅极线13(k)～栅极线13(k+s)(k,s：整数，1≤k＜N，1≤s＜N-2)。在该例中，以60Hz驱动配置于区域201B和区域201C的栅极线13(k)～栅极线13(k+s)，以1Hz驱动其它栅极线13。
如图24B所示，显示控制电路4在各帧的开始时对区域201A和区域201C的栅极驱动器110(1)供应起始脉冲信号SPa、SPc，并且在各帧期间对区域201A的栅极驱动器110供应低电平的电位的行选择信号EN1，对区域201A的源极线15a(j)不供应数据信号。
另外，如图24B所示，显示控制电路4对区域201C中的栅极驱动器110在各帧期间按驱动区域201C的栅极线13(k)～栅极线13(k+s)的定时供应高电平的电位的行选择信号EN3。而且，显示控制电路4在从栅极线13(k)～栅极线13(k+s)的各栅极线的驱动开始起经过1个水平扫描期间(1H)的定时，对源极线15d(j)供应针对包括栅极线13(k)～栅极线13(k+s)的各像素的数据信号Dc(Dc(k、j)…Dc(k+s、j)。
由此，在第2帧～第60帧的各帧期间，区域201A中的所有栅极线13的电位成为低电平，对区域201A的所有像素不写入数据信号。另外，在区域201C中，除了栅极线13(k)～栅极线13(k+s)以外的栅极线13的电位成为低电平，仅栅极线13(k)～栅极线13(k+s)被驱动。其结果是，经由源极线15d(j)对源极线15c(j)输入数据信号Dc，在区域201C中，对包括栅极线13(k)～栅极线13(k+s)的各像素写入数据信号。
在对区域201C写入数据信号后，如图24B所示，显示控制电路4对区域201B和区域201D的栅极驱动器110(1)供应起始脉冲信号SPb、SPd，并且对区域201D中的栅极驱动器110供应低电平的电压的行选择信号EN4，对区域201D中的源极线15d(j)不供应数据信号。
另外，如图24B所示，显示控制电路4对区域201B中的栅极驱动器110按驱动区域201B的栅极线13(k)～栅极线13(k+s)的定时供应高电平的电压的行选择信号EN2。而且，显示控制电路4在从栅极线13(k)～栅极线13(k+s)的各栅极线的驱动开始起经过1个水平扫描期间(1H)的定时，对源极线15a(j)供应针对包括区域201B的栅极线13(k)～栅极线13(k+s)的各像素的数据信号Db(Db(k、j)…Db(k+s、j))。
由此，在第2帧～第60帧的各帧期间，区域201D中的所有栅极线13的电位成为低电平，对区域201D的所有像素不写入数据信号。另外，在区域201B中，除了栅极线13(k)～栅极线13(k+s)以外的栅极线13的电位成为低电平，仅栅极线13(k)～栅极线13(k+s)被驱动。其结果是，在区域201B中，经由源极线15a(j)对源极线15b(j)输入数据信号Db，对包括栅极线13(k)～栅极线13(k+s)的像素部分写入各帧的数据信号。
这样，在上述第7实施方式中，能以一定的帧频率驱动任意的栅极线13，能以比该帧频率低的帧频率驱动其它栅极线13。因此，例如通过以低帧频率(例如1Hz)驱动显示静态图像的像素部分的栅极线13，以高帧频率(例如60Hz)驱动显示动态图像的像素部分的栅极线13，从而能降低数据信号的写入处理所需的消耗电力。
＜第8实施方式＞
在上述第1实施方式到第7实施方式中，说明了有源矩阵基板20a具有大致矩形形状的显示区域200的例子，但显示区域的形状不限于矩形形状。
例如，也可以如图25所示，有源矩阵基板20a具有包括形成于非矩形形状的区域201A～区域201D的像素群的圆形形状的显示区域200。在区域201A～区域201D中各自配置有多个栅极线13和多个源极线15。
虽然在图25中省略图示，但是与上述第1实施方式至第7实施方式同样在各区域内配置有用于驱动各区域的栅极线13的栅极驱动器11。不过，在图25的例子中，各区域中的各列的像素数量不均匀，栅极线13的长度不均匀。因此，在该情况下，构成为对设于各区域的列中的像素数量最多的列的各栅极线13设置栅极驱动器11。
另外，如图25所示，在边框区域R1中配置有对各区域中的源极线15供应数据信号的端子部12s。与上述第2实施方式同样，区域201A和区域201D的源极线15是隔着区域201B与区域201C的边界大致左右对称地从端子部12s引绕。在边框区域R1中，区域201B和区域201C的源极线15b、15c与边框区域R1中的源极线部分150a、150d分别连接。
在本实施方式中，与第2实施方式同样，引绕到边框区域R1的源极线的条数也是M/4条即可，因此与第1实施方式的情况相比能缩小边框区域R1的宽度L。另外，通过将栅极驱动器11配置于各区域内，从而不仅能实现边框区域R1的窄边框化，还能实现显示区域200的外缘部的边框区域的窄边框化，因此能制作非矩形形状的显示面板。
以上，说明了本发明的实施方式，但上述实施方式仅仅是用于实施本发明的例示。因而，本发明不限于上述实施方式，能在不脱离其宗旨的范围内将上述实施方式适当变形后实施。以下，说明本发明的变形例。
＜变形例＞
(1)在上述第1实施方式至第8实施方式中，说明了将相邻的一方区域中的源极线15从端子部12s引绕，将另一方区域中的源极线15在设有端子部12s的边框区域R1中与一方源极线15连接的例子，但也可以如下连接。
图26是表示本变形例的有源矩阵基板的源极线的连接例的示意图。与第2实施方式同样，在区域201A～区域201D中形成有按每一区域独立的栅极线13(1)～栅极线13(N)。
如图26所示，在本变形例中，源极线15b、15c分别从端子部12s引绕到区域201B和区域201C。在区域201A和区域201D中分别设有与设于该区域的所有栅极线13(13(1)～13(N))(例如参照图10)交叉的源极线15a、15d。并且，在区域201A和区域201B中设有用于将一条源极线15a与该源极线15a所对应的一条源极线15b连接的连接用配线151。另外，在区域201C和区域201D中设有用于将一条源极线15c与该源极线15c所对应的一条源极线15d连接的连接用配线152。连接用配线151、152与栅极线13形成于同层。
区域201A的各源极线15a经由连接用配线151与区域201B的各源极线15b分别连接，因此能经由源极线15b和连接用配线151接收从端子部12s供应的针对区域201A的数据信号。另外，区域201D的各源极线15d经由连接用配线152与区域201C的各源极线15c分别连接，因此能经由源极线15c和连接用配线152接收来自端子部12s的针对区域201D的数据信号。
此外，在该例中，通过区域201B和区域201C的栅极驱动器11来驱动区域201B和区域201C的栅极线13，对区域201B和区域201C进行数据信号的写入。在此期间，不驱动区域201A和区域201D的栅极线13。由此，区域201B和区域201C的数据信号虽然经由连接用配线151、152输入到区域201A和区域201D的源极线15a、15d，但不会对区域201A和区域201D写入数据信号。
另外，在对区域201B和区域201C写入数据信号后，通过区域201A和区域201D中的栅极驱动器11驱动区域201A和区域201D中的栅极线13，对区域201A和区域201D进行数据信号的写入。在此期间，不驱动区域201B和区域201C中的栅极线13。由此，区域201A和区域201D的数据信号虽然输入到区域201B和区域201C的源极线15b、15c，但不会对区域201B和区域201C写入数据信号。
此外，与上述第5实施方式同样，配置于边框区域R1的源极线15b、15c的部分也可以交替地形成于第1金属层1300和第2金属层1500。通过这样构成，能进一步缩窄边框区域R1的宽度L1。
(2)在上述第1、第3、第6、第7和第8实施方式中，也可以与第2实施方式同样地使用连接用配线131将配置于边框区域R1的一个区域的源极线部分和与该一个区域相邻的其它区域的源极线连接。或者，也可以与第5实施方式同样，将配置于边框区域R1的一个区域的源极线部分交替地形成于第1金属层1300和第2金属层1500，使用形成于第3金属层1600的连接用配线161与其它区域的源极线连接。
(3)在上述第1～第8实施方式中，说明了将连接到端子部12s的一个区域的源极线15和与该一个区域相邻的一个区域的源极线15连接的例子，但也可以如下构成。例如，在有源矩阵基板20a中具备包括3个区域的显示区域200且3个区域具备独立的像素群的情况下，也可以是将连接到端子部12s的一个区域的源极线15分别与其它2个区域的源极线15连接。在该情况下，以如下方式进行控制：按照预先确定的3个区域的栅极线的驱动顺序按每一区域驱动栅极线13，供应要写入该区域的数据信号。
附图标记说明
1：液晶显示装置；2：显示面板；3：源极驱动器；4：显示控制电路；5：电源；11、110：栅极驱动器；12g、12s：端子部；13：栅极线；15：源极线；16：控制配线；20a：有源矩阵基板；20b：相对基板；131、151、152、161：连接用配线；150、150a～150d：源极线部分；200：显示区域；201A～201D：区域；1300：第1金属层；1500：第2金属层；1600：第3金属层；R1～R4：边框区域；SW1、SW2：开关元件。

Claims (12)

1.一种有源矩阵基板，其特征在于，具备：
显示区域，其中沿着栅极线的延伸方向排列有多个具备数据线群和栅极线群的像素区域；
端子部，其设于上述显示区域的外侧的、数据线的一个端部近旁的第1边框区域，供应数据信号；以及
驱动电路，其设于各像素区域，将该像素区域中的栅极线切换为选择或非选择的状态，
多个像素区域的至少一个像素区域中的数据线与上述端子部连接，其它像素区域中的数据线与上述一个像素区域中的数据线连接。
2.根据权利要求1所述的有源矩阵基板，
上述一个像素区域和上述其它像素区域中的数据线在上述第1边框区域中相互连接。
3.根据权利要求2所述的有源矩阵基板，
还具备开关部，上述开关部对上述一个像素区域和上述其它像素区域的数据线中的、用于输入上述数据信号的1个像素区域的数据线选择性地进行切换。
4.根据权利要求2或3所述的有源矩阵基板，
上述有源矩阵基板具有包含第1金属层和不同于上述第1金属层的第2金属层的层叠结构，
上述栅极线形成于上述第1金属层，
上述数据线形成于上述第2金属层，
上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第1金属层或上述第2金属层，将上述其它像素区域的数据线中的、将该数据线延长后的延长线与上述一个像素区域的数据线在上述第1边框区域中交叉的数据线与上述一个像素区域的数据线之间连接。
5.根据权利要求2或3所述的有源矩阵基板，
上述有源矩阵基板具有包含第1金属层和不同于上述第1金属层的第2金属层的层叠结构，
上述栅极线形成于上述第1金属层，
上述其它像素区域中的数据线形成于上述第2金属层，
上述一个像素区域中的数据线的配置于该一个像素区域内的数据线的部分形成于上述第2金属层，上述一个像素区域中的数据线的配置于上述第1边框区域的数据线的部分形成于上述第1金属层，
上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第2金属层，将上述其它像素区域的数据线与上述一个像素区域的数据线之间连接。
6.根据权利要求2所述的有源矩阵基板，
上述有源矩阵基板具有包含第1金属层、不同于上述第1金属层的第2金属层、以及不同于上述第1金属层和上述第2金属层的第3金属层的层叠结构，
上述栅极线形成于上述第1金属层，
上述其它像素区域中的数据线形成于上述第2金属层，
上述一个像素区域中的数据线的配置于该一个像素区域内的数据线的部分形成于上述第2金属层，上述一个像素区域中的数据线的配置于上述第1边框区域的数据线的部分形成于上述第1金属层或上述第2金属层，
上述有源矩阵基板还具备连接用配线，上述连接用配线形成于上述第3金属层，将上述一个像素区域的数据线与上述其它像素区域的数据线之间连接。
7.根据权利要求1所述的有源矩阵基板，
上述其它像素区域中的数据线是上述一个像素区域中的数据线经过与上述第1边框区域相对的第2边框区域延伸到上述其它像素区域而形成的。
8.根据权利要求1所述的有源矩阵基板，
上述一个像素区域中的数据线与上述其它像素区域中的数据线在上述显示区域中相互连接。
9.根据权利要求1至8中的任一项所述的有源矩阵基板，
对上述多个像素区域中的至少一个像素区域中的一部分像素写入上述数据信号的帧频率比对该像素区域中的其它像素写入上述数据信号的帧频率低。
10.根据权利要求1至9中的任一项所述的有源矩阵基板，
上述显示区域具有非矩形的形状。
11.一种显示装置，其特征在于，具备：
权利要求1至10中的任一项所述的有源矩阵基板；以及
相对基板，其具备设于与上述有源矩阵基板中的各像素对应的位置的彩色滤光片。
12.根据权利要求11所述的显示装置，
上述彩色滤光片包含R(红)、G(绿)、B(蓝)的各彩色滤光片，
上述R(红)、G(绿)、B(蓝)的各彩色滤光片沿着上述有源矩阵基板中的数据线的延伸方向以R(红)、G(绿)、B(蓝)的顺序排列。
CN201680013113.2A 2015-03-02 2016-03-02 有源矩阵基板和具备该有源矩阵基板的显示装置 Pending CN107408363A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-040127 2015-03-02
JP2015040127 2015-03-02
PCT/JP2016/056476 WO2016140281A1 (ja) 2015-03-02 2016-03-02 アクティブマトリクス基板、及びそれを備えた表示装置

Publications (1)

Publication Number Publication Date
CN107408363A true CN107408363A (zh) 2017-11-28

Family

ID=56848202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680013113.2A Pending CN107408363A (zh) 2015-03-02 2016-03-02 有源矩阵基板和具备该有源矩阵基板的显示装置

Country Status (3)

Country Link
US (1) US20180039146A1 (zh)
CN (1) CN107408363A (zh)
WO (1) WO2016140281A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609424A (zh) * 2018-06-14 2019-12-24 三菱电机株式会社 液晶显示面板
TWI741569B (zh) * 2020-03-05 2021-10-01 群創光電股份有限公司 顯示裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018051943A1 (ja) * 2016-09-13 2018-03-22 シャープ株式会社 表示装置
CN109791745A (zh) * 2016-09-27 2019-05-21 夏普株式会社 显示面板
CN106711180B (zh) * 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置
CN109410771B (zh) * 2018-10-31 2021-06-25 武汉天马微电子有限公司 显示面板和显示装置
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
US11645957B1 (en) * 2020-09-10 2023-05-09 Apple Inc. Defective display source driver screening and repair
KR20220126329A (ko) * 2021-03-08 2022-09-16 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267796A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 電気光学装置及び電子機器
JP2008064811A (ja) * 2006-09-05 2008-03-21 Sony Corp 映像信号供給回路及び表示装置、並びに映像表示装置
JP2010015050A (ja) * 2008-07-04 2010-01-21 Hitachi Displays Ltd 表示装置
WO2014069529A1 (ja) * 2012-10-30 2014-05-08 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
CN103927978A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Amoled显示面板及有机发光显示装置
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581796B2 (ja) * 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
TW526464B (en) * 2000-03-10 2003-04-01 Sharp Kk Data transfer method, image display device and signal line driving circuit, active-matrix substrate
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP4290661B2 (ja) * 2004-04-19 2009-07-08 シャープ株式会社 表示装置およびその駆動方法
KR100663029B1 (ko) * 2004-12-31 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법
KR101179233B1 (ko) * 2005-09-12 2012-09-04 삼성전자주식회사 액정표시장치 및 그 제조방법
KR101282401B1 (ko) * 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
US8976103B2 (en) * 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
TWI390314B (zh) * 2008-12-11 2013-03-21 Au Optronics Corp 畫素陣列及其驅動方法
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101117736B1 (ko) * 2010-02-05 2012-02-27 삼성모바일디스플레이주식회사 디스플레이 장치
JP2012103335A (ja) * 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
WO2014073486A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US10121429B2 (en) * 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267796A (ja) * 2005-03-25 2006-10-05 Seiko Epson Corp 電気光学装置及び電子機器
JP2008064811A (ja) * 2006-09-05 2008-03-21 Sony Corp 映像信号供給回路及び表示装置、並びに映像表示装置
JP2010015050A (ja) * 2008-07-04 2010-01-21 Hitachi Displays Ltd 表示装置
WO2014069529A1 (ja) * 2012-10-30 2014-05-08 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
CN103927978A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Amoled显示面板及有机发光显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609424A (zh) * 2018-06-14 2019-12-24 三菱电机株式会社 液晶显示面板
TWI741569B (zh) * 2020-03-05 2021-10-01 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
WO2016140281A1 (ja) 2016-09-09
US20180039146A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
CN107408363A (zh) 有源矩阵基板和具备该有源矩阵基板的显示装置
CN105164743B (zh) 有源矩阵基板、有源矩阵基板的制造方法以及显示面板
CN106406612B (zh) 阵列基板、包含其的显示面板及显示装置
US6583777B2 (en) Active matrix type liquid crystal display device, and substrate for the same
CN1811569B (zh) 液晶显示装置
CN104751821B (zh) 显示面板及其驱动方法
US10627688B2 (en) Active matrix substrate and display panel
CN106847085A (zh) 显示装置
CN111613183B (zh) 显示面板、显示面板的驱动方法及显示装置
CN105261339B (zh) 液晶显示设备及液晶面板与液晶面板的驱动方法
CN104756177A (zh) 有源矩阵基板、显示面板以及具备该显示面板的显示装置
US11215897B2 (en) Array substrate, electronic paper display panel and drive method thereof and display device
CN101271234B (zh) 有源矩阵型显示装置
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
CN110390917A (zh) 显示装置
CN107077036A (zh) 有源矩阵基板及显示面板
CN101261815A (zh) 液晶显示装置
CN105977264A (zh) 双栅阵列基板及其制作方法、显示面板、显示装置
CN111292665A (zh) 像素电路及其控制方法、和显示装置
CN108646499B (zh) 阵列基板、电子纸显示面板及其驱动方法与显示装置
CN205563032U (zh) 一种基板、显示面板及显示装置
US10690951B2 (en) Display panel, display device and driving method of display panel
CN113870762A (zh) 一种显示面板及其驱动方法、显示装置
US10410594B2 (en) Active matrix substrate, and display device including same
CN105867040A (zh) 阵列基板及其液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200407

AD01 Patent right deemed abandoned