CN107390756A

CN107390756A - 参考电压缓冲电路

Info

Publication number: CN107390756A
Application number: CN201610324216.2A
Authority: CN
Inventors: 陈昱璋; 赖杰帆; 黄诗雄
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2016-05-16
Filing date: 2016-05-16
Publication date: 2017-11-24
Anticipated expiration: 2036-05-16
Also published as: CN107390756B

Abstract

一参考电压缓冲电路包含有一运算放大器、一电容切换模块、一第一晶体管以及一第二晶体管，其中该运算放大器包含两个输入端以及一输出端，其中该两个输入端用来接收一输入参考电压以及一反馈电压；该电容切换模块耦接于该运算放大器的该输出端；该第一晶体管的栅极耦接于该电容切换模块，且源极用来提供该反馈电压；以及该第二晶体管的栅极耦接于该电容切换模块，且源极用来提供一输出参考电压；其中该运算放大器的该输出端在不直接连接到该第一、第二晶体管的情形下，通过该电容切换模块产生一稳定的控制电压至该第一、第二晶体管的栅极。

Description

参考电压缓冲电路

技术领域

本发明涉及参考电压缓冲电路，特别涉及一种应用于低供应电压系统中的参考电压缓冲电路。

背景技术

请参考图1，其为一参考电压缓冲电路100的示意图。如图1所示，参考电压缓冲电路100包含了两个运算放大器110、120、四个晶体管M1～M4以及两个电阻R1、R2，其用来接收两个输入参考电压Vinp、Vinn以分别产生两个输出参考电压Vrefp、Vrefn，其中图示的VDD是参考电压缓冲电路100的一供应电压。一般来说，输出参考电压Vrefp的电平通常是0.75*VDD，而输出参考电压Vrefn的电平则是0.25*VDD，然而，随着制程越来越先进，供应电压VDD也越来越低，但是晶体管的临界电压却无法随着供应电压VDD等比例下降，进而导致晶体管M1、M2的栅极电压太高，而晶体管M3、M4的栅极电压太低，造成设计上的困难。

举例来说，假设VDD＝1V且晶体管M1～M4的临界电压约0.4V～0.5V，则通常晶体管M1、M2的栅极电压大概需要在1.3V左右以使电路可以稳定地操作。然而，由于M1、M2的栅极电压高于供应电压VDD，因此，在一现有技术中，运算放大器110需要使用另一组比供应电压VDD高的电源电压来操作，造成设计与制程成本上的增加。另外，在另一现有技术中，可以采用低临界电压的元件来实作晶体管M1～M4，然而，如此一来会造成晶体管的处理速度变慢，降低系统效能。

发明内容

因此，本发明的目的之一在于提供一种参考电压缓冲电路，其可以在只使用同一个低供应电压的情形下稳定地产生输出参考电压，且不需要采用低临界电压的元件，以解决现有技术中的问题。

本发明的一个实施例公开了一种参考电压缓冲电路，其包含有一运算放大器、一电容切换模块、一第一晶体管以及一第二晶体管。该运算放大器包含两个输入端以及一输出端，其中该两个输入端用来接收一输入参考电压以及一反馈电压；该电容切换模块耦接于该运算放大器的该输出端；该第一晶体管的栅极耦接于该电容切换模块，且源极用来提供该反馈电压；以及该第二晶体管的栅极耦接于该电容切换模块，且源极用来提供一输出参考电压；其中该运算放大器的该输出端在不直接连接到该第一晶体管及第二晶体管的情形下，通过该电容切换模块产生一稳定的控制电压至该第一晶体管以及该第二晶体管的栅极。

附图说明

图1为一参考电压缓冲电路的示意图。

图2为根据本发明一实施例的应用于一模拟数字转换器中的一参考电压缓冲电路的示意图。

图3为分压电路的示意图。

图4为两个时脉信号的时序图。

图5为图2所示的端点N1、N2的电压变化图。

图6为根据本发明另一实施例的应用于一模拟数字转换器中的一参考电压缓冲电路的示意图。

图7为控制电压以及运算放大器的输出电压的变化图。

附图标记说明：

100、200、600 参考电压缓冲电路

110、120、210、610 运算放大器

220、620 电容切换模块

C1～C3 电容

CLK1、CLK2 时脉信号

M1、M2、M3、M4 晶体管

N1、N2 端点

R1～R6 电阻

SW1～SW4 开关

Vb1、Vb2 偏压

Vc 控制电压

VDD 供应电压

VFB 反馈电压

Vinp、Vinn 输入参考电压

Vrefp、Vrefn 输出参考电压

具体实施方式

请参考图2，其为根据本发明一实施例的应用于一模拟数字转换器中的一参考电压缓冲电路200的示意图，其用来接收一输入参考电压Vinp以产生一输出参考电压Vrefp，其中输入参考电压Vinp与输出参考电压Vrefp实质上具有相同的电压值。如图2所示，参考电压缓冲电路200包含了一运算放大器210、一电容切换模块220、两个晶体管M1、M2、一电容C3及两个电阻R1、R2。电容切换模块220包含了两个并联的电容C1、C2，其中电容C1的两个端点N1、N2分别耦接至运算放大器的输出端及晶体管M1、M2的栅极；此外，电容切换模块220另包含了四个开关SW1～SW4，其中第一开关SW1用以选择性地将电容C2的一端点连接至一偏压Vb1、开关SW2用以选择性地将电容C2的该端点连接至运算放大器210的输出端(即端点N1)、开关SW3用以选择性地将电容C2的另一端点连接至一偏压Vb2、开关SW4用以选择性地将电容C2的该另一端点连接至晶体管M1、M2的栅极(即端点N2)。

在本实施例中，运算放大器210具有两个输入端，其分别用来接收输入参考电压Vinp以及来自晶体管M1源极的一反馈电压VFB。电容切换模块220中的偏压Vb1、V2b可由图3所示的分压电路(包含电阻R3～R6)所产生，开关SW1、SW3由图4所示的时脉信号CLK1所控制，开关SW2、SW4由和时脉信号CLK1相位相反的一时脉信号CLK2所控制，电容切换模块220根据运算放大器210的输出以在晶体管M1、M2的栅极产生一稳定的控制电压Vc。此外，晶体管M1根据控制电压Vc而产生反馈电压VFB至运算放大器210，以形成一负反馈回路；晶体管M2则根据控制电压Vc来产生输出参考电压Vrefp。

详细来说，请同时参考第2～5图，其中图5为端点N1、N2上的电压变化图，为了方便了解，后续的说明是假设VDD＝1V、Vb1＝0.25V、Vb2＝0.75V、Vinp＝0.88V、C1＝500fF、C2＝200fF、C3＝4000fF，但这并非是作为本发明的限制。在参考电压缓冲电路200的操作中，首先，图5所示的时间t1是电路的初始状态，亦即参考电压缓冲电路200才刚刚接收供应电压VDD的供电以进行操作，此时由于端点N2的电压趋近于0(即，控制电压Vc等于0)，因此反馈电压VFB也是具有接近0的电压电平；接着，由于反馈电压VFB趋近于0，再加上输出参考电压Vinp＝0.88V，因此，运算放大器210会因为输入信号之间的压差很大而产生很接近供应电压VDD的输出电压。在本实施例中，此时运算放大器210的输出电压，亦即端点N1上的电压，约为1V。

接着，在时间t1之后，通过时脉信号CLK1、CLK2反复地切换开关SW1～SW4，以使得偏压Vb2可以持续地对电容C2进行充电，且电容C2也持续地提供电荷到到端点N2，以不断拉升晶体管M1、M2的栅极的电压(即，端点N2的电压)。具体来说，当时脉信号CLK1为高电平而时脉信号CLK2为低电平时，开关SW1及SW3导通，且开关SW2及SW4不导通，此时电容C2的两个端点分别连接到偏压Vb1、Vb2，偏压Vb1、Vb2会对电容C2进行充电；接着，当时脉信号CLK1为低电平而时脉信号CLK2为高电平时，开关SW2及SW4导通，而开关SW1及SW3则不导通，此时电容C2会将电荷提供到端点N2而拉升其直流电压电平(DC voltage)；当端点N2的电压上升，反馈信号VFB的电平也会跟着上升，使得运算放大器210两个输入端的压差降低，而产生较低的输出电压(即，端点N1的电压下降)。如图5所示的时间t2附近，端点N2的电压不断提升，且端点N1的电压不断下降；换句话说，通过上述操作，电容C1的跨压会逐渐逼近电容C2的跨压。

在图5所示的时间t3时，整个电路达到了负反馈的稳态，在本实施例中，稳态时端点N1的电压约为0.7V，且端点N2的电压值约为1.35V，且反馈电压VFB约为0.88V。如上所述，由于端点N2在稳态时的电压可以高于供应电压VDD，因此，参考电压缓冲电路200可以在仅使用一个具有较低电平的供应电压VDD的情形下，顺利地产生输出参考电压Vrefp。此外，在时间t3之后，开关SW1～SW4仍然会持续地根据时脉信号CLK1、CLK2的控制来反复地开启/关闭，但由于电容C3的电容值远比电容C2来的大，且电容C2的跨压(即，Vb2-Vb1)会设计成和电容C1在稳态时的跨压差不多，因此可以让参考电压缓冲电路200持续地保持在稳态。

此外，一般应用在模拟数字转换器中的参考电压缓冲电路200会需要两个参考电压，图2所示的参考电压Vrefp为其一，而另一个参考电压则可以直接使用接地电压。

请参考图6，其为根据本发明另一实施例的应用于一模拟数字转换器中的一参考电压缓冲电路600的示意图，其用来接收一输入参考电压Vinp以产生一输出参考电压Vrefp，其中输入参考电压Vinp与输出参考电压Vrefp实质上具有相同的电压值。如图6所示，参考电压缓冲电路600包含了一运算放大器610、一电容切换模块620、两个晶体管M1、M2、一电容C3及两个电阻R1、R2，其中电容切换模块620包含了一电容C1及四个开关SW1～SW4，其中第一开关SW1用以选择性地将电容C1的端点N1连接至运算放大器610的输出端、开关SW2用以选择性地将电容C1的端点N1连接至晶体管M1、M2的栅极、开关SW3用以选择性地将电容C1的端点N2连接至一偏压Vb1、且开关SW4用以选择性地将电容C1的端点N2连接至一偏压Vb2。

在本实施例中，运算放大器610具有两个输入端，其分别用来接收输入参考电压Vinp以及来自晶体管M1源极的一反馈电压VFB。电容切换模块620中的偏压Vb1、V2b可以由类似图3所示的分压电路所产生，开关SW1、SW3由图4所示的时脉信号CLK1所控制，开关SW2、SW4由和时脉信号CLK1相位相反的另一时脉信号CLK2所控制，且电容切换模块620用来根据运算放大器610的输出以产生一稳定的控制电压Vc至晶体管M1、M2的栅极。此外，晶体管M1用来根据控制电压Vc来产生反馈电压VFB至运算放大器610，以形成一负反馈；以及晶体管M2用来根据控制电压Vc来产生输出参考电压Vrefp。

详细来说，请同时参考第6～7图，其中图7为控制电压Vc以及运算放大器610的输出电压的变化图，为了方便了解，后续的说明是假设VDD＝1V、Vb1＝0V、Vb2＝0.7V、Vinp＝0.8V、C1＝40fF、C3＝1000fF，但这并非是作为本发明的限制。在参考电压缓冲电路600的操作中，首先，图7所示的时间t1是电路的初始状态，参考电压缓冲电路600开始接收供应电压VDD的供电以进行操作，此时由于控制电压Vc趋近于0，因此反馈电压VFB也是具有接近0的电压电平；由于反馈电压VFB趋近于0，而输入参考电压Vinp为0.8V，此时运算放大器610会因为输入信号之间的压差很大而产生很接近供应电压VDD的输出电压，在本实施例中，此时运算放大器610的输出电压约为1V。

接着，在时间t1之后，通过时脉信号CLK1、CLK2反复地切换开关SW1～SW4，偏压Vb1、V2b所提供的电荷先储存至电容C1，再分享至电容C3，以持续拉升控制电压Vc的电平。具体来说，当时脉信号CLK1为高电平而时脉信号CLK2为低电平时，开关SW1及SW3导通，而开关SW2及SW4则不导通，此时电容C1的两个端点N1、N2会分别连接到运算放大器610的输出端以及偏压Vb1；接着，当时脉信号CLK1为低电平而时脉信号CLK2为高电平时，开关SW2及SW4导通，而开关SW1及SW3则不导通，此时电容C1的两个端点N1、N2会分别连接到晶体管M1、M2的栅极以及偏压Vb2，而由于偏压Vb2大于偏压Vb1，因此，端点N1的电平会提升且提供电荷到电容C3的端点，亦即控制电压Vc的电平会随之提升；而由于控制电压Vc提升了，反馈信号VFB也会跟着提升，进而使得运算放大器610会因为输入端的压差降低而产生一个较低的输出电压。如图7所示的时间t2附近，控制电压Vc不断提升，与操作放大器610的输出电压不断下降。

在图7所示的时间t3时整个电路达到了负反馈的稳态，而在本实施例中，在稳态时的控制电压Vc约为0.95V，而反馈电压VFB约为0.8V。在时间t3之后，开关SW1～SW4仍然会持续地根据时脉信号CLK1、CLK2的控制来反复地开启/关闭，但由于电容C3的电容值远比电容C1来的大，且电容C1在不同开关状态下的跨压会设计地较为接近(亦即，稳态时运算放大器620的输出电压与Vb1之间的差值，跟(Vc-Vb2)的差距不会太大)，因此可以让参考电压缓冲电路600持续地保持在稳态。

此外，一般应用在模拟数字转换器中的参考电压缓冲电路600会需要两个参考电压，图6所示的参考电压Vrefp为其一，而另一个参考电压则可以直接使用接地电压。

简要归纳本发明，在本发明的参考电压缓冲电路中，运算放大器的输出端不会直接连接到晶体管M1、M2，而是通过电容切换模块220/620产生一稳定的控制电压Vc至晶体管M1、M2的栅极。通过上述电容切换模块220/620中的操作，可以使得参考电压缓冲电路可以在仅使用一个具有较低电平的供应电压的情形下，顺利地产生输出参考电压。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种参考电压缓冲电路，包含有:

一运算放大器，包含两个输入端以及一输出端，其中该两个输入端用来接收一输入参考电压以及一反馈电压；

一电容切换模块，耦接于该运算放大器的该输出端；

一第一晶体管，其栅极耦接于该电容切换模块，且源极用来提供该反馈电压；以及

一第二晶体管，其栅极耦接于该电容切换模块，且源极用来提供一输出参考电压；

其中该运算放大器的该输出端在不直接连接到该第一晶体管及第二晶体管的情形下，通过该电容切换模块产生一稳定的控制电压至该第一晶体管以及该第二晶体管的栅极。

2.如权利要求1所述的参考电压缓冲电路，其中该电容切换模块包含有:

一第一电容，耦接于该运算放大器的该输出端以及该第一晶体管的栅极之间；

一第二电容，耦接于该运算放大器的该输出端以及该第一晶体管的栅极之间，且与该第一电容并联；

多个开关，用以选择性地将该第二电容的一第一端点连接至一第一偏压或是该运算放大器的该输出端，且选择性地将该第二电容的一第二端点连接至一第二偏压或是该第一晶体管的栅极。

3.如权利要求2所述的参考电压缓冲电路，其中该多个开关包含有:

一第一开关，用以选择性地将该第二电容的该第一端点连接至该第一偏压；

一第二开关，用以选择性地将该第二电容的该第一端点连接至该运算放大器的该输出端；

一第三开关，用以选择性地将该第二电容的该第二端点连接至该第二偏压；以及

一第四开关，用以选择性地将该第二电容的该第二端点连接至该第一晶体管的栅极。

4.如权利要求3所述的参考电压缓冲电路，其中该第一开关与该第三开关由一第一时脉信号所控制，而该第二开关与该第四开关由一第二时脉信号所控制，其中该第一时脉信号与该第二时脉信号相位相反。

5.如权利要求3所述的参考电压缓冲电路，其中该第二偏压高于该第一偏压。

6.如权利要求1所述的参考电压缓冲电路，其中该运算放大器、该电容切换模块、该第一晶体管以及该第二晶体管均由同一个供应电压来供电，且该稳定的控制电压大于该供应电压。

7.如权利要求1所述的参考电压缓冲电路，其中该电容切换模块包含有:

多个开关；以及

一电容，包含一第一端点以及一第二端点，其中该第一端点通过该多个开关而选择性地连接至该运算放大器的该输出端或是该第一晶体管的栅极，且该第二端点通过该多个开关而选择性地连接至一第一偏压或是一第二偏压。

8.如权利要求7所述的参考电压缓冲电路，其中该多个开关包含有:

一第一开关，用以选择性地将该电容的该第一端点连接至该运算放大器的该输出端；

一第二开关，用以选择性地将该电容的该第一端点连接至该第一晶体管的栅极；

一第三开关，用以选择性地将该电容的该第二端点连接至该第一偏压；以及

一第四开关，用以选择性地将该电容的该第二端点连接至该第二偏压。

9.如权利要求8所述的参考电压缓冲电路，其中该第一开关与该第三开关由一第一时脉信号所控制，而该第二开关与该第四开关由一第二时脉信号所控制，其中该第一时脉信号与该第二时脉信号相位相反。

10.如权利要求8所述的参考电压缓冲电路，其中该第二偏压高于该第一偏压。