CN107342303B - 阻变式存储器单元的制造方法 - Google Patents
阻变式存储器单元的制造方法 Download PDFInfo
- Publication number
- CN107342303B CN107342303B CN201611240245.7A CN201611240245A CN107342303B CN 107342303 B CN107342303 B CN 107342303B CN 201611240245 A CN201611240245 A CN 201611240245A CN 107342303 B CN107342303 B CN 107342303B
- Authority
- CN
- China
- Prior art keywords
- electrode
- conductive layer
- forming
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 73
- 238000003860 storage Methods 0.000 claims abstract description 26
- 210000004027 cell Anatomy 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 210000000352 storage cell Anatomy 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开涉及阻变式存储器单元的制造方法。一种氧化物基直接存取阻变式存储型非易失存储器，其在集成电路的互连部内包括存储平面，存储平面包括在垂直的第一和第二方向(X，Y)上延伸的电容性存储单元(CEL)且每个存储单元(CEL)均包括第一电极(BE)、电介质区(MOX)和第二电极(TE)。存储平面(PM)包括：形成所述第一电极的正方形或矩形的导电焊垫；所述电介质层(MOX)和第二导电层(CC2)的所述堆叠结构，所述堆叠结构在第一方向(X)上覆盖所述焊垫，且在第二方向(Y)上形成在所述焊垫之上和之间延伸的导电条带(BDY)；第二电极(TE)由面对所述焊垫的所述第二条带(BDY)的区域形成。
Description
技术领域
本发明的实施例和制造方法涉及阻变式存储器类型的非易失性存储器。
背景技术
诸如氧化物基的直接存取存储器(OxRAM)、电解式存储器 (CBRAM)或铁磁存储器(FRAM)的阻变式存储器(RRAM)具有许多优点和特性，尤其是非常短的读写时间、低工作电压、低功耗、易于集成、几乎无限大的耐久性以及潜在非常高的密度。
RRAM阻变式存储器通常包括能够存储一个字节的存储节点，其中存储节点在存储平面中以矩阵阵列的方式分布在多个行和列中。存储节点通过横贯存储平面的多个行的字线和横贯存储平面的多个列的位线来进行存取。
在RRAM阻变式存储器中，每个存储节点通常包括电容性金属- 氧化物-金属(MOM)结构或存储单元。电容性MOM结构的金属层形成所谓的顶部和底部电极，其设置在例如金属氧化类型的电介质层的两侧上。
由于它们由氧化物和金属构成，所以电容式存储单元可以有利地制造在集成电路的互联部中，该部分位于衬底之上且通常在本领域中由首字母缩写BEOL(back-end ofline)表示。
制造RRAM阻变式存储器的工艺包括传统的光刻步骤，其中以期望的图案曝光在形成的结构上沉积的光刻胶层。然后移除被曝光 (或未曝光)的光刻胶，以便于形成光刻胶掩模，以经由光刻胶掩模蚀刻所述结构的曝光部分。
图1描述了以上述工艺形成的沉积在阻变式存储器的存储平面 PM上的传统的光刻胶掩模。光刻胶掩模包括在存储平面PM的行X 和列Y方向周期性重复的正方形的“焊垫”1。这些焊垫1最后限定电容单元CEL的尺寸。
在光刻工艺中，投影图像呈现出不规则形状，例如圆角。此外，尽管执行光学邻近校正(OPCs)，光刻胶的正方形部分倾向于在其角部形成圆弧状且直到变成圆形结束，如虚线2所示。因而，光刻胶焊垫所占面积变小。
面积越小，光刻胶粘附出现问题的可能越大且剥离会产生严重制造缺陷的风险越大。
因而，RRAM型存储器的密度受限于光刻胶粘附的问题。
发明内容
由此，根据一些制造方法，工艺目的是形成允许存储节点的尺寸不受所述粘附问题的影响而降低的RRAM阻变式存储器存储单元或存储平面。
这使得可以增加RRAM存储器的密度且还可以控制所制造单元的纵横比。
根据一方面，工艺的目的是制造至少一个电容性存储单元，其在集成电路的互联部分内具有第一电极和通过电介质区域隔离的第二电极。
根据该方面的一般特征，工艺包括：
第一蚀刻步骤，其中，在第一导电层中，形成在第一方向上延伸的第一条带；
在被蚀刻的第一导电层上，形成电介质层和第二导电层，以及
第二蚀刻步骤，其中，在第二导电层、电介质层和被蚀刻的第一导电层中，形成在垂直于第一方向的第二方向上延伸的第二条带，
第一电极通过第一条带和第二条带的第一导电层中的交叉点形成以及
第二电极通过面对第一电极的第二导电层的区域形成。
根据一种实施方式的方法，用于制造阻变式存储器存储平面，该方法包括：在集成电路的所述互联部内的多个电容性存储单元，存储单元的第一电极的形成包括：第一蚀刻步骤，其中，在第一导电层中，蚀刻在第一方向上延伸的多个第一条带；和第二蚀刻步骤，其中，在第二导电层、电介质层和被蚀刻的第一导电层中，蚀刻在第二方向上延伸的多个第二条带，存储单元的第二电极通过面对第一电极的所述第二条带的区域形成。
该利用条带形成一个或多个存储单元的工艺使得可以保持通常正方形或矩形存储单元的纵横比。
根据一种实施方式的方法，第一条带和第二条带在两方向的每一个中以规则的节距周期性地分布在存储平面中。
根据一种实施方式的方法，第一和第二蚀刻步骤包括沉积光刻胶然后执行光刻步骤。
在这些实施方式的方法中，光刻胶掩模比传统的实施方式的方法占有更大的面积。因而，该方法解决光刻胶粘附问题且有利地允许RRAM阻变式存储器的密度增加。
工艺还可以包括：形成在第一方向上横贯存储平面的字线和在第二方向上横贯存储平面的位线；形成连接字线与第一电极的第一导电接触；和形成连接位线与第二电极的第二导电接触。
根据另一方面，存储器件还可以在集成电路的互连部内包括至少一个电容性存储单元，其具有通过电介质区隔离的第一电极和第二电极。
根据各个方面的一般特征，第一电极包括正方形或矩形的导电焊垫，且该装置包括电介质层和导电层的堆叠结构，堆叠结构形成在所述焊垫的每一侧上延伸的条带，第二电极通过面对所述焊垫的所述第二导电层的区域形成。
根据一实施例，存储器件在集成电路的互连部内包括存储平面，存储平面包括在垂直的第一和第二方向上延伸的电容性存储单元且每个均包括第一电极、电介质区和第二电极，存储平面包括：
形成所述第一电极的正方形或矩形的导电焊垫；
所述电介质层和第二导电层的堆叠结构在第一方向上覆盖焊垫，且在第二方向上形成在所述焊垫之上和之间延伸的导电条带；
第二电极通过面对所述焊垫的所述第二条带的区域形成。
根据一个实施例，存储器进一步包括：在第一方向上横贯存储平面的字线和在第二方向上横贯存储平面的位线；第一导电接触，连接字线与第一电极；和第二导电接触，连接位线与第二电极。
附图说明
本发明的其他优点和特征可以通过查看具体完整的非限制性实施例和实施方式的方法、以及附图可以更明显地明白。其中：
图1，如上所述，描述了传统工艺中用于形成阻变式存储器的光刻胶掩模；
图2至图7示出了根据本发明的在用于形成阻变式存储器的工艺期间获得或使用的各种结构。
图2、图4、图6和图7示出了在用于形成RRAM阻变式存储器存储平面的各个步骤中获得的结构的截面图X和Y，在平面中平行于第一方向X和第二方向Y可以例如分别是纵向和横向。这些方向 X、Y例如分别对应于存储平面PM未来的行和列。
图3和图5示出了从上方所示，在RRAM阻变式存储器形成期间沉积在存储平面上的光刻胶掩模，其中在图中第一和第二方向已经示出。
图2中的截面X和Y示出了包括一金属化平面Mi的传统的 BEOL互连结构，由金属化平面Mi形成存储平面的电容性存储单元。
具体实施方式
BEOL互连部通常形成在制造于半导体衬底中和上的电子电路上，且包括多个连续的金属化平面。阻变式存储单元例如形成在两个金属化平面Mi和Mi+1之间。
金属化平面Mi被非常详细地示出且尤其包括形成在第一方向X 上延伸的字线WL的金属迹线。
在初始步骤中，以实际上传统和公知的方式，连接到字线的第一导电接触CWL已经形成在电介质层OX中，电介质层沉积在金属化平面Mi上。
优选地且传统地，包括接触CWL的电介质OX的表面S通过例如湿式化学-机械平面化的方式来进行平面化。
在用于形成RRAM阻变式存储器存储平面的优选工艺的第一步骤中，第一导电层CC1最终将用来形成MOM电容性结构的第一电极BE，沉积在表面S上。
这些第一电极BE是MOM电容性结构的底部电极，即最接近集成电路的衬底的电极。
用于形成底部电极BE的金属可以例如选自于钛Ti、氮化钛TiN、或贵金属，例如铂Pt或铱Ir。
在形成工艺的下一步骤中，光刻胶层沉积在第一层CC1上且进行实质已知的传统的光刻和蚀刻步骤，以形成光刻胶RX的纵向条带。
图3示出了在平行于方向X延伸且在垂直于方向X的方向周期性分布的所述光刻胶RX的条带。光刻胶条带彼此之间的宽度相同，以规则的节距重复且面对接触CWL设置。
然后，相对于光刻胶RX选择性蚀刻第一导电层CC1的暴露部分，直到电介质OX的表面，以便于在移除光刻胶之后获得在未来的存储平面的第一方向X上延伸的条带BDX(图4)。
在此步骤期间，没有遇到光刻胶粘附的问题；具体地，光刻胶图案为条带的形状，条带的接触区大于制造焊垫的图案，且不具有变圆的风险的角。
然后选择性地移除光刻胶以清洁用于后续工艺继续加工的所获得的结构。
图4示出了工艺的下一步骤，其中在结构上获得电介质层MOX，然后沉积第二导电层CC2。
第二导电层CC2最终将包括电容性单元CEL的第二电极TE，且也可以由Ti、TiN、Pt形成。这些第二电极TE是电容性单元CEL 的顶部电极，即远离衬底的电极。
电介质层MOX优选金属氧化物，例如由氧化钛TiOx或氧化铪 HfO2组成。
在形成工艺的下一步骤中，再次沉积光刻胶层且进行光刻和蚀刻步骤以形成垂直于前述获得的纵向条带RX的横向光刻胶条带 RY。
图5示出了前述获得的结构的表面上的所述光刻胶条带RY，包括在第一导电层CC1和电介质层OX的表面S上的电介质层MOX 和第二导电层CC2的堆叠结构。
光刻胶条带RY沿平行于轴Y的方向延伸且在X方向周期性地分布。光刻胶条带RY也可以具有相同的宽度，以规则的节距重复且面对接触CWL设置。
在下一步骤中，图6示出了结果，相对于光刻胶连续和选择性蚀刻第二导电层CC2、电介质层MOX和第一导电层CC1直到氧化层OX的表面S。
因而，经由两个垂直掩模RX、RY来蚀刻第一导电层CC1使第一电极BE形成正方形或矩形形状，而不具有圆形角。
电介质层MOX和第二导电层CC2对于它们的部分对应于掩模 RY的图案具有条带BDY结构，且形成V型形状，其齿部面对第一电极BE形成存储单元的第二电极(或顶部电极)TE。
下面参考图7进行描述，属于特定列的存储单元的第二电极TE 最终通过位线连接在一起。
MOM电容性单元的纵横比因而主要由形成第一电极BE的焊垫的形状限定。由于所述焊垫通过蚀刻垂直条带来获得，所以该工艺允许对于小尺寸保持一纵横比。
如图7所示，在横向Y上延伸的位线BL以实质上传统和公知的方式形成，形成了存储平面PM的列，所述位线通过第二接触CBL 连接到存储平面PM的列的每一个顶部电极TE。
位线BL例如制造在上部金属化平面Mi+1中。第二接触CBL因而制造在金属化平面Mi+1和电容性单元CEL的第二电极之间。
为了清楚的原因，没有示出传统上设置在电容性结构CEL之间和接触CBL之间的绝缘材料层。
因而，获得的存储平面包括形成所述第一电极BE的正方形或矩形的导电焊垫。
电介质层MOX和第二导电层的堆叠在第一方向X上覆盖所述焊垫BE且在第二方向Y上形成在焊垫之上和焊垫之间延伸的导电条带BDY。第二电极TE因而通过所述第二条带BDY的区域形成，垂直面对所述焊垫。
当然，存储器件还可以包括传统的选择晶体管，用于选择存储单元，为了简化在此没有示出。
本发明的实施方式和实施例的方法并非受限于本说明书，而是包含其它变型。例如用于制造存储平面的工艺还可以详述，但是本发明当然可以用于制造单一独立的存储单元。本领域的技术人员能够根据本说明书的教导来实现这种变型。
Claims (25)
1.一种用于在集成电路的互连部内制造至少一个电容性存储单元(CEL)的方法，所述电容性存储单元包括由电介质区域(MOX)隔离的第一电极(BE)和第二电极(TE)，其特征在于，所述方法包括：
第一蚀刻步骤，其中，在第一导电层(CC1)中，形成在第一方向(X)上延伸的第一条带(BDX)；
在被蚀刻的所述第一导电层(CC1)上，形成电介质层(MOX)和第二导电层(CC2)；以及
第二蚀刻步骤，其中，在所述第二导电层(CC2)、所述电介质层(MOX)和被蚀刻的所述第一导电层(CC1)中，形成在垂直于所述第一方向(X)的第二方向(Y)上延伸的第二条带(BDY)，所述第一电极(BE)通过所述第一条带(BDX)和所述第二条带(BDY)的在所述第一导电层(CC1)中的交叉点形成，并且所述第二电极(TE)通过所述第二导电层(CC2)的面对所述第一电极(BE)的区域形成。
2.根据权利要求1所述的方法，用于制造阻变式存储器存储平面(PM)，所述阻变式存储器存储平面(PM)包括在所述集成电路的所述互连部内的多个电容性存储单元(CEL)，其中所述存储单元的所述第一电极的形成包括：
所述第一蚀刻步骤，其中，在所述第一导电层(CC1)中，蚀刻在所述第一方向(X)上延伸的第一条带(BDX)；和
所述第二蚀刻步骤，其中，在所述第二导电层(CC2)、所述电介质层(MOX)和被蚀刻的所述第一导电层(CC1)中，蚀刻在所述第二方向(Y)上延伸的第二条带(BDY)，所述存储单元的所述第二电极(TE)通过所述第二条带(BDY)的面对所述第一电极(BE)的区域形成。
3.根据权利要求2所述的方法，其中所述第一条带(BDX)和所述第二条带(BDY)在两个方向(X，Y)的每一个方向上以规则的节距周期性地分布在所述存储平面(PM)中。
4.根据权利要求2和3中的任一项所述的方法，进一步包括：
形成在所述第一方向(X)上横贯所述存储平面的字线(WL)和在所述第二方向(Y)上横贯所述存储平面的位线(BL)；
形成连接所述字线(WL)与所述第一电极(BE)的第一导电接触(CWL)；并且
形成连接所述位线(BL)与所述第二电极(TE)的第二导电接触(CBL)。
5.根据权利要求1至3中的任一项所述的方法，其中所述第一蚀刻步骤和所述第二蚀刻步骤包括沉积光刻胶然后执行光刻步骤。
6.一种存储器装置，包括在集成电路的互连部内的至少一个电容性存储单元(CEL)，所述电容性存储单元(CEL)包括由电介质区域(MOX)隔离的第一电极(BE)和第二电极(TE)，其特征在于：
所述第一电极(BE)包括正方形或矩形的导电焊垫，且其中所述装置包括电介质层(MOX)和导电层的堆叠结构，形成在所述焊垫的每一侧之上或上延伸的导电条带(BDY)，所述第二电极(TE)通过所述导电层的面对所述焊垫的区域形成；其中所述第一电极(BE)是经由两个垂直掩模来蚀刻第一导电层而形成的。
7.根据权利要求6所述的存储器装置，所述存储器装置包括在所述集成电路的互连部内的存储平面，所述存储平面包括在垂直的第一方向和第二方向(X，Y)上延伸的电容性存储单元(CEL)且每个存储单元(CEL)均包括第一电极(BE)、电介质区(MOX)和第二电极(TE)，所述存储平面(PM)包括：
形成所述第一电极的正方形或矩形的导电焊垫；
所述电介质层(MOX)和所述导电层的所述堆叠结构，所述堆叠结构在所述第一方向(X)上覆盖所述焊垫，且在所述第二方向(Y)上形成在所述焊垫之上和之间延伸的导电条带；
所述第二电极(TE)通过所述导电条带的面对所述焊垫的区域形成。
8.根据权利要求7所述的存储器装置，进一步包括：
在所述第一方向(X)上横贯所述存储平面(PM)的字线(WL)和在所述第二方向(Y)上横贯所述存储平面的位线(BL)；
第一导电接触(CWL)，连接所述字线(XL)与所述第一电极(BE)；和
第二导电接触(CBL)，连接所述位线(BL)与所述第二电极(TE)。
9.一种制造存储单元的方法，所述存储单元包括由电介质区域隔离的第一电极和第二电极，所述方法包括：
形成多个存储单元，包括：
在衬底上形成第一导电层：
从所述第一导电层在所述衬底上形成第一多个导电条带，所述第一多个导电条带沿第一方向延伸，形成所述第一多个导电条带包括蚀刻所述第一导电层的第一部分；
在所述第一多个导电条带中的每个导电条带上或之间形成电介质层；
在所述电介质层上形成第二导电层；以及
在所述电介质层上形成第二多个导电条带，所述第二多个导电条带沿第二方向延伸，所述第二方向不同于所述第一方向，形成所述第二多个导电条带包括蚀刻所述第二导电层、所述电介质层和所述第一导电层的第二部分；
其中所述第一电极通过所述第一多个导电条带中的一个导电条带和所述第二多个导电条带中的一个导电条带在所述第一导电层中的交叉点形成。
10.根据权利要求9所述的方法，其中所述第二方向与所述第一方向正交。
11.根据权利要求9所述的方法，其中形成所述多个存储单元包括：在所述第一导电层中形成第一电极并且在所述第二导电层中形成第二电极。
12.根据权利要求11所述的方法，其中形成所述第一多个导电条带包括以第一节距形成所述第一多个导电条带，并且其中形成所述第二多个导电条带包括以基本等于所述第一节距的第二节距形成所述第二多个导电条带。
13.根据权利要求11所述的方法，进一步包括：
形成多个字线，所述多个字线中的每个字线沿所述第一方向延伸；以及
形成多个位线，所述多个位线中的每个位线沿所述第二方向延伸。
14.根据权利要求9所述的方法，其中形成所述第一多个导电条带包括：沉积第一光刻胶以及图案化与所述第一多个导电条带相对应的所述第一光刻胶，并且其中形成所述第二多个导电条带包括：沉积第二光刻胶以及图案化与所述第二多个导电条带相对应的所述第二光刻胶。
15.根据权利要求9所述的方法，其中所述第一导电层形成在所述衬底的表面上，蚀刻穿过所述第一导电层的第一部分包括：蚀刻到所述衬底的所述表面，并且蚀刻穿过所述第二导电层的部分、所述电介质层的部分以及所述第一导电层的第二部分包括：蚀刻到所述衬底的所述表面。
16.一种制造存储单元的方法，包括：
形成多个存储单元，包括：
在第一导电层中形成第一多个沟槽，所述第一多个沟槽中的每个沟槽沿第一方向延伸，
在所述第一导电层上和所述第一多个沟槽中形成电介质层；
在所述电介质层上形成第二导电层；以及
在所述第二导电层、所述电介质层和所述第一导电层中形成第二多个沟槽，所述第二多个沟槽中的每个沟槽沿不同于所述第一方向的第二方向延伸；
其中形成多个存储单元包括：在所述第一导电层中形成第一电极并且在所述第二导电层中形成第二电极；以及
其中所述第一电极是经由两个垂直掩模来蚀刻所述第一导电层而形成的。
17.根据权利要求16所述的方法，其中所述第二方向与所述第一方向正交。
18.根据权利要求16所述的方法，其中所述第一多个沟槽中的每个沟槽的宽度基本等于所述第二多个沟槽中的每个沟槽的宽度。
19.根据权利要求16所述的方法，还包括：
将多个字线中的一个字线耦合到所述第一电极；以及
将多个位线中的一个位线耦合到所述第二电极。
20.根据权利要求16所述的方法，其中形成所述第一多个沟槽包括：沉积光刻胶以及使用光刻法图案化所述光刻胶。
21.根据权利要求16所述的方法，其中所述第一电极中的每个电极是不同电极，并且所述第二电极中的每个电极跨所述多个存储单元中的多个单元而被共享。
22.一种集成电路，包括：
具有第一存储单元和第二存储单元的存储器件，所述存储器件包括：
第一导电层，所述第一导电层包括第一电极焊盘和与所述第一电极焊盘分离的第二电极焊盘，所述第一电极焊盘和所述第二电极焊盘在衬底上均具有第一侧，每个所述第一电极焊盘和所述第二电极焊盘的所述第一侧均为矩形；
覆盖所述第一电极焊盘和所述第二电极焊盘的条带，所述条带包括电介质层和位于所述第一电极焊盘和所述第二电极焊盘上的第二导电层，所述第一存储单元包括所述第一电极焊盘、所述电介质层和所述第二导电层，所述第二存储单元包括所述第二电极焊盘、所述电介质层和所述第二导电层；
其中所述第一存储单元和所述第二存储单元在所述集成电路的互连部分内限定存储平面，所述存储平面包括沿正交的第一方向和第二方向延伸的存储单元；以及
所述的集成电路，进一步包括：
字线，沿所述第一方向穿过所述存储平面；
位线，沿所述第二方向穿过所述存储平面；
第一导电接触，连接所述字线与所述第一电极焊盘和所述第二电极焊盘；和
第二导电接触，连接所述位线中的一个与所述第二导电层；
其中所述第一电极焊盘是经由两个垂直掩模来蚀刻所述第一导电层而形成的。
23.根据权利要求22所述的集成电路，其中所述条带沿所述第一方向覆盖所述第一电极焊盘和所述第二电极焊盘。
24.根据权利要求22所述的集成电路，其中所述电介质层具有第一侧和与所述第一侧相对的第二侧，所述电介质层具有：在所述第一电极焊盘处在所述电介质层的所述第一侧和所述第二侧之间测量的第一厚度，以及在所述第一电极焊盘和所述第二电极焊盘之间的所述电介质层的部分处在所述电介质层的所述第一侧和所述第二侧之间测量的第二厚度。
25.根据权利要求24所述的集成电路，其中所述第二导电层具有第一侧和与所述第一侧相对的第二侧，所述第二导电层具有：在所述第一电极焊盘处在所述第二导电层的所述第一侧和所述第二侧之间测量的第一厚度，以及在所述第一电极焊盘和所述第二电极焊盘之间的所述电介质层的部分处在所述第二导电层的所述第一侧和所述第二侧之间测量的第二厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1653940A FR3050739B1 (fr) | 2016-05-02 | 2016-05-02 | Procede de fabrication de cellules-memoires resistives |
| FR1653940 | 2016-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107342303A CN107342303A (zh) | 2017-11-10 |
| CN107342303B true CN107342303B (zh) | 2021-09-21 |
Family
ID=56322163
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621458476.0U Active CN206541826U (zh) | 2016-05-02 | 2016-11-23 | 存储器装置 |
| CN201611240245.7A Active CN107342303B (zh) | 2016-05-02 | 2016-11-23 | 阻变式存储器单元的制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621458476.0U Active CN206541826U (zh) | 2016-05-02 | 2016-11-23 | 存储器装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10319906B2 (zh) |
| CN (2) | CN206541826U (zh) |
| DE (1) | DE102016123445A1 (zh) |
| FR (1) | FR3050739B1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3050739B1 (fr) * | 2016-05-02 | 2018-06-01 | Stmicroelectronics (Rousset) Sas | Procede de fabrication de cellules-memoires resistives |
| CN113871410A (zh) * | 2020-06-30 | 2021-12-31 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| RU2749028C9 (ru) * | 2020-07-29 | 2021-09-07 | Федеральное государственное бюджетное учреждение Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Способ получения активной структуры элемента энергонезависимой резистивной памяти |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581488A (zh) * | 2003-08-06 | 2005-02-16 | 华邦电子股份有限公司 | 电阻型随机存取内存的结构及其制造方法 |
| CN1612349A (zh) * | 2003-10-29 | 2005-05-04 | 精工爱普生株式会社 | 交差点型强电介质存储器 |
| US8766090B2 (en) * | 2012-03-19 | 2014-07-01 | Rec Solar Pte. Ltd. | Method for metallization or metallization and interconnection of back contact solar cells |
| CN206541826U (zh) * | 2016-05-02 | 2017-10-03 | 意法半导体(鲁塞)公司 | 存储器装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923302B1 (ko) | 2006-02-27 | 2009-10-27 | 삼성전자주식회사 | 자기 메모리 소자 |
| JP5266632B2 (ja) | 2006-11-29 | 2013-08-21 | 富士通株式会社 | Ｍｉｍ素子および電子装置、電子装置の製造方法 |
| CN101878529B (zh) * | 2007-11-29 | 2012-07-04 | 松下电器产业株式会社 | 非易失性存储装置及其制造方法 |
| KR20110086089A (ko) * | 2008-10-20 | 2011-07-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 실리콘계 나노스케일 크로스바 메모리 |
| JP5671413B2 (ja) * | 2011-06-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US9129894B2 (en) | 2012-09-17 | 2015-09-08 | Intermolecular, Inc. | Embedded nonvolatile memory elements having resistive switching characteristics |
| KR102098017B1 (ko) * | 2013-12-26 | 2020-04-13 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 소자 및 제조 방법 |
| FR3018952B1 (fr) | 2014-03-21 | 2016-04-15 | Stmicroelectronics Rousset | Structure integree comportant des transistors mos voisins |
-
2016
- 2016-05-02 FR FR1653940A patent/FR3050739B1/fr not_active Expired - Fee Related
- 2016-11-16 US US15/352,985 patent/US10319906B2/en active Active
- 2016-11-23 CN CN201621458476.0U patent/CN206541826U/zh active Active
- 2016-11-23 CN CN201611240245.7A patent/CN107342303B/zh active Active
- 2016-12-05 DE DE102016123445.1A patent/DE102016123445A1/de active Pending
-
2019
- 2019-05-01 US US16/400,649 patent/US11114614B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581488A (zh) * | 2003-08-06 | 2005-02-16 | 华邦电子股份有限公司 | 电阻型随机存取内存的结构及其制造方法 |
| CN1612349A (zh) * | 2003-10-29 | 2005-05-04 | 精工爱普生株式会社 | 交差点型强电介质存储器 |
| US8766090B2 (en) * | 2012-03-19 | 2014-07-01 | Rec Solar Pte. Ltd. | Method for metallization or metallization and interconnection of back contact solar cells |
| CN206541826U (zh) * | 2016-05-02 | 2017-10-03 | 意法半导体(鲁塞)公司 | 存储器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3050739B1 (fr) | 2018-06-01 |
| US10319906B2 (en) | 2019-06-11 |
| US11114614B2 (en) | 2021-09-07 |
| US20190259942A1 (en) | 2019-08-22 |
| DE102016123445A1 (de) | 2017-11-02 |
| CN206541826U (zh) | 2017-10-03 |
| CN107342303A (zh) | 2017-11-10 |
| US20170317279A1 (en) | 2017-11-02 |
| FR3050739A1 (fr) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9577186B2 (en) | Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells | |
| US8115586B2 (en) | Variable resistance element, and its manufacturing method | |
| US8034655B2 (en) | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays | |
| KR100852206B1 (ko) | 저항 메모리 소자 및 그 제조 방법. | |
| US9343670B2 (en) | Memory arrays and methods of forming same | |
| TWI473262B (zh) | 電阻式記憶體結構及其製作方法 | |
| CN109285839A (zh) | 包括垂直存储器件的集成电路器件 | |
| KR20110028525A (ko) | 포지티브 포토레지스트를 사용하는 이중 패터닝에 의해 고밀도 필라 구조물을 제조하는 방법 | |
| CN105940516A (zh) | 具有减少的传导路径区域的电阻式存储器单元 | |
| CN107342303B (zh) | 阻变式存储器单元的制造方法 | |
| US9093642B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| KR100929639B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| US9142512B2 (en) | Semiconductor memory device having a wiring in which a step is provided | |
| JP2009283681A (ja) | 不揮発性記憶装置及びその製造方法 | |
| CN114141816A (zh) | 存储元件 | |
| JP4756079B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| CN114242748A (zh) | 一种存储单元组及其制造方法 | |
| CN115084187A (zh) | 半导体存储器元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |