CN107331617B - 平面型vdmos器件的制作方法 - Google Patents
平面型vdmos器件的制作方法 Download PDFInfo
- Publication number
- CN107331617B CN107331617B CN201610282623.1A CN201610282623A CN107331617B CN 107331617 B CN107331617 B CN 107331617B CN 201610282623 A CN201610282623 A CN 201610282623A CN 107331617 B CN107331617 B CN 107331617B
- Authority
- CN
- China
- Prior art keywords
- body region
- oxide layer
- gate
- deep body
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 210000000746 body region Anatomy 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims 1
- 239000000243 solution Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种平面型VDMOS器件的制作方法，该方法包括：对栅氧化层上的多晶硅层进行光刻、刻蚀，在栅氧化层上方的中间区域形成栅极，栅极的截面宽度为A+X微米；制作平面型VDMOS器件的P‑体区；在栅极的阻挡下，制作平面型VDMOS器件的P+深体区，使P+深体区的扩散宽度为X微米；采用低温氧化工艺，将栅极外侧的多晶硅转换为氧化层，氧化层的厚度为X/2微米，以使栅极的边界与P+深体区的对应边界齐平；去除栅极外侧的氧化层以及栅极左右两侧的栅氧化层；以栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。P+深体区对沟道不会造成影响，器件更稳定，能够获得结深更大的深体区，器件获得更好的EAS能力。
Description
技术领域
本发明实施例涉及半导体制作技术领域，尤其涉及一种平面型VDMOS器件的制作方法。
背景技术
单脉冲雪崩能量(简称EAS)是平面型VDMOS器件的一个非常重要的参数，其为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的单脉冲雪崩能量。
由于平面型VDMOS器件本身在外延层-体区-源区之间存在一个寄生三极管，当器件关断时，源漏间的反向电流流经体区时，会产生压降。若产生的压降大于寄生三极管的开启电压，则此反向电流会因为寄生三极管的放大作用将寄生三极管导通，导致失控，使器件的EAS失效。
为了防止EAS失效，需要增加P+深体区的截面面积。现有技术中为了增加P+深体区的截面面积，在制作平面型VDMOS器件时，在栅极、P-体区及N+源区制作完成后，采用氮化硅侧墙阻挡，对P+深体区做自对准注入及驱入处理，在进行驱入处理时，增加驱入的温度和时间，来增加P+深体区的结深以达到增加P+深体区的截面面积。但由于对P+深体区进行驱入的温度同样会对N+源区进行驱入，容易降低沟道长度，导致短沟道效应。
发明内容
本发明实施例提供一种平面型VDMOS器件的制作方法，由于栅极的边界与P+深体区的对应边界齐平，所以P+深体区对沟道不会造成影响，使器件更稳定。并且由于栅极的截面宽度给P+深体区的横向扩散预留了足够的宽度，能够获得结深更大的深体区，使器件获得更好的EAS能力。
本发明实施例提供一种平面型VDMOS器件的制作方法，包括：
对栅氧化层上的多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极，所述栅极的截面宽度为A+X微米；
制作所述平面型VDMOS器件的P-体区；
在所述栅极的阻挡下，制作所述平面型VDMOS器件的P+深体区，使所述P+深体区的扩散宽度为X微米；
采用低温氧化工艺，将所述栅极外侧的多晶硅转换为氧化层，所述氧化层的厚度为X/2微米，以使所述栅极的边界与所述P+深体区的对应边界齐平；
去除所述栅极外侧的氧化层以及所述栅极左右两侧的栅氧化层；
以所述栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。
进一步地，如上所述的方法，A的取值范围为2-20；所述X的取值范围为0.5-1.5。
进一步地，如上所述的方法，所述对所述多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极之前，还包括：
采用高温氧化工艺，在N型外延层上形成栅氧化层；
采用化学气相沉积工艺，在所述栅氧化层上沉积多晶硅层。
进一步地，如上所述的方法，所述制作所述平面型VDMOS器件的P-体区具体为：
对所述平面型VDMOS器件进行第一P型离子注入和第一高温驱入，在所述N型外延层内的左右两侧形成P-体区。
进一步地，如上所述的方法，所述第一P型离子注入的离子为硼离子，剂量为1.0E13-1.0E15个/平方厘米，能量可以为60-120KEV；
所述第一高温驱入的温度为900-1150摄氏度，所述第一高温驱入的时间为50-300分钟。
进一步地，如上所述的方法，所述在所述栅极的阻挡下，制作所述平面型VDMOS器件的P+深体区，使所述P+深体区的扩散宽度为X微米具体为：
在所述栅极的阻挡下，进行第二P型离子注入及第二高温驱入，在所述P-体区内形成P+深体区，使所述P+深体区的扩散宽度为X微米。
进一步地，如上所述的方法，所述第二P型离子注入的离子为硼离子或BF2 +，剂量可以为1.0E15-5.0E15个/平方厘米，能量可以为80-150KEV；
所述第二高温驱入的温度为800-950摄氏度，所述第二高温驱入的时间为20-60分钟。
进一步地，如上所述的方法，所述低温氧化工艺的温度为700-800摄氏度。
本发明实施例提供一种平面型VDMOS器件的制作方法，通过对栅氧化层上的多晶硅层进行光刻、刻蚀，在栅氧化层上方的中间区域形成栅极，栅极的截面宽度为A+X微米；制作平面型VDMOS器件的P-体区；在栅极的阻挡下，制作平面型VDMOS器件的P+深体区，使P+深体区的扩散宽度为X微米；采用低温氧化工艺，将栅极外侧的多晶硅转换为氧化层，氧化层的厚度为X/2微米，以使栅极的边界与P+深体区的对应边界齐平；去除栅极外侧的氧化层以及栅极左右两侧的栅氧化层；以栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。由于栅极的边界与P+深体区的对应边界齐，所以P+深体区对沟道不会造成影响，使器件更稳定。并且由于栅极的截面宽度给P+深体区的横向扩散预留了足够的宽度，能够获得结深更大的深体区，使器件获得更好的EAS能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明平面型VDMOS器件的制作方法实施例一的流程图；
图2为本发明执行实施例一的步骤101前的器件剖面结构示意图；
图3为本发明执行实施例一的步骤101后的器件剖面结构示意图；
图4为本发明执行实施例一的步骤102后的器件剖面结构示意图；
图5为本发明执行实施例一的步骤103后的器件剖面结构示意图；
图6为本发明执行实施例一的步骤104后的器件剖面结构示意图；
图7为本发明执行实施例一的步骤105后的器件剖面结构示意图；
图8为本发明执行实施例一的步骤106后的器件剖面结构示意图。
图9为本发明执行实施例一制作完成后的器件剖面结构示意图。
附图标记：
1-N型衬底 2-N型外延层 3-栅氧化层
4-多晶硅层 5-栅极 6-P-体区
7-P+深体区 8-氧化层 9-N+源区
10-介电层 11-金属层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明平面型VDMOS器件的制作方法实施例一的流程图，如图1所示，本实施例提供的平面型VDMOS器件的制作方法包括以下步骤。
步骤101，对栅氧化层3上的多晶硅层4进行光刻、刻蚀，在栅氧化层3上方的中间区域形成栅极5，栅极5的截面宽度为A+X微米。
图2为本发明执行实施例一的步骤101前的器件剖面结构示意图，如图2所示，本实施例中，在执行步骤101前，首先在N型衬底1上外延生长N型外延层2。其中，N型衬底1为重掺杂N型衬底，N型外延层2为轻掺杂N型外延层。具体的N型衬底1的掺杂浓度以及N型外延层2的掺杂浓度与现有技术中的掺杂浓度相同，在此不再一一赘述。
然后，采用高温氧化工艺，在N型外延层2上形成栅氧化层3。
其中，高温氧化工艺的温度可以为900-1100摄氏度，优选为1000摄氏度。形成的栅氧化层3的厚度可根据平面型VDMOS器件的设计而定，从50-2000埃均可。
最后，采用化学气相沉积工艺，在栅氧化层3上沉积多晶硅层4。
其中，多晶硅层的厚度范围可以为6000-12000埃。
本实施例中，图3为本发明执行实施例一的步骤101后的器件剖面结构示意图，如图3所示，本实施例中，在执行完步骤101后，对栅氧化层3左右两侧的区域的多晶硅层进行光刻、刻蚀后，保留栅氧化层3上方的中间区域，形成栅极5。其中，该栅极5的厚度为多晶硅层的厚度，可以为6000-12000埃，该栅极5的截面宽度为A+X微米。
其中，A为采用传统工艺制作的栅极的宽度，X为后续制作P+深体区时，P+深体区横向扩展的宽度。
本实施例中，对A和X的具体数值不做限定。
步骤102，制作平面型VDMOS器件的P-体区6。
进一步地，本实施例中，制作平面型VDMOS器件的P-体区6具体为：
对平面型VDMOS器件进行第一P型离子注入和第一高温驱入，在N型外延层2内的左右两侧形成P-体区6。
具体地，进行第一P型离子注入的离子为硼离子，剂量为1.0E13-1.0E15个/平方厘米，能量可以为60-120KEV；第一高温驱入的温度为900-1150摄氏度，第一高温驱入的时间为50-300分钟。
本实施实例中，图4为本发明执行实施例一的步骤102后的器件剖面结构示意图，如图4所示，在对平面型VDMOS器件进行第一P型离子注入和第一高温驱入后，在N型外延层2内的左右两侧形成P-体区6，形成的P-体区6的厚度小于N型外延层的厚度。
本实施例中，在N型外延层2内的左右两侧形成P-体区6关于器件的中间轴对称。
步骤103，在栅极5的阻挡下，制作平面型VDMOS器件的P+深体区7，使P+深体区7的扩散宽度为X微米。
进一步地，图5为本发明执行实施例一的步骤103后的器件剖面结构示意图，如图5所示，本实施例中，在栅极5的阻挡下，制作平面型VDMOS器件的P+深体区7，使P+深体区7的扩散宽度为X微米具体为：
在栅极5的阻挡下，进行第二P型离子注入及第二高温驱入，在P-体区6内形成P+深体区7，使P+深体区7的扩散宽度为X微米。
具体地，本实施例中，对第二P型离子注入时的P型离子种类，剂量及能量本实施例中不做限定，对第二高温驱入时的温度及驱入的时间也不做限定。如图5所示，本实施例中，进行第二P型离子注入及第二高温驱入后，在左右两个P-体区6内分别形成P+深体区7，使P+深体区7的扩散宽度为X微米，即左侧的P+深体区7的右侧边界超过栅极左侧边界X/2微米，右侧的P+深体区7的左侧边界超过栅极右侧边界X/2微米，使整个P+深体区的边界超过栅极边界的X微米。其中，左右两侧的P+深体区7关于器件的中间轴对称。
本实施例中，P+深体区7的厚度小于P-体区6的厚度，P+深体区7的截面宽度小于P-体区6的截面宽度。
步骤104，采用低温氧化工艺，将栅极5外侧的多晶硅转换为氧化层8，氧化层8的厚度为X/2微米，以使栅极5的边界与P+深体区7的对应边界齐平。
图6为本发明执行实施例一的步骤104后的器件剖面结构示意图，如图6所示，具体地，本实施例中，采用低温氧化工艺，将栅极5外侧的多晶硅转换为氧化层8，使氧化层8的厚度为X/2微米，消耗栅极5的多晶硅层的截面宽度为X微米，即消耗左右两侧的多晶硅层的截面宽度均为X/2，使氧化层8内侧的栅极5的边界与P+深体区7的边界齐平。由于栅极5边界和沟道是齐平的，所以P+深体区7不会对沟道造成影响。
进一步地，本实施例中，进行低温氧化工艺时，为了将栅极5外侧的多晶硅快速转换为氧化层8并使氧化层8的厚度为X/2微米，进行低温氧化工艺的温度为700-800摄氏度。
步骤105，去除栅极5外侧的氧化层8以及栅极5左右两侧的栅氧化层。
具体地，图7为本发明执行实施例一的步骤105后的器件剖面结构示意图，如图7所示，本实施例中可采用干法刻蚀或湿法刻蚀工艺对形成在栅极5外层的氧化层8以及栅极5左右两侧的栅氧化层进行刻蚀，保留未被氧化的多晶硅层做为栅极，并保留栅极5下方的栅氧化层。去除栅极5外侧的氧化层8以及栅极5左右两侧的栅氧化层。
在对栅极5外侧的氧化层8以及栅极5左右两侧的栅氧化层进行去除后，栅极5边界、栅氧化层3边界分别与左右两侧的P+深体区7的对应边界齐平。
步骤106，以栅极5为阻挡，做自对准的N+源区9注入及驱入，形成N+源区9。
具体地，图8为本发明执行实施例一的步骤105后的器件剖面结构示意图，如图8所示，本实施例中，以栅极5为阻挡，做自对准的N+源区9注入及驱入时，注入的离子为N型离子，驱入时的温度低于P+深体区的第二高温驱入的温度。所以，在进行N+源区9驱入时，P+深体区7不再扩散，边界仍然与栅极的对应边界齐平。
本实施例中，N+源区9一部分形成在P+深体区7内，一部分形成在P-体区6内。
在步骤106之后，还包括平面型VDMOS器件的其他制作，如包括制作介电层及金属层等操作。图9为本发明执行实施例一制作完成后的器件剖面结构示意图，如图9所示，在栅极5外围及栅氧化层3外侧形成介质层10，在形成介质层10后的图案上形成金属层11。具体的工艺步骤与现有技术的相同，在此不再一一赘述。
本实施例提供的平面型VDMOS器件的制作方法，包括：对栅氧化层上的多晶硅层进行光刻、刻蚀，在栅氧化层上方的中间区域形成栅极，栅极的截面宽度为A+X微米；制作平面型VDMOS器件的P-体区；在栅极的阻挡下，制作平面型VDMOS器件的P+深体区，使P+深体区的扩散宽度为X微米；采用低温氧化工艺，将栅极外侧的多晶硅转换为氧化层，氧化层的厚度为X/2微米，以使栅极的边界与P+深体区的对应边界齐平；去除栅极外侧的氧化层以及栅极左右两侧的栅氧化层；以栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。由于制作完P+深体区后，栅极的边界与P+深体区的对应边界齐平，所以后续在栅极阻挡下，做自对准的N+源区注入和驱入后，P+深体区对沟道不会造成影响，使器件更稳定，并且由于栅极的截面宽度给P+深体区的横向扩散预留了足够的宽度，能够获得结深更大的深体区，使器件获得更好的EAS能力。
进一步地，本实施例提供的平面型VDMOS器件的制作方法，在步骤101中，栅极5的截面宽度为A+X微米，其中A的取值范围为2-20；X的取值范围为0.5-1.5。
具体地，在实际应用中，根据器件设计的不同，栅极5的截面宽度范围为2.5-21.5微米，比传统工艺制作的栅极截面宽度多0.5-1.5微米。
进一步地，本实施例中，在步骤103中在栅极的阻挡下，制作平面型VDMOS器件的P+深体区，使P+深体区的扩散宽度为X微米，具体为：
在栅极的阻挡下，进行第二P型离子注入及第二高温驱入，在P-体区内形成P+深体区，使P+深体区的扩散宽度为X微米。
优选地，本实施例中，第二P型离子注入的离子为硼离子或BF2 +，剂量可以为1.0E15-5.0E15个/平方厘米，能量可以为80-150KEV；
第二高温驱入的温度为800-950摄氏度，第二高温驱入的时间为20-60分钟。
本实施例中，在制作平面型VDMOS器件的P+深体区时，进行第二P型离子注入的离子为硼离子或BF2 +，剂量可以为1.0E15-5.0E15个/平方厘米，能量可以为80-150KEV，第二高温驱入的温度为800-950摄氏度，第二高温驱入的时间为20-60分钟，有利于P+深体区的形成，使P+深体区的扩散宽度为X微米。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种平面型VDMOS器件的制作方法，其特征在于，包括：
对栅氧化层上的多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极，所述栅极的截面宽度为A+X微米；
制作所述平面型VDMOS器件的P-体区；
在所述栅极的阻挡下，制作所述平面型VDMOS器件的P+深体区，使所述P+深体区的扩散宽度为X微米；
采用低温氧化工艺，将所述栅极外侧的多晶硅转换为氧化层，所述氧化层的厚度为X/2微米，以使所述栅极的边界与所述P+深体区的对应边界齐平；
去除所述栅极外侧的氧化层以及所述栅极左右两侧的栅氧化层；
以所述栅极为阻挡，做自对准的N+源区注入及驱入，形成N+源区。
2.根据权利要求1所述的方法，其特征在于，所述A的取值范围为2-20；所述X的取值范围为0.5-1.5。
3.根据权利要求1或2所述的方法，其特征在于，所述对所述多晶硅层进行光刻、刻蚀，在所述栅氧化层上方的中间区域形成栅极之前，还包括：
采用高温氧化工艺，在N型外延层上形成栅氧化层；
采用化学气相沉积工艺，在所述栅氧化层上沉积多晶硅层。
4.根据权利要求3所述的方法，其特征在于，所述制作所述平面型VDMOS器件的P-体区具体为：
对所述平面型VDMOS器件进行第一P型离子注入和第一高温驱入，在所述N型外延层内的左右两侧形成P-体区。
5.根据权利要求4所述的方法，其特征在于，所述第一P型离子注入的离子为硼离子，剂量为1.0E13-1.0E15个/平方厘米，能量为60-120KEV；
所述第一高温驱入的温度为900-1150摄氏度，所述第一高温驱入的时间为50-300分钟。
6.根据权利要求5所述的方法，其特征在于，所述在所述栅极的阻挡下，制作所述平面型VDMOS器件的P+深体区，使所述P+深体区的扩散宽度为X微米具体为：
在所述栅极的阻挡下，进行第二P型离子注入及第二高温驱入，在所述P-体区内形成P+深体区，使所述P+深体区的扩散宽度为X微米。
7.根据权利要求6所述的方法，其特征在于，所述第二P型离子注入的离子为硼离子或BF2 +，剂量为1.0E15-5.0E15个/平方厘米，能量为80-150KEV；
所述第二高温驱入的温度为800-950摄氏度，所述第二高温驱入的时间为20-60分钟。
8.根据权利要求4-7任一项所述的方法，其特征在于，所述低温氧化工艺的温度为700-800摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610282623.1A CN107331617B (zh) | 2016-04-29 | 2016-04-29 | 平面型vdmos器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610282623.1A CN107331617B (zh) | 2016-04-29 | 2016-04-29 | 平面型vdmos器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107331617A CN107331617A (zh) | 2017-11-07 |
| CN107331617B true CN107331617B (zh) | 2019-12-31 |
Family
ID=60193463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610282623.1A Active CN107331617B (zh) | 2016-04-29 | 2016-04-29 | 平面型vdmos器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331617B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1204243B (it) * | 1986-03-06 | 1989-03-01 | Sgs Microelettronica Spa | Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento |
| EP0481153B1 (en) * | 1990-10-16 | 1997-02-12 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the accomplishment of power MOS transistors with vertical current flow |
| US8133789B1 (en) * | 2003-04-11 | 2012-03-13 | Purdue Research Foundation | Short-channel silicon carbide power mosfet |
-
2016
- 2016-04-29 CN CN201610282623.1A patent/CN107331617B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107331617A (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263070B2 (en) | Method of manufacturing LV/MV super junction trench power MOSFETs | |
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| US9136374B2 (en) | Method of fabricating P-type surface-channel LDMOS device with improved in-plane uniformity | |
| KR100592749B1 (ko) | 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법 | |
| US10593781B2 (en) | Semiconductor device and fabrication method thereof | |
| CN112635540B (zh) | Ldmos器件及其制备方法 | |
| TWI544632B (zh) | 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法 | |
| EP3016144B1 (en) | Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor | |
| WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| JP2015041644A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| US9178038B2 (en) | Raised source/drain MOS transistor and method of forming the transistor with an implant spacer and an epitaxial spacer | |
| CN107331617B (zh) | 平面型vdmos器件的制作方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| US8878287B1 (en) | Split slot FET with embedded drain | |
| JP2006186040A (ja) | 半導体装置及びその製造方法 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| TW201419532A (zh) | 具有低米勒電容之金氧半場效電晶體元件及其製作方法 | |
| TW201340184A (zh) | 半導體裝置及其製造方法 | |
| CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
| CN216389378U (zh) | 一种沟槽型功率器件 | |
| CN111244181B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| JP5266738B2 (ja) | トレンチゲート型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |