CN107301872A - 半导体存储器装置的操作方法 - Google Patents

Abstract

本发明涉及一种半导体存储器装置的操作方法，其包括：通过输入/输出线接收包括命令、地址和数据的输入/输出信号；并且接收第一控制信号和第二控制信号，其中，不论第二控制信号的状态，当启动的第一控制信号被接收时，通过输入/输出线接收的输入/输出信号被识别为命令。

Description

半导体存储器装置的操作方法

相关申请的交叉引用

本申请要求于2016年4月14日提交的申请号为10-2016-0045604的韩国申请的优先权，其全部内容通过引用并入本文。

技术领域

各个实施例总体涉及一种基于控制信号接收输入/输出信号的半导体存储器装置的操作方法。

背景技术

半导体存储器装置通常被分为易失性存储器装置和非易失性存储器装置。当电源被切断时，易失性存储器装置丢失存储的数据，而即使电源被切断时，非易失性存储器装置可以保留存储的数据。

根据存储器单元的结构，易失性存储器装置可包括使用电容器的动态RAM(DRAM)、使用触发器的静态RAM(SRAM)等。

根据存储器单元的结构，非易失性存储器装置可包括闪速存储器装置、使用铁电电容器的铁电RAM(FRAM)、使用隧穿磁阻(TMR)层的磁性RAM(MRAM)、使用硫族化合物合金的相变存储器装置、使用过渡金属氧化物的电阻式RAM(RERAM)等。

半导体存储器装置可根据从控制器提供的控制信号操作。用于控制半导体存储器装置的控制信号可根据半导体存储器装置的制造不同地预先确定。用于控制半导体存储器的控制信号越多，则半导体存储器装置中的用于接收控制信号的外部连接端子就越多。相反地，控制信号的数量越少，外部连接端子的数量就越少。利用较少数量的控制信号，优点在于布局被简化，而缺点在于控制操作被复杂化。

发明内容

各个实施例涉及一种用于接收控制信号的带有数量减少的外部连接端子的半导体存储器装置。

在实施例中，半导体存储器装置的操作方法可包括：通过输入/输出线接收包括命令、地址和数据的输入/输出信号；以及接收第一控制信号和第二控制信号，其中，当启用的第一控制信号被接收时，不论第二控制信号的状态，通过输入/输出线接收的输入/输出信号被认为命令。

在实施例中，半导体存储器装置的操作方法可包括：接收第一控制信号和第二控制信号；以及接收输入/输出信号，其中根据第一控制信号和第二控制信号的组合，输入/输出信号被识别为是命令、地址和数据中的任何一个。

根据实施例，用于接收控制信号的半导体存储器的外部连接端子的数量可被减少。

根据实施例，其上安装半导体存储器装置的印刷电路板的布局可被简化。

根据实施例，控制半导体存储器装置的控制器的外部连接端子的数量可被减少。

附图说明

图1是说明半导体存储器装置和控制器之间的连接关系的简图。

图2是帮助描述根据实施例的输入/输出多路复用方案的时序图。

图3是帮助描述在图2所示的输入/输出多路复用方案中使用的控制信号的表。

图4是帮助描述根据另一实施例的输入/输出多路复用方案的时序图。

图5是帮助描述在图4所示的输入/输出多路复用方案中使用的控制信号的表。

图6是说明根据实施例的数据处理系统的框图。

图7是说明根据实施例的固态驱动器(SSD)的框图。

图8是说明图7所示的SSD控制器的框图。

图9是说明根据实施例的数据存储装置安装到其的计算机系统的框图。

图10是说明根据实施例的包含在数据存储装置中的半导体存储器装置的框图。

具体实施方式

在本发明中，在结合附图阅读以下示例性实施例后，优点、特征及实现它们的方法将变得更加显而易见。然而，本发明可体现为不同的形式，并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例以详细地描述本发明，达到本发明所属领域的技术人员可容易地实施本发明的技术构思的程度。

本文将理解的是，本发明的实施例并不限于附图中所示的细节，并且附图不一定按比例绘制，在一些情况下，比例会被夸大以便更清楚描绘本发明的某些特征。虽然本文使用特定术语，当将理解是，本文使用的术语仅用于描述具体实施例的目的，并不旨在限定本发明的范围。

如本文所使用的，术语“和/或”包含相关所列项目中的一个或多个的任何和所有组合。将理解的是，当一个元件被称为在另一个元件“上”、“被连接至”或“联接至”另一个元件时，它可直接在另一个元件上、被直接连接至或被直接联接至另一个元件，或可能存在中间元件。除非上下文另外清楚地指明，如本文所使用的单数形式旨在也包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”说明至少一个陈述的特征、步骤、操作和/或元件的存在，但不排除一个或多个其它特征、步骤、操作和/或其元件的存在或附加。

在下文中，将参照附图通过各个实施例的实例描述半导体存储器装置的操作方法。

图1是说明半导体存储器装置300和控制器200之间的连接关系的简图。为了描述方便起见，图1说明传输并接收芯片启动信号或芯片选择信号CE#、控制信号CTR和输入/输出信号IO的控制器200和半导体存储器装置300。

控制器200和半导体存储器装置300中的每个可包括外部连接端子ECT。外部连接端子ECT可指用于传递信号的物理接口诸如焊盘、引线、引脚和球体(ball)。

控制器200和半导体存储器装置300可通过连接至外部连接端子ECT的信号线被彼此连接。控制器200和半导体存储器装置300可通过信号线传输并接收各种信号例如控制信号和数据。

例如，参照图1，控制器200可通过芯片启动信号线CEL将芯片启动信号CE#传输至半导体存储器装置300。控制器200可通过控制信号线CTRL将控制信号CTR传输至半导体存储器装置300。此外，控制器200可通过输入/输出线IOL将输入/输出信号IO传输至半导体存储器装置300或从半导体存储器装置300接收输入/输出信号IO。

控制器200和半导体存储器装置300关于控制信号的立场可彼此相反。即，控制器200可以是传输控制半导体存储器装置300的控制信号的主体，而半导体存储器装置300可以是接收待由控制器200控制的控制信号的客体。为方便起见，以下将从接收控制信号的半导体存储器装置300的立场进行描述。

半导体存储器装置300可使用一种输入/输出多路复用方案。即，在输入/输出多路复用方案中，半导体存储器装置300可由控制器200控制。输入/输出多路复用方案可指用于通过输入/输出连接端子IOT或输入/输出线IOL传输并接收作为输入/输出信号IO的命令、地址和数据中的任何一个的方案。此外，输入/输出多路复用方案可指用于通过输入/输出连接端子IOT或输入/输出线IOL不仅接收数据也接收命令和地址的方案。

为了半导体存储器装置300识别通过输入/输出连接端子IOT或输入/输出线IOL传输的输入/输出信号IO的类型，诸如命令、地址或数据，控制器200可传输至少一种控制信号。半导体存储器装置300可根据从控制器200提供的至少一种控制信号或控制信号的组合识别输入/输出信号IO的类型，诸如命令、地址或数据。

图2是帮助描述根据实施例的输入/输出多路复用方案的时序图。图3是帮助描述在图2所示的输入/输出多路复用方案中使用的控制信号的表。

在信号的指示中，带有后缀符号“#”的信号可指当信号的状态是逻辑低时被启动并且当信号状态是逻辑高时被停用的信号。此外，不带有后缀符号“#”的信号可指当信号的状态是逻辑高时被启动并且当信号状态是逻辑低时被停用的信号。当信号的状态处于逻辑低或逻辑高时的信号的启动仅用于说明的目的并且可以根据设计者的意图而改变。

当芯片启动信号CE#的状态是逻辑低时，半导体存储器装置300可根据控制器200的控制被激活并执行操作。

半导体存储器装置300可接收作为控制信号CTR的命令锁存启动信号CLE、地址锁存启动信号ALE以及数据选通信号DS。这些示例的控制信号CTR用于描述本实施例，控制信号CTR可根据半导体存储器装置300的类型而变化。

命令锁存启动信号CLE可以是从控制器200传输的第一控制信号，其控制半导体存储器装置300将通过输入/输出线IOL传输的输入/输出信号IO识别为命令CMD。地址锁存启动信号ALE可以是从控制器200传输的第二控制信号，其控制半导体存储器装置300将通过输入/输出线IOL传输的输入/输出信号IO识别为地址ADD。数据选通信号DS可以是从控制器200传输的第三控制信号，其控制半导体存储器装置300将通过输入/输出线IOL传输的输入/输出信号IO识别为数据DT。

当命令锁存启动信号CLE的状态是启动状态即逻辑高状态并且地址锁存启动信号的状态ALE是停用状态即逻辑低状态时，半导体存储器装置300可将提供的输入/输出信号IO识别为命令CMD。在这种情况下，数据选通信号DS可被认为是“不关心(Don’t care)”信号。

当地址锁存启动信号ALE的状态是启动状态即逻辑高状态并且命令锁存启动信号CLE是停用状态即逻辑低状态时，半导体存储器装置300可将提供的输入/输出信号IO识别为地址ADD。在这种情况下，数据选通信号DS也可被认为是“不关心(Don’t care)”信号。

当命令锁存启动信号CLE和地址锁存启动信号ALE的状态都是停用状态即逻辑低状态并且切换数据选通信号DS时，半导体存储器装置300可将提供的输入/输出信号IO识别为数据DT。当命令锁存启动信号CLE和地址锁存启动信号ALE状态都是停用状态即逻辑低状态时，每当切换数据选通信号DS半导体存储器装置300可通过输入/输出线IOL逐一接收数据DT。信号的切换可指信号从逻辑低状态转变为逻辑高状态，然后从逻辑高状态转变为逻辑低状态。

根据本实施例，半导体存储器装置300可根据命令锁存启动信号CLE、地址锁存启动信号ALE和数据选通信号DS的组合将通过输入/输出线IOL提供的输入/输出信号IO识别为命令CMD、地址ADD和数据DT中的一个。

图4是帮助描述根据另一实施例的输入/输出多路复用方案的时序图。图5是帮助描述在图4所示的输入/输出多路复用方案中使用的控制信号的表。

在信号的指示中，带有后缀符号“#”的信号可指当信号的状态是逻辑低时被启动并且当信号的状态是逻辑高时被停用的信号。此外，不带有后缀符号“#”的信号可指当信号的状态是逻辑高时被启动并且信号的状态是逻辑低时被停用的信号。当信号的状态逻辑低或逻辑高时信号的启动仅用于说明的目的，并且可以根据设计者的意图而改变。

当芯片启动信号CE#的状态是逻辑低时，半导体存储器装置300可被激活并根据控制器200的控制执行操作。

半导体存储器装置300可接收作为控制信号CTR的命令/地址信号C/a和数据选通信号DS。命令/地址信号C/a可以是从控制器200传输的第一控制信号，其控制半导体存储器装置300将通过输入/输出线IOL传输的输入/输出信号IO识别为命令CMD或地址ADD。数据选通信号DS可以是从控制器200传输的第二控制信号，其控制半导体存储器装置300将通过输入/输出线IOL传输的输入/输出信号IO识别为数据DT。

当命令/地址信号C/a的状态是启动状态即逻辑高状态时，半导体存储器装置300可将提供的输入/输出信号IO识别为命令CMD。在这种情况下，数据选通信号DS可被认为是“不处理”信号。

当命令/地址信号C/a和数据选通信号DS的状态是停用状态即逻辑低状态时，半导体存储器装置300可将提供的输入/输出信号IO识别为地址ADD。

当命令/地址信号C/a的状态是停用状态即逻辑低状态并且切换数据选通信号DS时，半导体存储器装置300可将提供的输入/输出信号IO识别为数据DT。每当命令/地址信号C/a的状态是停用状态即逻辑低状态并且切换数据选通信号DS时，半导体存储器装置300可通过输入/输出线IOL逐一接收数据DT。信号的切换可指信号从逻辑低状态转变为逻辑高状态，然后从逻辑高状态转变为逻辑低状态。

根据本实施例，半导体存储器装置300可根据命令/地址信号C/a和数据选通信号DS的组合将通过输入/输出线IOL接收的输入/输出信号IO识别为命令CMD、地址ADD和数据DT之中的一个。由于通过结合最小数量的控制信号使用输入/输出多路复用方案，所以用于接收控制信号的半导体存储器装置300的外部连接端子的数量可被减少，用于安装半导体存储器装置300的印刷电路板的布局可被简化，并且用于控制半导体存储器装置300的控制器200的外部连接端子的数量可被减少。

图6是说明根据实施例的数据处理系统的框图。

数据处理系统1000可包括主机装置400。主机装置400可包括便携式电子装置诸如移动电话、MP3播放器和膝上型电脑，以及电子装置诸如台式计算机、游戏机、TV和车载信息娱乐系统。

数据处理系统1000可包括数据存储装置100。数据存储装置100可存储通过主机装置400存取的数据。数据存储装置100也可被称为存储器系统。

数据存储装置100可根据相对于主机装置400的为传输协议的主机接口HIF被制造成各种类型存储装置中的任何一种。例如，数据存储装置100可被配置成诸如以下各种类型存储设备中的任何一种：固态驱动器，以MMC、eMMC、RS-MMC和微MMC形式的多媒体卡、以SD、迷你-SD和微-SD形式的安全数字卡、通用串行总线(USB)存储设备、通用闪速存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡类型存储装置、外围组件互连(PCI)卡类型存储装置、高速PCI(PCI-E)卡类型存储装置、标准闪存(CF)卡、智能媒体卡、存储棒等。

数据存储装置100可被制造成各种封装类型中的任何一种。例如，数据存储装置100可被制造成诸如以下的封装类型的任何一种：封装叠加(package-on-package，POP)、系统级封装(system-in-package，SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、圆片级制造封装(wafer-level fabricated package，WFP)和圆片级堆叠封装(wafer-level stack package，WSP)。

数据存储装置100可包括控制器200。控制器200可包括主机接口单元210、控制单元220、随机存取存储器230和存储器控制单元240。

主机接口单元210可接合主机装置400和数据存储装置100。例如，主机接口单元210可通过使用诸如以下的标准传输协议中的任何一个与主机装置400通信：通用串行总线(USB)、通用闪速存储(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)和串列SCSI(SAS)、外围组件互联(PCI)、高速PCI(PCI-E)协议。

控制单元220可控制控制器200的一般操作。控制单元220可驱动加载在随机存取存储器230中的代码类型的指令或算法即软件，并且可控制控制器200中功能模块的操作。控制单元220可以分析和处理通过主机接口单元210传输的主机装置400的请求。控制单元220可通过微控制单元(MCU)或中央处理单元(CPU)来配置。

随机存取存储器230可存储通过控制单元220驱动的软件。随机存取存储器230可存储用于驱动软件所必需的数据。即，随机存取存储器230可作为控制单元220的工作存储器操作。

随机存取存储器230可临时存储从主机装置400传输至半导体存储器装置300或从半导体存储器装置300传输至主机装置400的数据。即，随机存取存储器230可作为数据缓冲存储器或数据高速缓冲存储器操作。

存储器控制单元240可根据控制单元220的控制控制半导体存储器装置300。存储器控制单元240可产生用于控制半导体存储器装置300的操作的控制信号，诸如命令、地址、时钟信号等，并为半导体存储器装置300提供所产生的控制信号。存储器控制单元240也可被称为存储器接口单元。

数据存储装置100可包括半导体存储器装置300。

半导体存储器装置300可被用作数据存储装置100的存储介质。半导体存储器装置300可使用诸如以下的各种类型的非易失性存储器装置中的任何一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、利用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化合物合金的相变随机存取存储器(PCRAM)和使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)和电阻式随机存取存储器(RERAM)是能够随机访问存储器单元的非易失随机存取存储器装置的类型。半导体存储器装置300可使用NAND闪速存储器装置和上述各种类型的非易失随机存取存储器装置的组合来配置。

如上所述，半导体存储器装置300可根据命令/地址信号和数据选通信号的组合将通过输入/输出线接收的输入/输出信号识别为命令、地址和数据中的一种。

图7是说明根据实施例的固态驱动器(SSD)的框图。参照图7，数据处理系统2000可包括主机装置2100和固态驱动器(SSD)2200。

SSD 2200可包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。

SSD 2200可响应于主机装置2100的请求操作。即，SSD控制器2210可响应于来自主机装置2100的请求访问非易失性存储器装置2231至223n。例如，SSD控制器2210可控制非易失性存储器装置2231至223n的读取、编程和擦除操作。

缓冲存储器装置2220可将数据临时存储在非易失性存储器装置2231至223n中。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读出的数据。在SSD控制器2210的控制下，临时存储在缓冲存储器装置2220中的数据可被传输至主机装置2100或非易失性存储器装置2231至223n。

非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可分别通过多个信道CH1至CHn与SSD控制器2210联接。一个或多个非易失性存储器装置可被联接至一个信道。联接至每个信道的非易失性存储器装置可被联接至相同的信号总线和数据总线。

非易失性存储器装置2231至223n中的每个可根据命令/地址信号和数据选通信号的组合将通过输入/输出线接收的输入/输出信号识别为命令、地址和数据中的一个。

电源2240可将通过电源连接器2260输入的电力PWR提供至SSD2200的内部。电源2240可包括辅助电源2241。辅助电源2241可被配置成当发生突然断电时提供电力以允许SSD 2200正常终止。辅助电源2241可包括能够给充有电力PWR的大电容量电容器。

SSD控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等等。根据主机装置2100和SSD 2200之间的接口方案，信号连接器2250可通过诸如以下的连接器来配置：并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互联(PCI)、高速PCI(PCI-E)和通用闪速存储器(UFS)协议。

图8是说明图7所示的SSD控制器的框图。参照图8，SSD控制器2210可包括存储器接口单元2211、主机接口单元2212、错误校正码(ECC)单元2213、控制单元2214和随机存取存储器2215。

存储器接口单元2211可将命令和地址提供至非易失性存储器装置2231至223n。而且，存储器接口单元2211可与非易失性存储器装置2231至223n交换数据。存储器接口单元2211可在控制单元2214的控制下将从缓冲存储器装置2220传输的数据分散至各个信道CH1至CHn。此外，存储器接口单元2211可在控制单元2214的控制下将从非易失性存储器装置2231至223n读取的数据传输至缓冲存储器装置2220。

主机接口单元2212可被配置成通过使用主机装置2100的协议与SSD2200接合。例如，主机接口单元2212可通过以下的任何一个与主机装置2100通信：并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互联(PCI)、高速PCI(PCI-E)和通用闪速存储器(UFS)协议。另外，主机接口单元2212可执行支持主机装置2100的磁盘仿效功能以将SSD 2200识别为硬盘驱动器(HDD)。

错误校正码(ECC)单元2213可在缓冲存储器装置2220中存储的数据中产生待被传输至非易失性存储器装置2231至223n的校验数据。产生的校验数据和数据一起可被存储在非易失性存储器装置2231至223n中。错误校正码(ECC)单元2213可检测从非易失性存储器装置2231至223n中读取的数据的错误。当所检测的错误在可校正的范围内时，错误校正码(ECC)单元2213可校正检测的错误。

控制单元2214可以分析并处理从主机装置2100输入的信号SGL。控制单元2214可根据用于驱动SSD2200的固件或软件控制缓冲存储器装置2220和非易失性存储器装置2231至223n的操作。随机存取存储器2215可用作驱动固件或软件的工作存储器。

图9是说明根据实施例的数据存储装置安装在其中的计算机系统的框图。参照图9，计算机系统3000包括被电联接至系统总线3700的网络适配器3100、中央处理单元3200、数据存储装置3300、RAM 3400、ROM 3500和用户接口3600。数据存储装置3300可被构造为如图6所述的数据存储装置1200或图7所示的SSD 2200。

网路适配器3100可提供计算机系统3000和外部网络之间的接口连接。中央处理单元3200可执行处理驱动驻留在RAM3400的操作系统或应用程序的一般计算。

数据存储装置3300可存储计算机系统3000所需的一般数据。例如，用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可被存储在数据存储装置3300中。

RAM 3400可用作计算机系统3000的工作存储器。在启动时，操作系统、应用程序、各种程序模块和用于驱动从数据存储装置3300读取的程序所需的程序数据可被加载在RAM3400中。在驱动操作系统之前被激活的基本输入/输出系统(BIOS)可被存储在ROM 3500中。计算机系统3000和用户之间的信息交换可通过用户接口3600来实施。

图10是说明根据实施例的包含在数据存储装置中的半导体存储器装置的框图。参照图10，半导体存储器装置300可包括存储器单元阵列310、行解码器320、列解码器330、数据读取/写入块340、电压发生器350和控制逻辑360。

存储器单元阵列310可包括被布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。

行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制操作。行解码器320可以解码从外部设备(未示出)提供的地址。行解码器320可基于解码结果选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压供给至字线WL1至WLm。

数据读取/写入块340可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块340可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块340可根据控制逻辑360的控制操作。数据读取/写入块340可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块340可在写入操作中操作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。对于另一实例，数据读取/写入块340可在读取操作中操作为从存储器单元阵列310读取数据的读出放大器。。

列解码器330可根据控制逻辑360的控制操作。列解码器330可解码从外部装置提供的地址。列解码器330可基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块340的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。

电压发生器350可产生在半导体存储器装置300的内部操作中使用的电压。通过电压发生器350产生的电压可应用于存储器单元阵列310的存储器单元。例如，在程序操作中产生的编程电压可应用于对其执行编程操作的存储器单元的字线。在另一实例中，在擦除操作中产生的擦除电压可应用于对其执行擦除操作的存储器单元的阱区域。对于另一实例，在读取操作中产生的读取电压可应用于对其执行读取操作的存储器单元的字线。

控制逻辑360可基于从外部装置提供的控制信号控制半导体存储器装置300的一般操作。例如，控制逻辑360可控制半导体存储器装置300的操作诸如半导体存储器装置300的读取、写入和擦除操作。

虽然上述已经描述各个实施例，但本领域技术人员将理解的是，描述的实施例仅仅是实例。因此，本文描述的半导体存储器装置的操作方法不应该仅限于所描述的实施例。

Claims (12)

1.一种半导体存储器装置的操作方法，其包括：

通过输入/输出线接收包括命令、地址和数据的输入/输出信号；并且

接收第一控制信号和第二控制信号，

其中，当所述第一控制信号被启动时，通过所述输入/输出线接收的所述输入/输出信号被识别为所述命令。

2.根据权利要求1所述的方法，其中，当所述第一控制信号被停用且所述第二控制信号被停用时，通过所述输入/输出线接收的所述输入/输出信号被识别为所述地址。

3.根据权利要求1所述的方法，其中，当所述第一控制信号被启动且切换所述第二控制信号时，通过所述输入/输出线接收的所述输入/输出信号被识别为所述数据。

4.根据权利要求3所述的方法，其中每当切换所述第二控制信号时，通过所述输入/输出线接收一个数据。

5.根据权利要求1所述的方法，其中所述第一控制信号从外部装置被传输以允许通过所述输入/输出线传输的所述输入/输出信号被识别为所述命令或所述地址。

6.根据权利要求1所述的方法，其中所述第二控制信号从外部装置被传输以允许通过所述输入/输出线传输的所述输入/输出信号被识别为所述数据。

7.根据权利要求1所述的方法，其中，当所述第一控制信号被启动时，所述第二控制信号被认为是不关心信号。

8.一种半导体存储器装置的操作方法，其包括：

接收第一控制信号和第二控制信号；并且

接收输入/输出信号，

其中，所述输入/输出信号根据所述第一控制信号和第二控制信号的组合被识别为命令、地址和数据中的任何一个。

9.根据权利要求8所述的方法，其中当所述第一控制信号被启动时，所述输入/输出信号被识别为所述命令。

10.根据权利要求9所述的方法，其中，当所述第一控制信号被启动时，所述第二控制信号被认为是不关心信号。

11.根据权利要求8所述的方法，其中，当所述第一控制信号和所述第二控制信号被停用时，所述输入/输出信号被识别为所述地址。

12.根据权利要求8所述的方法，其中，当所述第一控制信号被启动且切换所述第二控制信号时，所述输入/输出信号被识别为所述数据。