KR102224954B1 - 반도체 시스템 및 반도체 장치 - Google Patents

반도체 시스템 및 반도체 장치 Download PDF

Info

Publication number
KR102224954B1
KR102224954B1 KR1020140059260A KR20140059260A KR102224954B1 KR 102224954 B1 KR102224954 B1 KR 102224954B1 KR 1020140059260 A KR1020140059260 A KR 1020140059260A KR 20140059260 A KR20140059260 A KR 20140059260A KR 102224954 B1 KR102224954 B1 KR 102224954B1
Authority
KR
South Korea
Prior art keywords
local line
line pair
response
input
local
Prior art date
Application number
KR1020140059260A
Other languages
English (en)
Other versions
KR20150131870A (ko
Inventor
김민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140059260A priority Critical patent/KR102224954B1/ko
Priority to US14/488,428 priority patent/US9305621B2/en
Publication of KR20150131870A publication Critical patent/KR20150131870A/ko
Application granted granted Critical
Publication of KR102224954B1 publication Critical patent/KR102224954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Abstract

반도체 시스템은 커맨드 및 어드레스를 인가하는 컨트롤러 및 상기 커맨드의 조합에 따라 리드동작에 진입하는 시점으로부터 소정구간 제1 및 제2 로컬라인쌍의 전하를 방출하고, 프리차지동작 또는 상기 어드레스가 입력되는 시점에 상기 제1 및 제2 로컬라인쌍을 균등화 및 프리차지하며, 상기 리드동작에 진입 후 상기 제1 로컬라인쌍 또는 상기 제2 로컬라인쌍의 데이터를 감지 증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함한다.

Description

반도체 시스템 및 반도체 장치{SEMICONDUCTOR SYSTEM AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 시스템 및 반도체 장치에 관한 것이다.
반도체 장치는 라이트동작(Write)을 수행하여 데이터를 저장하고, 리드동작(Read)을 수행하여 저장된 데이터를 출력하는 동작을 수행한다. 반도체 장치가 라이트동작(Write)과 리드동작(Read)을 수행하기 위해서는 로우어드레스(Row Address)에 의해 워드라인을 선택적으로 인에이블시키는 로우경로동작과 컬럼어드레스(Column Address)에 의해 센스앰프와 입출력라인 사이에 연결된 스위치를 턴온 시키는 컬럼선택신호(YB)를 생성하는 컬럼경로동작을 수행한다.
한편, 반도체 장치는 데이터를 출력하기 위한 입출력라인을 공유하도록 설계되고, 센스앰프는 리드동작 시 컬럼어드레스에 의해 선택된 입출력라인의 전위차(△V)를 감지 증폭하여 데이터를 입출력하게 된다.
하지만, 반도체 장치의 리드동작 시 컬럼어드레스에 의해 선택되지 않는 입출력라인과 선택되는 입출력라인이 공유되므로 입출력라인의 로딩(Loading)이 증가하게 된다. 따라서, 센스앰프가 공유된 입출력라인의 로딩(Loading)증가에 의해 입출력라인의 전위차(△V)를 감지 증폭하는 시간이 증가하게 되어 반도체 장치의 고속동작을 방해하는 요인으로 작용하게 된다.
본 발명은 리드동작 시 공유된 로컬라인간의 연결을 차단함으로써 로딩을 감소시켜 고속으로 데이터를 출력할 수 있는 반도체 시스템 및 반도체 장치를 제공한다.
이를 위해 본 발명은 외부에서 입력되는 커맨드를 디코딩하여 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더, 외부에서 입력되는 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더, 상기 리드신호에 응답하여 소정구간 인에이블되는 제어신호를 생성하는 제어신호생성부, 상기 리드신호에 응답하여 입력제어신호를 생성하고, 상기 내부어드레스의 조합에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부 및 프리차지동작 또는 상기 어드레스가 입력되는 시점에 제1 및 제2 로컬라인쌍을 균등화 및 프리차지하고, 상기 제1 로컬라인쌍에 실린 데이터를 감지 증폭하여 입출력라인으로 출력하거나 상기 제2 로컬라인쌍에 실린 데이터를 감지 증폭하여 상기 입출력라인으로 출력하되, 상기 제어신호에 응답하여 상기 제1 및 제2 로컬라인쌍의 전하를 방출하는 데이터입출력부를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 커맨드 및 어드레스를 인가하는 컨트롤러 및 상기 커맨드의 조합에 따라 리드동작에 진입하는 시점으로부터 소정구간 제1 및 제2 로컬라인쌍의 전하를 방출하고, 프리차지동작 또는 상기 어드레스가 입력되는 시점에 상기 제1 및 제2 로컬라인쌍을 균등화 및 프리차지하며, 상기 리드동작에 진입 후 상기 제1 로컬라인쌍 또는 상기 제2 로컬라인쌍의 데이터를 감지 증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함하는 반도체 시스템을 제공한다.
본 발명에 의하면 리드동작 시 공유된 로컬라인간의 연결을 차단함으로써 로딩을 감소시켜 고속으로 데이터를 출력할 수 있는 효과가 있다.
또한, 본 발명에 의하면 프리차지동작 시 로컬라인을 전원전압보다 낮은 레벨로 프리차지함으로써 전류소모량을 감소할 수 있는 효과도 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체 장치에 포함된 데이터입출력부의 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 반도체 장치에 포함된 제1 스위치부의 구성을 도시한 회로도이다.
도 4 는 도 2에 도시된 데이터입출력부에 포함된 격리부의 구성을 도시한 회로도이다.
도 5는 도 2에 도시된 제1 입출력라인구동부에 포함된 제1 프리차지부의 구성을 도시한 회로도이다.
도 6 은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체 시스템은 컨트롤러(30) 및 반도체 장치(40)로 구성된다.
컨트롤러(30)는 커맨드(CMD<1:N>) 및 어드레스(ADD<1:N>)를 반도체 장치(40)에 인가한다.
반도체 장치(40)는 커맨드디코더(41), 어드레스디코더(42), 제어신호생성부(43), 입출력제어부(44) 및 데이터입출력부(45)를 포함한다. 커맨드디코더(41)는 커맨드(CMD<1:N>)의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 리드신호(RD)를 생성한다. 어드레스디코더(42)는 어드레스(ADD<1:N>)를 디코딩하여 내부어드레스(IADD<1:N>)를 생성한다. 제어신호생성부(43)는 리드신호(RD)가 입력되는 시점에 소정구간 인에이블되는 제어신호(CON)를 생성한다. 입출력제어부(44)는 리드신호(RD)가 입력되는 경우 인에이블되는 입력제어신호(DINEN)를 생성하고, 내부어드레스(IADD<1:N>)에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹(YB1<1:N>) 및 제2 컬럼선택신호그룹(YB2<1:N>)을 생성한다. 데이터입출력부(45)는 제1 컬럼선택신호그룹(YB1<1:N>) 중 어느 하나가 인에이블되는 경우 제1 로컬라인쌍(미도시)에 실린 데이터를 감지 증폭하여 입출력라인(미도시)으로 출력하고, 제2 컬럼선택신호그룹(YB2<1:N>) 중 어느 하나가 인에이블되는 경우 제2 로컬라인쌍(미도시)에 실린 데이터를 감지 증폭하여 입출력라인(미도시)으로 출력하며, 제어신호(CON)가 인에이블되는 경우 제1 및 제2 로컬라인쌍(미도시)의 전하를 방출한다. 여기서, 입력제어신호(DINEN)는 라이트동작 시 디스에이블되는 신호이다.
좀더 구체적으로, 데이터입출력부(45)의 구성을 도 2를 참고하여 살펴보면 다음과 같다.
도 2를 참고하면, 데이터입출력부(45)는 제1 스위치부(451), 제2 스위치부(452), 격리부(453), 제1 입출력라인구동부(454) 및 제2 입출력라인구동부(455)로 구성된다.
제1 스위치부(451)는 제1 컬럼선택신호그룹(YB1<1:N>) 중 인에이블되는 컬럼선택신호에 의해 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>) 중 선택되는 세그먼트라인과 제1 로컬라인쌍(LIO1,LIO1B)을 연결하고, 프리차지동작 또는 어드레스(ADD<1:N>)가 입력되는 경우 인에이블되는 프리차지신호(PCG)를 입력 받아 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)을 균등화한다. 여기서, 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)은 메모리셀에 연결되어 메모리셀의 데이터를 입출력하기 위한 전송라인이다. 또한, 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>) 중 반전세그먼트라인들(SIO1B<1:N>)은 세그먼트라인들(SIO1<1:N>)의 레벨이 반전되는 전송라인이다.
좀더 구체적으로, 균등화동작은 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>) 중 서로 대응되는 세그먼트라인들을 연결하는 동작이다. 즉, 세그먼트라인들(SIO1<1:N>)과 반전세그먼트라인들(SIO1B<1:N>)을 각각 연결하는 동작이다.
제2 스위치부(452)는 제2 컬럼선택신호그룹(YB2<1:N>) 중 인에이블되는 컬럼선택신호에 의해 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>) 중 선택되는 세그먼트라인과 제2 로컬라인쌍(LIO2,LIO2B)을 연결하고, 프리차지신호(PCG)가 인에이블되는 경우 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)을 균등화한다. 여기서, 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)은 메모리셀에 연결되어 메모리셀의 데이터를 입출력하기 위한 전송라인이다. 또한, 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>) 중 반전세그먼트라인들(SIO2B<1:N>)은 세그먼트라인들(SIO2<1:N>)의 레벨이 반전되는 전송라인이다.
격리부(453)는 리드동작 시 인에이블되는 입력제어신호(DINEN)에 의해 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다.
제1 입출력라인구동부(454)는 제1 프리차지부(4541) 및 제1 센스앰프(4542)로 구성된다.
제1 프리차지부(4541)는 프리차지신호(PCG)가 인에이블되는 경우 제1 로컬라인쌍(LIO1,LIO1B)을 균등화하고, 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압의 레벨보다 감압된 레벨로 프리차지 하며, 제어신호(CON)가 인에이블되는 경우 제1 로컬라인쌍(LIO1,LIO1B)의 전하를 방출한다. 또한, 제1 프리차지부(4541)는 리드동작 시 제1 로컬라인쌍(LIO1,LIO1B)의 레벨보다 감압된 레벨로 제1 전달라인쌍(TL1,TL1B)을 구동한다. 여기서, 제1 반전로컬라인(LIO1B)은 제1 로컬라인(LIO1)의 레벨이 반전되는 전송라인이고, 제1 반전전달라인(TL1B)은 제1 전달라인(TL1)의 레벨이 반전되는 전송라인이다.
제1 센스앰프(4542)는 리드동작 시 인에이블되는 제1 센스앰프인에이블신호(ISOTB<1>)를 입력 받아 제1 전달라인쌍(TL1,TL1B)의 전위차(△V)를 감지 증폭하고 입출력라인(GIO)을 구동하여 데이터를 출력한다.
제2 입출력라인구동부(455)는 제2 프리차지부(4551) 및 제2 센스앰프(4552)로 구성된다.
제2 프리차지부(4551)는 프리차지신호(PCG)가 인에이블되는 경우 제2 로컬라인쌍(LIO2,LIO2B)을 균등화하고, 제2 로컬라인쌍(LIO2,LIO2B)을 전원전압의 레벨보다 감압된 레벨로 프리차지 하며, 제어신호(CON)가 인에이블되는 경우 제2 로컬라인쌍(LIO2,LIO2B)의 전하를 방출한다. 또한, 제2 프리차지부(4551)는 리드동작 시 제2 로컬라인쌍(LIO2,LIO2B)의 레벨보다 감압된 레벨로 제2 전달라인쌍(TL2,TL2B)을 구동한다. 여기서, 제2 반전로컬라인(LIO2B)은 제2 로컬라인(LIO2)의 레벨이 반전되는 전송라인이고, 제2 반전전달라인(TL2B)은 제2 전달라인(TL2)의 레벨이 반전되는 전송라인이다.
제2 센스앰프(4552)는 리드동작 시 인에이블되는 제2 센스앰프인에이블신호(ISOTB<2>)를 입력 받아 제2 전달라인쌍(TL2,TL2B)의 전위차(△V)를 감지 증폭하고 입출력라인(GIO)을 구동하여 데이터를 출력한다.
좀더 구체적으로, 제1 스위치부(451)의 구성을 도 3을 참고하여 살펴보면 다음과 같다.
도 3을 참고하면, 제1 스위치부(451)는 래치부(4511) 및 데이터전달부(4512)로 구성된다.
래치부(4511)는 선택신호(CS1<1>)가 로직하이레벨로 인에이블되는 경우 NMOS 트랜지스터들(N40,N41)이 턴온되어 데이터를 세그먼트인쌍(SIO<1>,SIO1B<1>)으로 전달한다. 여기서, 선택신호(CS1<1>)는 리드동작 시 데이터를 세그먼트인쌍(SIO<1>,SIO1B<1>)으로 출력하기 위해 인에이블되는 신호이다.
데이터전달부(4512)는 프리차지신호(PCG)가 로직하이레벨로 인에이블되는 경우 NMOS 트랜지스터(N42)가 턴온되어 세그먼트인쌍(SIO<1>,SIO1B<1>)을 균등화하고, 제1 컬럼선택신호그룹(YB1<1:N>)중 컬럼선택신호(YB1<1>)가 인에이블되는 경우 NMOS 트랜지스터들(N43,N44)이 턴온되어 세그먼트인쌍(SIO<1>,SIO1B<1>)에 실린 데이터를 제1 로컬라인쌍(LIO1,LIO1B)으로 전달한다. 여기서, 컬럼선택신호(YB1<1>)는 리드동작 시 세그먼트인쌍(SIO<1>,SIO1B<1>)에 실린 데이터를 제1 로컬라인쌍(LIO1,LIO1B)으로 전달하기 위해 인에이블되는 신호이다.
여기서, 제1 스위치부(451)는 세그먼트인쌍(SIO<1>,SIO1B<1>)과 제1 로컬라인쌍(LIO1,LIO1B)을 연결하도록 도시되었지만 제1 컬럼선택신호그룹(YB1<1:N>)에 따라 제1 세그먼트라인그룹(SIO<1>,SIO1B<1> ~ SIO<N>,SIO1B<N>) 중 어느 하나와 제1 로컬라인쌍(LIO1,LIO1B)이 연결되도록 구현된다. 또한, 제2 스위치부(452)는 제1 스위치부(451)와 연결관계만 다를 뿐 제1 스위치부(451)의 구성을 통해 당업자가 용이하게 구현할 수 있으므로 구체적인 설명은 생략한다.
좀더 구체적으로, 격리부(453)의 구성을 도 4를 참고하여 살펴보면 다음과 같다.
도 4를 참고하면, 격리부(453)는 리드동작 시 로직로우레벨로 인에이블되는 입력제어신호(DINEN)를 입력 받아 턴오프되어 제1 로컬라인(LIO1)과 제2 로컬라인(LIO2)의 연결을 차단하는 NMOS 트랜지스터인 제1 스위치소자(N45) 및 리드동작 시 로직로우레벨로 인에이블되는 입력제어신호(DINEN)를 입력 받아 턴오프되어 제1 반전로컬라인(LIO1B)과 제2 반전로컬라인(LIO2B)의 연결을 차단하는 NMOS 트랜지스터인 제2 스위치소자(N46)로 구성된다. 즉, 격리부(453)는 리드동작 시 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다.
좀더 구체적으로, 제1 프리차지부(4541)의 구성을 도 5를 참고하여 살펴보면 다음과 같다.
도 5를 참고하면, 제1 프리차지부(4541)는 전하방출부(4542) 및 라인구동부(4543)로 구성된다.
전하방출부(4542)는 프리차지신호(PCG)가 로직하이레벨로 인에이블되는 경우 NMOS 트랜지스터(N47)가 턴온되어 제1 로컬라인쌍(LIO1,LIO1B)을 균등화하고, 제어신호(CON)가 로직하이레벨로 인에이블되는 경우 NMOS 트랜지스터들(N48,N49)이 턴온되어 제1 로컬라인쌍(LIO1,LIO1B)의 전하를 접지전압(VSS)으로 방출한다. 즉, 전하방출부(4542)는 프리차지동작 또는 어드레스(ADD<1:N>)가 입력되는 시점에 제1 로컬라인쌍(LIO1,LIO1B)을 균등화하고, 리드동작 시점으로부터 소정구간 제1 로컬라인쌍(LIO1,LIO1B)의 전하를 접지전압(VSS)으로 방출한다.
라인구동부(4543)는 반전프리차지신호(PCGB)가 로직로우레벨로 인에이블되는 경우 턴온되어 노드(nd41,nd42)를 전원전압(VDD)레벨로 구동하는 PMOS 트랜지스터들(P41,P42), 제1 로컬라인(LIO1)과 제1 전달라인(TL1)이 연결되는 노드(nd41) 사이에 위치하고 전원전압(VDD)을 입력 받아 턴온되어 제1 전달라인(TL1)을 제1 로컬라인(LIO1)의 레벨보다 문턱전압(Vth)만큼 감압된 레벨로 구동하는 NMOS 트랜지스터인 제1 구동소자(N50) 및 제1 반전로컬라인(LIO1B)과 제1 반전전달라인(TL1B)이 연결되는 노드(nd42) 사이에 위치하고 전원전압(VDD)을 입력 받아 턴온되어 제1 반전전달라인(TL1B)을 제1 반전로컬라인(LIO1B)의 레벨보다 문턱전압(Vth)만큼 감압된 레벨로 구동하는 NMOS 트랜지스터인 제2 구동소자(N51)로 구성된다. 여기서, 반전프리차지신호(PCGB)는 프리차지신호(PCG)의 레벨이 반전되는 신호이다. 즉, 라인구동부(4543)는 프리차지동작 또는 어드레스(ADD<1:N>)가 입력되는 시점에 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압(VDD)의 레벨보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth) 레벨만큼 감압된 레벨로 구동하고, 리드동작 시 제1 전달라인쌍(TL1,TL1B)을 제1 로컬라인쌍(LIO1,LIO1B)의 레벨보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth) 레벨만큼 감압된 레벨로 구동한다.
여기서, 제2 프리차지부(4551)는 제1 프리차지부(4541)와 연결관계만 다를 뿐 제1 프리차지부(4541)의 구성을 통해 당업자가 용이하게 구현할 수 있으므로 구체적인 설명은 생략한다.
이와 같이 구성된 본 실시의 반도체 시스템의 동작을 도 1 내지 도 6을 참고하여 프리차지동작과 리드동작을 나누어 설명하되, 리드동작 시 어드레스에 의해 제1 로컬라인에 실린 데이터를 입출력라인으로 출력하는 동작을 예를 들어 살펴보면 다음과 같다.
우선, 프리차지동작에 진입하는 경우를 설명하면 다음과 같다.
T1 시점에, 프리차지동작에 진입하면 제1 스위치부(451)의 데이터전달부(4512)는 로직하이레벨로 인에이블되는 프리차지신호(PCG)를 입력 받아 제1 세그먼트라인그룹(SIO1<1:N>,SIO1B<1:N>)을 균등화 및 프리차지한다.
제1 프리차지부(4541)의 전하방출부(4542)는 로직하이레벨의 프리차지신호(PCG)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)을 균등화한다.
제1 프리차지부(4541)의 라인구동부(4543)는 프리차지동작에 진입하여 로직로우레벨의 반전프리차지신호(PCGB)를 입력 받아 PMOS 트랜지스터들(P41,P42)이 턴온되어 노드들(nd41,nd42)을 전원전압(VDD) 레벨로 구동한다. 그리고, 라인구동부(4543)는 노드(nd41)의 전압레벨보다 제1 구동소자(N50)의 문턱전압(Vth)만큼 감압된 레벨로 제1 로컬라인(LIO1)을 구동하고, 노드(nd42)의 전압레벨보다 제2 구동소자(N51)의 문턱전압(Vth)만큼 감압된 레벨로 제1 반전로컬라인(LIO1B)을 구동한다.
다음으로, 리드동작에 진입하는 경우를 설명하면 다음과 같다.
T2 시점에, 커맨드디코더(41)는 커맨드(CMD<1:N>)의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 리드신호(RD)를 생성한다.
어드레스디코더(42)는 어드레스(ADD<1:N>)가 입력되지 않아 내부어드레스(IADD<1:N>)를 생성하지 않는다.
제어신호생성부(43)는 리드신호(RD)를 입력 받아 로직하이레벨로 인에이블되는 제어신호(CON)를 생성한다.
입출력제어부(44)는 리드신호(RD)를 입력 받아 로직로우레벨로 인에이블되는 입력제어신호(DINEN)를 생성한다. 이때, 입출력제어부(44)는 제1 컬럼선택신호그룹(YB1<1:N>) 및 제2 컬럼선택신호그룹(YB2<1:N>)를 모두 로직하이레벨로 생성한다.
데이터입출력부(45)의 제1 스위치부(451)는 제1 컬럼선택신호그룹(YB1<1:N>)를 입력 받아 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)과 제1 로컬라인쌍(LIO1,LIO1B)을 연결한다. 제2 스위치부(452)는 제2 컬럼선택신호그룹(YB2<1:N>)를 입력 받아 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)과 제2 로컬라인쌍(LIO2,LIO2B)을 연결한다. 격리부(453)는 로직로우레벨의 입력제어신호(DINEN)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다. 제1 입출력라인구동부(454)는 로직하이레벨의 제어신호(CON)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)의 전하를 접지전압(VSS)으로 방출한다. 이때, 노드(nd41,nd42)의 전하도 접지전압(VSS)으로 방출되고, 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)의 전하도 접지전압(VSS)으로 방출된다. 제2 입출력라인구동부(455)는 로직하이레벨의 제어신호(CON)를 입력 받아 제2 로컬라인쌍(LIO2,LIO2B)의 전하를 접지전압(VSS)으로 방출한다. 이때, 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)의 전하도 접지전압(VSS)으로 방출된다.
T3 시점에, 어드레스디코더(42)는 어드레스(ADD<1:N>)를 디코딩하여 내부어드레스(IADD<1:N>)를 생성한다.
제어신호생성부(43)는 로직로우레벨의 제어신호(CON)를 생성한다.
입출력제어부(44)는 리드신호(RD)를 입력 받아 입력제어신호(DINEN)를 로직로우레벨로 생성하고, 내부어드레스(IADD<1:N>)에 따라 제1 컬럼선택신호그룹(YB1<1:N>) 중 컬럼선택신호(YB1<1>)를 로직하이레벨로 생성한다.
데이터입출력부(45)의 제1 스위치부(451)는 로직하이레벨의 컬럼선택신호(YB1<1>)를 입력 받아 세그먼트라인(SIO1<1>,SIO1B<1>)과 제1 로컬라인쌍(LIO1,LIO1B)을 연결한다. 제2 스위치부(452)는 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)과 제2 로컬라인쌍(LIO2,LIO2B)을 연결하지 않는다. 격리부(453)는 로직로우레벨의 입력제어신호(DINEN)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다. 제1 입출력라인구동부(454)는 로직로우레벨의 반전프리차지신호(PCGB)를 입력 받아 노드(nd41,nd42)를 전원전압(VDD)레벨로 구동하고, 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압(VDD)보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth)만큼 낮은 레벨로 프리차지한다. 이때, 세그먼트라인(SIO1<1>,SIO1B<1>)은 제1 로컬라인쌍(LIO1,LIO1B)과 연결되므로 제1 로컬라인쌍(LIO1,LIO1B)과 동일한 레벨로 구동된다.
T4 시점에, 데이터입출력부(45)의 제1 스위치부(451)는 로직하이레벨의 컬럼선택신호(YB1<1>)와 로직하이레벨의 선택신호(CS1<1>)를 입력 받아 NMOS 트랜지스터들(N40,N41)이 턴온되어 세그먼트라인(SIO1<1>,SIO1B<1>) 간의 전위차(△V)가 발생한다. 이때, 제1 로컬라인쌍(LIO1,LIO1B)은 세그먼트라인(SIO1<1>,SIO1B<1>)과 연결되므로 세그먼트라인(SIO1<1>,SIO1B<1>)과 동일한 레벨로 구동된다. 제2 스위치부(452)는 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)과 제2 로컬라인쌍(LIO2,LIO2B)을 연결하지 않는다. 격리부(453)는 로직로우레벨의 입력제어신호(DINEN)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다. 제1 입출력라인구동부(454)는 제1 전달라인쌍(TL1,TL1B)을 제1 로컬라인쌍(LIO1,LIO1B)의 전압레벨보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth)만큼 낮은 레벨로 구동하고, 제1 전달라인쌍(TL1,TL1B)의 전압차(△V)를 감지 증폭하며, 입출력라인(GIO)를 구동하여 데이터를 출력한다.
T5 시점에, 어드레스디코더(42)는 어드레스(ADD<1:N>)를 디코딩하여 내부어드레스(IADD<1:N>)를 생성한다.
제어신호생성부(43)는 로직로우레벨의 제어신호(CON)를 생성한다.
입출력제어부(44)는 리드신호(RD)를 입력 받아 입력제어신호(DINEN)를 로직로우레벨로 생성하고, 내부어드레스(IADD<1:N>)에 따라 제1 컬럼선택신호그룹(YB1<1:N>) 중 컬럼선택신호(YB1<2>)를 로직하이레벨로 생성한다.
데이터입출력부(45)의 제1 스위치부(451)는 로직하이레벨의 컬럼선택신호(YB1<2>)를 입력 받아 세그먼트라인(SIO1<2>,SIO1B<2>)과 제1 로컬라인쌍(LIO1,LIO1B)을 연결한다. 제2 스위치부(452)는 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)과 제2 로컬라인쌍(LIO2,LIO2B)을 연결하지 않는다. 격리부(453)는 로직로우레벨의 입력제어신호(DINEN)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다. 제1 입출력라인구동부(454)는 로직로우레벨의 반전프리차지신호(PCGB)를 입력 받아 노드(nd41,nd42)를 전원전압(VDD)레벨로 구동하고, 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압(VDD)보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth)만큼 낮은 레벨로 프리차지한다. 이때, 세그먼트라인(SIO1<2>,SIO1B<2>)은 제1 로컬라인쌍(LIO1,LIO1B)과 연결되므로 제1 로컬라인쌍(LIO1,LIO1B)과 동일한 레벨로 구동된다.
T6 시점에, 데이터입출력부(45)의 제1 스위치부(451)는 로직하이레벨의 컬럼선택신호(YB1<2>)와 로직하이레벨의 선택신호(CS1<1>)를 입력 받아 세그먼트라인(SIO1<2>,SIO1B<2>) 간의 전위차(△V)가 발생한다. 이때, 제1 로컬라인쌍(LIO1,LIO1B)은 세그먼트라인(SIO1<2>,SIO1B<2>)과 연결되므로 세그먼트라인(SIO1<2>,SIO1B<2>)과 동일한 레벨로 구동된다. 제2 스위치부(452)는 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)과 제2 로컬라인쌍(LIO2,LIO2B)을 연결하지 않는다. 격리부(453)는 로직로우레벨의 입력제어신호(DINEN)를 입력 받아 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 연결을 차단한다. 제1 입출력라인구동부(454)는 제1 전달라인쌍(TL1,TL1B)을 제1 로컬라인쌍(LIO1,LIO1B)의 전압레벨보다 제1 및 제2 구동소자(N50,N51)의 문턱전압(Vth)만큼 낮은 레벨로 구동하고, 제1 전달라인쌍(TL1,TL1B)의 전압차(△V)를 감지 증폭하고 입출력라인(GIO)를 구동하여 데이터를 출력한다.
이와 같이 구성된 반도체 시스템은 프리차지동작 및 어드레스 입력시점에 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인쌍(LIO2,LIO2B)의 전하를 방출하고, 리드동작 시 제1 로컬라인쌍(LIO1,LIO1B)과 제2 로컬라인(LIO2,LIO2B)의 연결을 차단함으로써 로딩(Loading)을 감소시킨다. 따라서, 로딩(Loading) 감소로 인해 센스앰프에서 감지 증폭되는 전위차(△V)를 확보할 수 있어 고속으로 데이터를 출력할 수 있다.
30. 컨트롤러 40. 반도체 장치
41. 커맨드디코더 42. 어드레스디코더
43. 제어신호생성부 44. 입출력제어부
45. 데이터입출력부 451. 제1 스위치부
452. 제2 스위치부 453. 격리부
454. 제1 입출력라인구동부 455. 제2 입출력라인구동부
4511. 래치부 4512. 데이터전달부
4541. 제1 프리차지부 4542. 제1 센스앰프
4543. 라인구동부 4542. 전하방출부
4551. 제2 프리차지부 4552. 제2 센스앰프

Claims (25)

  1. 외부에서 입력되는 커맨드를 디코딩하여 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더;
    외부에서 입력되는 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더;
    상기 리드신호에 응답하여 소정구간 인에이블되는 제어신호를 생성하는 제어신호생성부;
    상기 리드신호에 응답하여 입력제어신호를 생성하고, 상기 내부어드레스의 조합에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부; 및
    프리차지동작 또는 상기 어드레스가 입력되는 시점에 제1 및 제2 로컬라인쌍을 균등화 및 프리차지하고, 상기 제1 로컬라인쌍에 실린 데이터를 감지 증폭하여 입출력라인으로 출력하거나 상기 제2 로컬라인쌍에 실린 데이터를 감지 증폭하여 상기 입출력라인으로 출력하되, 상기 제어신호에 응답하여 상기 제1 및 제2 로컬라인쌍의 전하를 방출하는 데이터입출력부를 포함하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 데이터입출력부는 상기 입력제어신호에 응답하여 따라 상기 제1 및 제2 로컬라인쌍의 연결을 차단하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 데이터입출력부는
    프리차지신호에 응답하여 제1 세그먼트라인그룹을 균등화하고, 상기 제1 컬럼선택신호그룹에 의해 상기 제1 세그먼트라인그룹과 상기 제1 로컬라인쌍을 연결하는 제1 스위치부;
    상기 프리차지신호에 응답하여 제2 세그먼트라인그룹을 균등화하고, 상기 제2 컬럼선택신호그룹에 의해 상기 제2 세그먼트라인그룹과 상기 제2 로컬라인쌍을 연결하는 제2 스위치부;
    상기 입력제어신호에 응답하여 상기 제1 로컬라인쌍과 상기 제2 로컬라인쌍의 연결을 차단하는 격리부;
    상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하고, 상기 리드동작 시 상기 제1 로컬라인쌍의 레벨보다 감압된 레벨로 제1 전달라인쌍을 구동하며, 상기 제1 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제1 입출력라인구동부; 및
    상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하고, 상기 리드동작 시 상기 제2 로컬라인쌍의 레벨보다 감압된 레벨로 제2 전달라인쌍을 구동하며, 상기 제2 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제2 입출력라인구동부를 포함하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 격리부는 상기 제1 로컬라인쌍과 상기 제2 로컬라인쌍 사이에 위치하고 상기 입력제어신호에 응답하여 턴온되는 제1 및 제2 스위치소자를 포함하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 제1 입출력라인구동부는
    상기 프리차지신호에 응답하여 상기 제1 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하며, 상기 제1 로컬라인쌍에 실린 데이터를 상기 제1 전달라인쌍으로 전달하는 제1 프리차지부; 및
    상기 리드동작 시 인에이블되는 제1 센스앰프인에이블신호에 응답하여 상기 제1 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제1 센스앰프를 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제1 프리차지부는
    상기 프리차지신호에 응답하여 상기 제1 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하는 제1 전하방출부; 및
    반전프리차지신호에 응답하여 제1 및 제2 노드를 전원전압 레벨로 구동하고, 상기 제1 로컬라인쌍의 레벨보다 감압된 레벨로 상기 제1 전달라인쌍을 구동하는 제1 라인구동부를 포함하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서, 상기 제1 라인구동부는
    제1 로컬라인과 제1 전달라인에 연결된 상기 제1 노드 사이에 위치하고, 상기 제1 노드를 문턱전압 레벨만큼 감압하는 제1 구동소자; 및
    제1 반전로컬라인과 제1 반전전달라인에 연결된 상기 제2 노드 사이에 위치하고, 상기 제2 노드를 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서, 상기 제1 라인구동부는
    상기 반전프리차지신호에 응답하여 상기 전원전압레벨로 구동된 상기 제1 노드와 제1 로컬라인 사이에 위치하고, 상기 제1 로컬라인을 문턱전압 레벨만큼 감압하는 제1 구동소자; 및
    상기 반전프리차지신호에 응답하여 상기 전원전압레벨로 구동된 상기 제2 노드와 제1 반전로컬라인 사이에 위치하고, 상기 제1 반전로컬라인을 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서, 상기 제2 입출력라인구동부는
    상기 프리차지신호에 응답하여 상기 제2 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하며, 상기 제2 로컬라인쌍에 실린 데이터를 제2 전달라인쌍으로 전달하는 제2 프리차지부; 및
    상기 리드동작 시 인에이블되는 제2 센스앰프인에이블신호에 응답하여 상기 제2 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제2 센스앰프를 포함하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서, 상기 제2 프리차지부는
    상기 프리차지신호에 응답하여 상기 제2 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하는 제2 전하방출부; 및
    반전프리차지신호에 응답하여 제3 및 제4 노드를 전원전압 레벨로 구동하고, 상기 제2 로컬라인쌍의 레벨보다 낮은 레벨로 상기 제2 전달라인쌍을 구동하는 제2 라인구동부를 포함하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 제2 라인구동부는
    제2 로컬라인과 제2 전달라인에 연결된 상기 제3 노드 사이에 위치하고, 상기 제3 노드를 문턱전압 레벨만큼 감압하는 제3 구동소자; 및
    제2 반전로컬라인과 제2 반전전달라인에 연결된 상기 제4 노드 사이에 위치하고, 상기 제4 노드를 문턱전압 레벨만큼 감압하는 제4 구동소자를 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서, 상기 제2 라인구동부는
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제3 노드와 제2 로컬라인 사이에 위치하고, 상기 제2 로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제3 구동소자; 및
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제4 노드와 제2 반전로컬라인 사이에 위치하고, 상기 제2 반전로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제4 구동소자를 포함하는 반도체 장치.
  13. 커맨드 및 어드레스를 인가하는 컨트롤러; 및
    상기 커맨드의 조합에 따라 리드동작에 진입하는 시점으로부터 소정구간 제1 및 제2 로컬라인쌍의 전하를 방출하고, 프리차지동작 또는 상기 어드레스가 입력되는 시점에 상기 제1 및 제2 로컬라인쌍을 균등화 및 프리차지하며, 상기 리드동작에 진입 후 상기 제1 로컬라인쌍 또는 상기 제2 로컬라인쌍의 데이터를 감지 증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함하는 반도체 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 반도체 장치는 상기 리드동작에 진입하는 경우 인에이블되는 입력제어신호에 따라 상기 제1 및 제2 로컬라인쌍의 연결을 차단하는 반도체 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 반도체 장치는
    상기 커맨드를 디코딩하여 상기 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더;
    상기 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더;
    상기 리드신호에 응답하여 소정구간 인에이블되는 제어신호를 생성하는 제어신호생성부;
    상기 리드신호에 응답하여 입력제어신호를 생성하고, 상기 내부어드레스의 조합에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부; 및
    상기 제1 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 상기 제1 로컬라인쌍에 실린 데이터를 감지 증폭하여 상기 입출력라인으로 출력하고, 상기 제2 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 상기 제2 로컬라인쌍에 실린 데이터를 감지 증폭하여 상기 입출력라인으로 출력하되, 상기 제어신호에 응답하여 상기 제1 및 제2 로컬라인쌍의 전하를 방출하는 데이터입출력부를 포함하는 반도체 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 데이터입출력부는
    프리차지신호에 응답하여 제1 세그먼트라인그룹을 균등화하고, 상기 제1 컬럼선택신호그룹에 의해 상기 제1 세그먼트라인그룹과 상기 제1 로컬라인쌍을 연결하는 제1 스위치부;
    상기 프리차지신호에 응답하여 제2 세그먼트라인그룹을 균등화하고, 상기 제2 컬럼선택신호그룹에 의해 상기 제2 세그먼트라인그룹과 상기 제2 로컬라인쌍을 연결하는 제2 스위치부;
    상기 입력제어신호에 응답하여 상기 제1 로컬라인쌍과 상기 제2 로컬라인쌍의 연결을 차단하는 격리부;
    상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하고, 상기 리드동작 시 상기 제1 로컬라인쌍의 레벨보다 감압된 레벨로 제1 전달라인쌍을 구동하며, 상기 제1 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제1 입출력라인구동부; 및
    상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하고, 상기 리드동작 시 상기 제2 로컬라인쌍의 레벨보다 감압된 레벨로 제2 전달라인쌍을 구동하며, 상기 제2 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제2 입출력라인구동부를 포함하는 반도체 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 격리부는 상기 제1 로컬라인쌍과 상기 제2 로컬라인쌍 사이에 위치하고 상기 입력제어신호에 응답하여 턴온되는 제1 및 제2 스위치소자를 포함하는 반도체 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제1 입출력라인구동부는
    상기 프리차지신호에 응답하여 상기 제1 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하며, 상기 제1 로컬라인쌍에 실린 데이터를 상기 제1 전달라인쌍으로 전달하는 제1 프리차지부; 및
    상기 리드동작 시 인에이블되는 제1 센스앰프인에이블신호에 응답하여 상기 제1 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제1 센스앰프를 포함하는 반도체 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 제1 프리차지부는
    상기 프리차지신호에 응답하여 상기 제1 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제1 로컬라인쌍의 전하를 방출하는 제1 전하방출부; 및
    반전프리차지신호에 응답하여 제1 및 제2 노드를 전원전압 레벨로 구동하고, 상기 제1 로컬라인쌍의 레벨보다 감압된 레벨로 상기 제1 전달라인쌍을 구동하는 제1 라인구동부를 포함하는 반도체 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서, 상기 제1 라인구동부는
    제1 로컬라인과 제1 전달라인에 연결된 상기 제1 노드 사이에 위치하고, 상기 제1 노드를 문턱전압 레벨만큼 감압하는 제1 구동소자; 및
    제1 반전로컬라인과 제1 반전전달라인에 연결된 상기 제2 노드 사이에 위치하고, 상기 제2 노드를 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서, 상기 제1 라인구동부는
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제1 노드와 제1 로컬라인 사이에 위치하고, 상기 제1 로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제1 구동소자; 및
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제2 노드와 제1 반전로컬라인 사이에 위치하고, 상기 제1 반전로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제2 입출력라인구동부는
    상기 프리차지신호에 응답하여 상기 제2 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하며, 상기 제2 로컬라인쌍에 실린 데이터를 제2 전달라인쌍으로 전달하는 제2 프리차지부; 및
    상기 리드동작 시 인에이블되는 제2 센스앰프인에이블신호에 응답하여 상기 제2 전달라인쌍의 전압차를 감지 증폭하여 상기 입출력라인을 구동하는 제2 센스앰프를 포함하는 반도체 시스템.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22 항에 있어서, 상기 제2 프리차지부는
    상기 프리차지신호에 응답하여 상기 제2 로컬라인쌍을 균등화하고, 상기 제어신호에 응답하여 상기 제2 로컬라인쌍의 전하를 방출하는 제2 전하방출부; 및
    반전프리차지신호에 응답하여 제3 및 제4 노드를 전원전압 레벨로 구동하고, 상기 제2 로컬라인쌍의 레벨보다 낮은 레벨로 상기 제2 전달라인쌍을 구동하는 제2 라인구동부를 포함하는 반도체 시스템.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23 항에 있어서, 상기 제2 라인구동부는
    제2 로컬라인과 제2 전달라인에 연결된 상기 제3 노드 사이에 위치하고, 상기 제3 노드를 문턱전압 레벨만큼 감압하는 제3 구동소자; 및
    제2 반전로컬라인과 제2 반전전달라인에 연결된 상기 제4 노드 사이에 위치하고, 상기 제4 노드를 문턱전압 레벨만큼 감압하는 제4 구동소자를 포함하는 반도체 시스템.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23 항에 있어서, 상기 제2 라인구동부는
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제3 노드와 제2 로컬라인 사이에 위치하고, 상기 제2 로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제3 구동소자; 및
    상기 반전프리차지신호에 응답하여 상기 전원전압 레벨로 구동된 상기 제4 노드와 제2 반전로컬라인 사이에 위치하고, 상기 제2 반전로컬라인을 상기 전원전압의 레벨보다 문턱전압 레벨만큼 감압하는 제4 구동소자를 포함하는 반도체 시스템.
KR1020140059260A 2014-05-16 2014-05-16 반도체 시스템 및 반도체 장치 KR102224954B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140059260A KR102224954B1 (ko) 2014-05-16 2014-05-16 반도체 시스템 및 반도체 장치
US14/488,428 US9305621B2 (en) 2014-05-16 2014-09-17 Semiconductor devices and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140059260A KR102224954B1 (ko) 2014-05-16 2014-05-16 반도체 시스템 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20150131870A KR20150131870A (ko) 2015-11-25
KR102224954B1 true KR102224954B1 (ko) 2021-03-09

Family

ID=54539048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140059260A KR102224954B1 (ko) 2014-05-16 2014-05-16 반도체 시스템 및 반도체 장치

Country Status (2)

Country Link
US (1) US9305621B2 (ko)
KR (1) KR102224954B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102561095B1 (ko) * 2016-04-14 2023-07-31 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법
US11152039B2 (en) 2019-07-11 2021-10-19 Micron Technology, Inc. Input/output line sharing for memory arrays
CN116564376B (zh) * 2023-07-12 2023-11-14 长鑫存储技术有限公司 读写转换电路、存储器以及读写控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903987B2 (en) * 2002-08-01 2005-06-07 T-Ram, Inc. Single data line sensing scheme for TCCT-based memory cells
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
JP2011044214A (ja) 2009-08-24 2011-03-03 Elpida Memory Inc 半導体メモリ及び半導体装置
KR20110054773A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
KR20130080733A (ko) * 2012-01-05 2013-07-15 에스케이하이닉스 주식회사 프리차지회로 및 반도체메모리장치

Also Published As

Publication number Publication date
KR20150131870A (ko) 2015-11-25
US20150332744A1 (en) 2015-11-19
US9305621B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
US7420861B2 (en) Semiconductor memory device and data read and write method thereof
US7158430B2 (en) Bit line sense amplifier control circuit
US7986569B2 (en) Semiconductor device
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
KR102163523B1 (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
KR102197137B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR102332283B1 (ko) 감지 증폭기 신호 부스트
KR102224954B1 (ko) 반도체 시스템 및 반도체 장치
KR100488542B1 (ko) 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
KR102087439B1 (ko) 반도체 장치 및 이를 이용한 집적회로
CN108109650B (zh) 半导体器件、包括其的半导体系统及读取和写入操作方法
KR100881197B1 (ko) 프리차지 시간을 감소시키는 반도체 메모리 장치
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
KR101949501B1 (ko) 반도체 장치 및 이를 위한 데이터 출력 회로
KR102101994B1 (ko) 데이터입출력회로 및 이를 포함하는 반도체메모리장치
KR100753418B1 (ko) 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
US8958256B2 (en) Apparatuses and methods for improved memory operation times
KR20140083363A (ko) 반도체 메모리 장치
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
US9455003B2 (en) Driver and semiconductor memory device including the same
KR19980017441A (ko) 반도체장치의 신호 발생회로
JPH0449194B2 (ko)
KR100734321B1 (ko) 반도체 메모리 장치 및 이의 구동방법
KR20140028542A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20070003049A (ko) 오버 드라이버를 디스에이블하는 테스트 모드 회로 및 그방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant