CN107293494A - 用PECVD SiO2钝化保护制造铟镓锌氧化物和氧化锌薄膜晶体管的方法 - Google Patents

用PECVD SiO2钝化保护制造铟镓锌氧化物和氧化锌薄膜晶体管的方法 Download PDF

Info

Publication number
CN107293494A
CN107293494A CN201710469679.2A CN201710469679A CN107293494A CN 107293494 A CN107293494 A CN 107293494A CN 201710469679 A CN201710469679 A CN 201710469679A CN 107293494 A CN107293494 A CN 107293494A
Authority
CN
China
Prior art keywords
plasma
active layer
layer
oxygen
zinc oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710469679.2A
Other languages
English (en)
Inventor
J·J·陈
崔寿永
任东吉
Y·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107293494A publication Critical patent/CN107293494A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明大体上关于用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法。薄膜晶体管具有包括铟镓锌氧化物(IGZO)或氧化锌的有源沟道。在形成源极电极与漏极电极之后,但在保护层或蚀刻停止层沉积于其上之前,将该有源沟道暴露于一氧化二氮(N2O)等离子体或氧气等离子体。在形成源极电极与漏极电极的过程中,有源沟道与保护层或蚀刻停止层之间的界面会有所改变或损坏。一氧化二氮等离子体或氧气等离子体改变并修复有源沟道与保护层或蚀刻停止层之间的界面。

Description

用PECVD SiO2钝化保护制造铟镓锌氧化物和氧化锌薄膜晶体 管的方法
本发明申请是申请号为201280028759.X,申请日为2012年6月8日,名称为“用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法”的发明专利申请的分案申请。
技术领域
本发明的实施例是大体关于一种制造薄膜晶体管(TFT)的方法。
背景技术
几乎在所有的集成电路(IC)中皆使用薄膜晶体管作为开关元件及驱动元件。此外,薄膜晶体管亦被应用在平板显示器产业中以控制像素。多年以来,用于薄膜晶体管的制造的主要材料为硅。硅可作为薄膜晶体管内的有源层(active Layer),并可依照所需进行掺杂以使薄膜晶体管具有对应的功能。硅确实有其限制。其中一个限制为硅并非透明。越来越多公司正致力于开发透明的薄膜晶体管。
其中一种被认为适合用于透明薄膜晶体管的材料为铟镓锌氧化物(IGZO)。另一种被认为适合用于透明薄膜晶体管的材料为氧化锌。在本领域中,需要一种使用IGZO及/或氧化锌来制造薄膜晶体管的方法。
发明内容
本发明是大体上关于一种制造薄膜晶体管的方法。薄膜晶体管具有包括IGZO或氧化锌的有源沟道。在形成源极电极与漏极电极之后,但在保护层(passivation layer)或蚀刻停止层沉积于其上之前,该有源沟道被暴露于一氧化二氮(N2O)等离子体或氧气(O2)等离子体。在形成源极电极与漏极电极的过程中,有源沟道与保护层或蚀刻停止层之间的界面会有所改变或损坏。N2O等离子体或O2等离子体改变并修复有源沟道与保护层或蚀刻停止层之间的界面。
在一实施例中,一种方法包括通过定义源极电极及漏极电极而在一薄膜晶体管中形成有源沟道,将有源沟道暴露于N2O等离子体或O2等离子体,以及沉积一个或多个保护层或蚀刻停止层于经过N2O等离子体或O2等离子体处理的有源沟道之上。
在另一实施例中,一种方法包括形成栅极电极于基板之上,沉积栅极介电层于栅极电极及基板之上,沉积IGZO有源层于栅极介电层之上,沉积导电层于该有源层之上,移除至少一部分的导电层以形成源极电极及漏极电极,并通过暴露出有源层的一部分而形成有源沟道,将有源沟道暴露于N2O等离子体或O2等离子体,以及沉积一个或多个保护层或蚀刻停止层于曾暴露于N2O等离子体或O2等离子体的有源沟道之上。
在另一实施例中,一种方法包括形成栅极电极于基板之上,沉积栅极介电层于栅极电极及基板之上,沉积氧化锌有源层于栅极介电层之上,沉积导电层于有源层之上,移除至少一部分的导电层以形成源极电极及漏极电极,并通过暴露出有源层的一部分形成有源沟道,将有源沟道暴露于N2O等离子体或O2等离子体,以及沉积一个或多个保护层或蚀刻停止层于曾暴露于N2O等离子体或O2等离子体的有源沟道之上。
在另一实施例中,薄膜晶体管包括栅极电极、栅极介电层、经过等离子体处理的有源层、源极电极及漏极电极、以及一个或多个保护层或蚀刻停止层。栅极电极沉积于基板之上。栅极介电层沉积于栅极电极及基板之上。经过等离子体处理的有源层包括沉积于栅极介电层之上的氧化锌或IGZO。源极电极及漏极电极彼此分离且形成于经过等离子体处理的有源层之上,使得经过等离子体处理的有源层的一部分保持暴露。保护层或蚀刻停止层沉积在暴露的经过等离子体处理的有源层之上。
附图说明
通过参照各实施例可以详细理解本发明的上述特征,即上文简要概述的本发明的更特定描述(某些实施例图示于附图中)。然而,应注意,这些附图仅图示本发明的典型实施例,且因此不视为本发明的范畴的限制,因为本发明可允许其它等效的实施例。。
图1-9为根据一实施例的薄膜晶体管在各个制造阶段的示意图。
图10A-10C显示N2O等离子体处理对于薄膜晶体管的影响。
图11为根据本发明一实施例的PECVD装置的剖面图。
具体实施方式
本发明大体上关于一种制造薄膜晶体管的方法。该薄膜晶体管具有包括IGZO或氧化锌的有源沟道。在形成源极电极与漏极电极之后,但在保护层或蚀刻停止层沉积于其上之前,将有源沟道暴露于一氧化二氮(N2O)等离子体或氧气(O2)等离子体。在形成源极电极与漏极电极的过程中,有源沟道与保护层或蚀刻停止层之间的界面会有所改变或损坏。N2O等离子体或O2等离子体改变并修复有源沟道与保护层或蚀刻停止层之间的界面。
图1-9为根据一实施例的薄膜晶体管在各个制造阶段的示意图。如图1所示,通过沉积导电层104于基板102之上来制造薄膜晶体管。可适用于基板102的材料包括玻璃、钠钙玻璃(soda lime glass)、塑料、及半导体晶片。若使用钠钙玻璃作为基板102,则在沉积导电层104之前,会先沉积一个或多个阻挡层于基板102之上。可适用于导电层104的材料包括铬、钼、铜、铝、钨、钛及其组合。导电层104的形成可通过物理汽相沉积(PVD)或其他适合的沉积方法,例如电镀、无电电镀或化学汽相沉积(CVD)。
如图2所示,图案化导电层104以形成栅极电极202。图案化的进行可通过在导电层104之上形成光刻掩膜与硬式掩膜(hard mask)两者中的任一种,并将导电层104暴露于蚀刻剂。取决于导电层104所使用的材料,可通过使用湿蚀刻剂,或可通过将未被掩膜覆盖的导电层104暴露于蚀刻等离子体来图案化导电层104。在一实施例中,可通过以包括蚀刻剂的蚀刻等离子体,蚀刻导电层104未被掩膜覆盖的区域,来图案化导电层104,蚀刻剂例如是六氟化硫(SF6)、氧气(O2)、氯气(Cl2)及其组合。
如图3所示,在形成栅极电极202后,沉积栅极介电层302于其上。可适用于栅极介电层302的材料包括硅氮化物(silicon nitride)、硅氧化物(silicon oxide)及氮氧化硅(silicon oxynitride)。此外,本领域的普通技术人员应能明白,虽然图中只显示了一单层,但栅极介电层302也可以包括多层,且各层可包括不同的化学组成。适合沉积栅极介电层302的方法包括共形沉积方法,例如等离子体增强化学汽相沉积(PECVD)、CVD及原子层沉积(ALD)。
如图4所示,沉积具有高迁移率的有源层402。可适用于具有高迁移率的有源层402的材料包括IGZO及氧化锌。可通过适合的沉积方法沉积有源层402,例如PVD。在一实施例中,PVD可包括施加直流偏压至旋转阴极。
如图5所示,可沉积导电层502于有源层402之上。可适用于导电层502的材料包括铬、钼、铜、铝、钨、钛及其组合。导电层502的形成可通过PVD或其他适合的沉积方法,例如电镀、无电电镀或CVD。
如图6所示,通过背沟道蚀刻工艺来图案化导电层502,以形成源极电极602及漏极电极604。图案化的进行可通过在导电层502之上形成光刻掩膜与硬式掩膜两者中的任一种,并将导电层502暴露于蚀刻剂。取决于导电层502所使用的材料,可通过湿蚀刻剂的使用,或可通过将未被掩膜覆盖的导电层502暴露于蚀刻等离子体来图案化导电层502。在一实施例中,可通过以包括例如是SF6、O2及其组合的蚀刻剂之蚀刻等离子体,蚀刻导电层502未被掩膜覆盖的区域,来图案化导电层502。在形成源极电极602及漏极电极604的过程中,有源层402的一部分608被暴露出来。暴露出的部分608位于源极电极602与漏极电极604之间。位于源极电极602与漏极电极604之间的区域被称为有源沟道606。如后文讨论的内容,一个或多个保护层将形成于有源沟道606之上。
由于IGZO薄膜晶体管在IGZO与保护层(PV)的界面处(更精确地说,是在有源沟道606处)的高敏感度,已在薄膜晶体管的制造中使用蚀刻停止层,以避免在蚀刻导电层502的过程中的沟道损坏。然而,蚀刻停止层的制造需要更多掩膜步骤,且明显地提高制造成本。在蚀刻停止器件制造工艺中,蚀刻停止层的沉积早于导电层的沉积,导电层被图案化/蚀刻以定义源极电极及漏极电极。
或者,前述的背沟道蚀刻工艺相较于蚀刻停止层制造工艺而言使用的掩膜数目较少,且具备简单的工艺流程而能使IGZO薄膜晶体管的制造低成本。然而,在通过蚀刻工艺形成源极与漏极的过程中,避免IGZO-PV界面处的界面损坏以及电荷累积实为一项挑战。因此,在蚀刻源极与漏极后,是直接进行N2O等离子体或O2等离子体处理,而后才沉积保护层。若未经过此等离子体预处理,IGZO薄膜晶体管不是无法显露出任何薄膜晶体管的特性,就是在热偏压应力下呈现糟糕的表现。如图7所示,将部分制造完成的薄膜晶体管暴露于N2O等离子体或O2等离子体702。N2O等离子体或O2等离子体702在导电层502被图案化的腔室内在原处(in-situ)形成。等离子体处理可于形成蚀刻停止层之前(对于蚀刻停止层器件而言)或沉积保护层之前(对于背沟道蚀刻元件而言)进行。
一项令人惊讶的发现在于,N2O等离子体或O2等离子体是确保制造出一致的薄膜晶体管的最有效的等离子体。由氩气或氮气形成的等离子体过于温和,而无法对有源沟道造成有效的影响。另外值得注意的一点是,N2O等离子体或O2等离子体处理对于硅基的薄膜晶体管并不具效果。N2O等离子体或O2等离子体中的氧会与有源沟道中的硅反应,形成硅氧化物,而导致薄膜晶体管的失效。
保护层为薄膜晶体管器件的最上层,保护器件免于受到环境的损坏,包括化学或机械方面的影响。保护层亦在长时间的热和电的偏压应力下提供稳定且可靠的薄膜晶体管性能。由于有源材料(例如IGZO及氧化锌)对于氢及其他环境化学物质的敏感度,相较于常规的硅氮化物(SiNx)而言,高品质的低含氢量氧化物为较佳的保护层材料,例如二氧化钛(TiO2)及硅氧化物。
如图8及9所示,沉积多层保护层802、902于有源沟道606、源极电极602及漏极电极604之上。与有源层402暴露出的部分608相接触的第一层保护层802包括低含氢量的氧化物。第二层保护层902形成于第一层保护层802之上,第二层保护层902可包括低含氢量的氧化物、硅氮化物、氮氧化硅或其组合的一个或更多额外的层。
当使用硅氧化物作为第一层保护层802时,能够以PVD及PECVD两种方式的任一种来沉积硅氧化物。考虑到与PVD有关的等离子体损坏,PECVD因其高度共形的沉积结果以及对于所沉积薄膜的较少等离子体损坏,成为目前最先进的二氧化硅(SiO2)保护层沉积方法。以PECVD沉积硅氧化物,通常是使用四乙氧基硅烷和氧气(TEOS+O2)或硅烷和一氧化二氮(SiH4+N2O)作为来源气体,其中前者较后者提供了更佳的薄膜品质。基于TEOS的硅氧化物PECVD工艺难以大型化,特别是难以处理表面积为43,000cm2及以上的基板。然而,基于SiH4的硅氧化物PECVD工艺可以大型化以处理表面积为43,000cm2及以上的基板。在沉积第一层保护层802之前,对于有源层进行N2O等离子体或O2等离子体处理,可以让基于TEOS的硅氧化物PECVD工艺大型化以处理表面积为43,000cm2及以上的基板。一旦第一层及第二层保护层802、902被沉积完毕,即完成薄膜晶体管900。
一般而言,N2O等离子体或O2等离子体处理可在介于约0.8托耳(Torr)与约2.5托耳之间的腔室压力下进行。施加于电极以激发等离子体和维持等离子体的射频功率可介于约0.083瓦/平方厘米(watts/cm2,W/cm2)与约1.0瓦/平方厘米之间。在等离子体处理过程中,基板可维持在介于约150℃与270℃之间的温度。基板与电极间的间隔距离可介于约500密耳(mils)与约1100密耳之间。特别是对于N2O等离子体处理而言,压力可介于约0.8托耳与约1.2托耳之间,而间隔距离则保持在介于约500密耳与约800密耳之间,以维持等离子体的均匀分布。
步骤 1 2 3 4 5 6 7
时间(秒) 120 30 30 15 158 15 97
工艺功率设定点 0 0 600 0 715 0 600
工艺间隔距离(密耳) 500 500 500 500 500 800 800
工艺压力(毫托耳) 800 1200 1200 800 800 1200 1200
N2O 5658 5658 5658 5658 5658 0 0
N2 0 0 0 0 0 3500 3500
NH3 0 0 0 0 0 600 600
SiH4 0 0 0 48 48 60 60
上表显示根据一实施例的工艺条件,不仅用于N2O等离子体处理,也用于形成第一及第二保护层。上表中的各步骤于同一处理腔室在原处进行,该处理腔室例如是可购自应用材料公司的子公司AKT(加州,圣克拉拉)的PECVD处理腔室。本领域普通技术人员应能明白,工艺亦可在其他腔室中进行,这些其他腔室包含了其他制造商出售的腔室。上表所列的工艺条件于其大小可处理表面积约为2,000cm2的基板的处理腔室中进行。
在步骤1,以约为5658sccm的流率将N2O供应至处理腔室中,并将基板以约500密耳的距离与气体分布喷头间隔开来。处理腔室的压力维持在约800毫托耳(mTorr)约120秒。在步骤1中,并无其他气体被供应至处理腔室。接着,在步骤2,将基板与气体分布喷头间的间隔距离维持于约500密耳,并以一段超过约30秒的时间将腔室压力增加至约1200毫托耳。步骤2中,没有其它的气体被供应至处理腔室,位于处理腔室内的N2O气体被激发而形成等离子体。在步骤2中,继续以约5658sccm的流率供应N2O气体。在步骤3,处理腔室的压力已达到约1200毫托耳。基板与气体分布喷头的间隔距离维持在约500密耳,且N2O气体的流率维持在约5658sccm。在一段持续约30秒的时间,将一射频偏压施加至气体分布喷头,以将N2O气体激发成等离子体。射频偏压约为600W,射频偏压的频率约为13.56MHz。N2O等离子体处理的功率密度介于约0.10W/cm2与约0.35W/cm2之间。
至此已完成N2O等离子体处理,保护层的沉积可以开始进行。为使处理腔室为第一层保护层的沉积做好准备,在步骤4关闭施加于喷头的射频偏压,并以一段超过约15秒的时间将腔室压力降至约800毫托耳。在步骤4中,N2O气体继续以约5658sccm的流率流入腔室,且SiH4气体开始以约48sccm的流率流入腔室。于步骤4中,基板与气体分布喷头的间隔距离仍维持在约500密耳。步骤5始于将SiH4气体流与N2O气体流分别维持在约48sccm与约5658sccm,并将基板与气体分布喷头的间隔距离维持在约500密耳。约为800毫托耳的腔室压力被保持约158秒,同时以约13.56MHz的频率将约715W的射频功率施加至气体分布喷头。在步骤5完成时,由硅氧化物组成的第一层保护层是已沉积完毕。
在步骤6,处理腔室为第二层保护层的沉积做准备。步骤6中,处理腔室的压力以一段超过约15秒的时间增加至约1200毫托耳,同时基板与气体分布喷头的间隔距离增加至约800密耳。在步骤6中,关闭施加于喷头的射频偏压以及N2O气体流。另一方面,将SiH4气体流率增加至约60sccm,而分别以约3500sccm与约600sccm的流率供应N2气体与NH3气体。在步骤6之后,步骤7始于施加约为600W、频率约为13.56MHz的射频偏压至喷头,持续约97秒。SiH4、N2及NH3的流率分别维持在约60sccm、约3500sccm及约600sccm。在步骤7结束时,由氮化硅组成的第二层保护层已被沉积于第一层保护层之上。在步骤1-7的各步骤中,处理腔室被维持在介于约200℃与约250℃之间的温度下。以此方式,N2O等离子体处理、第一层保护层的沉积以及第二层保护层的沉积皆于同一腔室在原处进行。
图10A-10C显示N2O等离子体处理对于薄膜晶体管的影响。图10A显示IGZO-SiO2界面的化学状态呈现梯度变化。而图10B则显示由于缺少N2O等离子体处理,IGZO-SiO2界面的化学状态呈现急剧地变化。用于为图10A及10B创建x光光电子能谱深度分布所使用的光谱于深度方向每进行分析。如图10C所示,在未经N2O等离子体处理的情况下,无法观察到具有薄膜晶体管特性的电流-电压曲线。
图11为可用于生产本文所述的薄膜晶体管的PECVD装置的剖面图。该装置包括腔室1100,在腔室1100中,一层或多层薄膜可沉积于基板1120之上。腔室1100通常包括数个壁1102、底部1104及喷头1106,由该些壁1102、底部1104与喷头1106限定工艺空间。基板支撑件1118设置于该工艺空间中。工艺空间通过长条阀开口1108与外部相通,使得基板1120可被运送出、入腔室1100。基板支撑件1118可耦接至致动器1116,以升降该基板支撑件1118。举升销1122可动地设置贯穿基板支撑件1118,以将基板移向基板接收表面,或将基板移动以远离基板接收表面。基板支撑件1118也可包括加热及/或冷却元件1124,以将基板支撑件1118维持在所需的温度。基板支撑件1118亦可包括射频返回带1126,以在基板支撑件1118周边提供射频返回路径。
喷头1106通过固定机构1150耦接至背板1112。喷头1106可通过一个或多个固定机构1150耦接至背板1112,以协助避免下垂并/或控制喷头1106的直度/曲率。
气体源1132耦接至背板1112以提供气体,气体通过喷头1106中的气体通道而提供至喷头1106与基板1120间的处理区域。真空泵1110耦接至腔室1100,以将工艺空间控制在所需的压力。射频源1128通过匹配网络1190耦接至背板1112及/或喷头1106,以便向喷头1106提供射频电流。该射频电流于喷头1106与基板支撑件1118间建立电场,使得等离子体可由喷头1106与基板支撑件1118之间的气体产生。
远程等离子体源1130,例如电感耦合的远程等离子体源1130,也可被耦接于气体源1132与背板1112之间。在处理多个基板的工艺间隔中,可提供清洁气体至远程等离子体源1130,以产生远程等离子体。来自远程等离子体的自由基可被提供至腔室1100,以清洁腔室1100的组件。清洁气体更可通过提供至喷头1106的射频源1128来激发。
喷头1106可额外地通过喷头悬臂1134耦接至背板1112。在一实施例中,喷头悬臂1134为柔性金属裙边。喷头悬臂1134可具有端缘1136,而喷头1106可停置于端缘1136上。背板1112可停置于凸部1114的上表面上,凸部1114与腔室壁1102耦接以密封腔室1100。
通过在定义源极与漏极电极之后但于保护层或蚀刻停止层形成之前、以N2O等离子体或O2等离子体处理IGZO薄膜晶体管或氧化锌薄膜晶体管的有源沟道,可在等离子体损坏风险最小的情况下生产出一致的薄膜晶体管。
虽然以上发明内容针对本发明的各实施例,然而在不背离本发明的基本范围的情况下,可以设计本发明的其他和进一步的实施例,且本发明的保护范围由所附的权利要求来确定。

Claims (20)

1.一种形成薄膜晶体管的方法,包括:
在薄膜晶体管中的基板上沉积有源层;
在所述有源层上形成源极电极和漏极电极,其中所述有源层的一部分暴露;以及
利用来自等离子体的氧来修复所述有源层的所述一部分。
2.如权利要求1所述的方法,进一步包括:
在所述有源层上沉积一个或更多钝化层。
3.如权利要求1所述的方法,其中所述有源层包括选自由氧化锌、铟镓锌氧化物及其组合所组成的群组的材料。
4.如权利要求1所述的方法,其中在约150摄氏度和约270摄氏度之间的温度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
5.如权利要求4所述的方法,其中在约0.083W/cm2和约1.0W/cm2之间的功率密度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
6.如权利要求5所述的方法,其中在约0.8托耳和约2.5托耳之间的压力下,利用来自等离子体的氧来修复所述有源层的所述一部分。
7.如权利要求1所述的方法,其中所述等离子体是N2O等离子体或O2等离子体。
8.一种形成薄膜晶体管的方法,包括:
在基板上沉积有源层;
在所述有源层上沉积导电层;
对所述导电层进行图案化以形成源极电极和漏极电极,其中所述有源层的一部分暴露;以及
利用来自等离子体的氧来修复所述有源层的所述一部分。
9.如权利要求8所述的方法,进一步包括:
在所述有源层上沉积一个或更多钝化层。
10.如权利要求8所述的方法,其中所述有源层包括选自由氧化锌、铟镓锌氧化物及其组合所组成的群组的材料。
11.如权利要求8所述的方法,其中在约150摄氏度和约270摄氏度之间的温度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
12.如权利要求11所述的方法,其中在约0.083W/cm2和约1.0W/cm2之间的功率密度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
13.如权利要求12所述的方法,其中在约0.8托耳和约2.5托耳之间的压力下,利用来自等离子体的氧来修复所述有源层的所述一部分。
14.如权利要求1所述的方法,其中所述等离子体是N2O等离子体或O2等离子体。
15.一种形成薄膜晶体管的方法,包括:
在基板上形成栅极电极;
在所述栅极电极和所述基板上沉积栅极介电层;
在所述栅极介电层上沉积铟镓锌氧化物有源层;
在所述有源层上沉积导电层;
移除所述导电层的至少一部分以形成源极电极和漏极电极且以便通过暴露所述有源层的一部分来形成有源沟道;
利用来自等离子体的氧来修复所述有源层的所述一部分来形成经等离子体处理的有源沟道;以及
在所述经等离子体处理的沟道上沉积一个或更多钝化层或蚀刻停止层。
16.如权利要求15所述的方法,其中在约150摄氏度和约270摄氏度之间的温度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
17.如权利要求16所述的方法,其中在约0.083W/cm2和约1.0W/cm2之间的功率密度下,利用来自等离子体的氧来修复所述有源层的所述一部分。
18.如权利要求17所述的方法,其中在约0.8托耳和约2.5托耳之间的压力下,利用来自等离子体的氧来修复所述有源层的所述一部分。
19.如权利要求15所述的方法,其中所述等离子体是N2O等离子体或O2等离子体。
20.如权利要求15所述的方法,其中所述一个或更多钝化层或蚀刻停止层包括TiO2或氧化硅。
CN201710469679.2A 2011-06-30 2012-06-08 用PECVD SiO2钝化保护制造铟镓锌氧化物和氧化锌薄膜晶体管的方法 Pending CN107293494A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161503413P 2011-06-30 2011-06-30
US61/503,413 2011-06-30
US13/490,813 US9553195B2 (en) 2011-06-30 2012-06-07 Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US13/490,813 2012-06-07
CN201280028759.XA CN103620788B (zh) 2011-06-30 2012-06-08 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280028759.XA Division CN103620788B (zh) 2011-06-30 2012-06-08 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法

Publications (1)

Publication Number Publication Date
CN107293494A true CN107293494A (zh) 2017-10-24

Family

ID=47391065

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280028759.XA Active CN103620788B (zh) 2011-06-30 2012-06-08 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法
CN201710469679.2A Pending CN107293494A (zh) 2011-06-30 2012-06-08 用PECVD SiO2钝化保护制造铟镓锌氧化物和氧化锌薄膜晶体管的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280028759.XA Active CN103620788B (zh) 2011-06-30 2012-06-08 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法

Country Status (5)

Country Link
US (2) US9553195B2 (zh)
KR (2) KR101817684B1 (zh)
CN (2) CN103620788B (zh)
TW (1) TWI577028B (zh)
WO (1) WO2013003004A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US8854772B1 (en) 2013-05-03 2014-10-07 Seagate Technology Llc Adhesion enhancement of thin film PZT structure
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
JP6142200B2 (ja) * 2013-09-30 2017-06-07 株式会社Joled 薄膜半導体装置及びその製造方法
US9082793B1 (en) * 2013-12-19 2015-07-14 Intermolecular, Inc. IGZO devices with reduced threshhold voltage shift and methods for forming the same
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
US9214340B2 (en) 2014-02-05 2015-12-15 Applied Materials, Inc. Apparatus and method of forming an indium gallium zinc oxide layer
KR102197854B1 (ko) 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR102338190B1 (ko) 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US10395928B2 (en) * 2016-06-15 2019-08-27 Nanomedical Diagnostics, Inc. Depositing a passivation layer on a graphene sheet
TW201812419A (zh) * 2016-07-25 2018-04-01 半導體能源研究所股份有限公司 電晶體的製造方法及顯示裝置
CN107978607B (zh) * 2017-11-21 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN109616476A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
US10748759B2 (en) 2019-01-15 2020-08-18 Applied Materials, Inc. Methods for improved silicon nitride passivation films
CN110098126A (zh) * 2019-05-22 2019-08-06 成都中电熊猫显示科技有限公司 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置
JP2023504743A (ja) * 2019-12-09 2023-02-06 インテグリス・インコーポレーテッド 複数の障壁材料から作製される拡散障壁、並びに関連する物品及び方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029498A1 (en) * 2007-07-27 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
US20100001272A1 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN101640221A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317748C (zh) 2004-12-13 2007-05-23 友达光电股份有限公司 薄膜晶体管的制造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101586674B1 (ko) * 2008-10-28 2016-01-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5655277B2 (ja) * 2009-04-24 2015-01-21 凸版印刷株式会社 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5713603B2 (ja) 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Soi基板の作製方法
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090029498A1 (en) * 2007-07-27 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device
US20100001272A1 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN101640221A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
TW201308609A (zh) 2013-02-16
US20170133492A1 (en) 2017-05-11
WO2013003004A2 (en) 2013-01-03
KR101817684B1 (ko) 2018-01-11
TWI577028B (zh) 2017-04-01
CN103620788A (zh) 2014-03-05
KR101979931B1 (ko) 2019-09-03
KR20140050631A (ko) 2014-04-29
US9871124B2 (en) 2018-01-16
US20130005081A1 (en) 2013-01-03
WO2013003004A3 (en) 2013-05-16
KR20170061721A (ko) 2017-06-05
CN103620788B (zh) 2017-06-30
US9553195B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
CN103620788B (zh) 用PECVD SiO2钝化保护(passivation)制造铟镓锌氧化物(IGZO)和氧化锌(ZNO)薄膜晶体管的方法
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
US9935183B2 (en) Multilayer passivation or etch stop TFT
US20210043757A1 (en) Plasma treatment on metal-oxide tft
US20040242012A1 (en) Method of plasma treatment
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
CN111033699A (zh) 改良的金属接触定位结构
TW201944490A (zh) 用於圖案化應用的碳硬式遮罩及相關的方法
CN115485821A (zh) 用于移除含铝膜的系统和方法
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
WO2014159033A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
CN106024622B (zh) 自对准硅化物阻挡层的制造方法
US11651965B2 (en) Method and system for capping of cores for self-aligned multiple patterning
TWI758464B (zh) 含矽間隔物的選擇性形成
TW201903834A (zh) 自對準觸點與閘極處理流程
Won et al. Thin‐Film PECVD (AKT)
TWI778048B (zh) 形成半導體結構的方法
WO2023167810A1 (en) Silicon-containing layers with reduced hydrogen content and processes of making them
TW202412087A (zh) 高選擇性氧化矽移除之方法
TW201839905A (zh) 選擇性側壁間隔物
KR20200053640A (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171024

RJ01 Rejection of invention patent application after publication