CN107274931A - 测试半导体器件的方法和系统 - Google Patents

测试半导体器件的方法和系统 Download PDF

Info

Publication number
CN107274931A
CN107274931A CN201710239735.3A CN201710239735A CN107274931A CN 107274931 A CN107274931 A CN 107274931A CN 201710239735 A CN201710239735 A CN 201710239735A CN 107274931 A CN107274931 A CN 107274931A
Authority
CN
China
Prior art keywords
semiconductor devices
configuration information
operator scheme
test
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710239735.3A
Other languages
English (en)
Other versions
CN107274931B (zh
Inventor
具岐峰
李二范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107274931A publication Critical patent/CN107274931A/zh
Application granted granted Critical
Publication of CN107274931B publication Critical patent/CN107274931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种测试半导体器件的方法,包括以下步骤:依次在多个操作模式下测试半导体器件;以及当所述半导体器件通过了测试时,将半导体器件编程为在所述操作模式中的至少一个操作模式下操作。

Description

测试半导体器件的方法和系统
本申请是申请日为2011年5月13日、申请号为201110123541.X、发明名称为“测试半导体器件的方法和系统”的中国发明专利申请的分案申请。
相关申请的交叉引用
本申请要求2010年12月17日提交的韩国专利申请No.10-2010-0129946的优先权,其全部内容通过引用合并在本文中。
技术领域
本发明的示例性实施例涉及测试半导体器件的方法和系统。
背景技术
随着包括半导体存储器件的半导体器件的集成度迅速增加,半导体器件可能具有数以千计的单位单元(unit cell)。半导体器件甚至可能会因为数以千计的单位单元之中的一个缺陷单元而无法执行其全部的操作。然而,就生产成品率而言,因为少许单位单元发生故障而丢弃半导体器件是非常低效的。这里,单位单元指的是执行半导体器件的实质功能的基本单元。例如,存储器单元(memory cell)可以作为半导体存储器件中的单位单元来操作,处理器可以是中央处理单元(CPU)的单位单元。
为了防止半导体器件像上述那样被丢弃,开发了各种技术并将其应用于半导体器件。例如,半导体存储器件包括存储器单元和冗余单元。即使存储器单元中的一些存在缺陷,也可以通过用冗余单元修复它们来使用半导体存储器件。以使用冗余单元来修复缺陷存储器单元的方法为例,针对每个预定的单元阵列准备了备用行单元和备用列单元,且用备用行单元或备用列单元来替换包括缺陷存储器单元的行单元或列单元。
在完成制造晶片的过程之后,通过测试选出缺陷存储器单元。然后,在内部电路中执行用备用单元的地址来替换缺陷存储器单元的地址的程序。因此,当实际使用半导体器件并且输入与缺陷存储器单元线相对应的地址信号时,用备用线的地址信号来替换该地址信号。以此方式,即使半导体器件的一些存储器单元具有缺陷,仍可以防止整个半导体器件被丢弃。
上述使用冗余单元的方法被广泛使用,但这种方法可能会增加芯片面积,这是因为存储器件应当包括比用于它们的实质功能——例如数据储存——所需的存储器单元的数量更多的存储器单元。因此,正在不断开发修复半导体器件的缺陷单元的其他方法。
可以使用各种熔丝来执行用冗余单元替换缺陷单元的方法。此外,半导体器件可以利用各种熔丝来防止其操作特性因温度和工艺而变差。
与此同时,可以基于定义半导体器件的总体操作特性的规格来执行半导体器件的测试。半导体器件可以被设计为具有比所述规格更好的特性。因此,可以利用各种熔丝而基于包括半导体存储器件的总体操作特性的各种操作特性来测试半导体存储器件。
发明内容
本发明的实施例涉及一种半导体器件测试方法,其检测缺陷半导体器件可以执行正确操作的操作环境,并将半导体器件编程为在检测到的操作环境下操作。
本发明的另一个实施例涉及一种半导体器件测试方法,其检测针对半导体器件的高性能而言的操作环境,并将半导体器件编程为在检测到的操作环境下操作。
根据本发明的一个实施例,一种测试半导体器件的方法包括以下步骤:依次在多个操作模式下测试半导体器件;当半导体器件通过测试时,将半导体器件编程为在所述操作模式中的至少一个操作模式下操作。
根据本发明的另一个实施例,一种半导体器件测试系统包括:操作结果判决器,所述操作结果判决器被配置为基于半导体器件的输出来测试并确定半导体器件是否满足针对多个操作模式中的一个操作模式而设定的条件;以及设置信息控制器,所述设置信息控制器被配置为基于操作结果判决器的确定结果来改变设置信息,并将设置信息传送给半导体器件,其中,半导体器件被配置为在测试操作期间响应于设置信息而在所述多个操作模式中的至少一个操作模式下操作。
根据本发明的又一个实施例,一种测试半导体器件的方法包括以下步骤:在正常操作模式下测试半导体器件;以及如果半导体器件通过了正常操作模式下的测试,则在第一操作模式下测试半导体器件,其中,如果半导体器件通过了第一操作模式下的测试,则在第二操作模式下测试半导体器件。
附图说明
图1是描述根据本发明一个实施例的测试半导体器件的方法的流程图。
图2是说明根据本发明一个实施例的半导体器件测试系统的框图。
图3是描述根据本发明另一个实施例的测试半导体器件的方法的流程图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而,本发明可以用不同的方式来实施,并且不应当理解为限于本文所描述的实施例。确切地说,提供这些实施例使得对于本领域技术人员而言,本说明书将是清楚且完整的,并且将充分传达本发明的范围。在整个说明书中,在本发明的各幅附图和各个实施例中相同的附图标记表示相同的部件。
在下文中,缺陷半导体器件指的是在相应的操作模式下具有不足以执行正确操作的特性或性能的半导体器件。这并非是指半导体器件完全不能操作。半导体器件执行正确操作的条件与半导体器件的特性或性能具有以下的关系。当半导体器件可能具有不佳的特性时,它可以在较不严格的条件下执行正确操作。相反地,在严格的条件下执行正确操作的半导体器件可以具有优良的特性。
图1是描述根据本发明的一个实施例的测试半导体器件的方法的流程图。
尽管多个半导体器件是通过相同的工艺制造的,但是这些半导体器件的性能可能彼此不同。在某个操作范围(例如电源电压或温度范围)内具有良好性能的半导体器件在其它操作范围内可能无法正确操作。因此,将半导体器件容许的整个操作范围划分为预定的段,并且针对每个段执行测试操作。然后,半导体器件可以在它们成功地通过了测试操作的相应的段内操作。以从小的操作范围到更宽的操作范围为顺序执行测试操作,以便使得每个半导体器件在合适的操作范围内操作。
如图1所示,测试半导体器件的方法包括:在步骤S111中,测试半导体器件以查看半导体器件在第一操作模式下是否执行正常操作;当半导体器件在第一操作模式下没有执行正常操作时,则在步骤S121中测试半导体器件以查看半导体器件在第二操作模式下是否执行正常操作;当半导体器件在第二操作模式下执行正常操作时,在步骤S122中将半导体器件编程为在第二操作模式下操作;当半导体器件在第二操作模式下没有执行正常操作时,在步骤S131中测试半导体器件以查看半导体器件在第三操作模式下是否执行正常操作;以及当半导体器件在第三操作模式下执行正常操作时,在步骤S132中将半导体器件编程为在第三操作模式下操作。
参见图1,测试半导体器件的方法如下。
测试半导体器件的方法不仅测试半导体器件是否执行正确操作,而且还在半导体器件没有执行正常操作时将半导体器件编程以执行正确操作。以下描述测试半导体器件的方法以及将半导体器件编程的方法。
当开始测试半导体器件时,首先在步骤S111中测试半导体器件在第一操作模式下是否正确地执行操作。这里,第一操作模式指的是半导体器件首先应该正确执行操作的操作环境。可以由使用者或规格来确定第一操作模式。在下文中,测试半导体器件以查看半导体器件在第一操作模式下是否正确执行操作的步骤被称为第一操作模式测试步骤S111。
下面以CAS潜伏时间(CL)为“7”的存储器件作为上述半导体器件的例子来进行描述。CAS潜伏时间指的是从存储控制器向存储器件施加读取命令的时刻起到存储器件执行读取操作的时刻所花费的等待时间。CAS潜伏时间是考虑到准备存储器件以从存储器件的内部输出数据所花费的时间来确定的。当CAS潜伏时间为7时,存储器件在从存储器控制器施加读取命令的时刻开始经过7个时钟之后将数据传送到存储控制器。
当第一操作模式测试步骤S111中的CAS潜伏时间为7时,如果存储器件没有故障,则它执行正确操作。也就是说,存储器件通过了第一操作模式测试步骤S111。然而,如果存储器件有故障,并且它花费了多于7个时钟的时间来准备数据的输出,则存储器件在第一操作模式测试步骤S111中失败,而逻辑流程进入后续的步骤。
当存储器件在第一操作模式测试步骤S111中失败时,在第二操作模式下执行测试操作以查看半导体器件在第二操作模式下是否执行正确操作。这个过程步骤被称为第二操作模式测试步骤S121。在第二操作模式步骤S121中,半导体器件的操作是在相比于第一操作模式测试步骤S111的操作环境较不严格的操作环境下被测试的。较不严格/更容易的操作环境指的是这样的环境:其具有半导体器件可以更加容易地执行正确操作的条件,或者具有更高的可能性来执行正确操作的条件。相反地,所述半导体器件可以具有比在第一操作模式下操作的半导体器件差的特性。
根据上述例子,在第一操作模式测试步骤S111中失败了的存储器件在第二操作模式测试步骤S121中被测试。也就是说,可以在CAS潜伏时间为8的条件下测试存储器件。CAS潜伏时间越长,则存储器件可以使用越多的时间来输出数据。因此,长的CAS潜伏时间有利于执行正确操作。
当半导体器件在第二操作模式下执行正确操作时,半导体器件通过了第二操作模式测试步骤S121,并且进入下面将描述的第二操作模式编程步骤S122。当半导体器件在第二操作模式下没有执行正确操作时,半导体器件在第二操作模式测试步骤S121中失败,并且进入也将在下面描述的第三操作模式测试步骤S131。
第二操作模式编程步骤S122是当半导体器件通过了第二操作模式测试步骤S121时将半导体器件编程为总是在第二操作模式下操作的步骤。可以将用于使半导体器件操作在第二操作模式下的“设置信息”编程在半导体器件内部的存储器中。即使电源断电,半导体器件也可以保持储存在内部的“设置信息”。
用于储存“设置信息”的结构可以用各种形式——诸如熔丝电路、反熔丝电路、只读存储器(ROM)、非易失性存储器等——来实现。当完成第二操作模式编程步骤S122时,半导体器件不在第一操作模式下操作而是在第二操作模式下操作。例如,上述存储器件在CAS潜伏时间为8的条件下执行一般操作。
当半导体器件在第二操作模式测试步骤S121中失败时,半导体器件进入第三操作模式测试步骤S131,所述第三操作模式测试步骤S131测试半导体器件在第三操作模式下是否执行正确操作。在第三操作模式测试步骤S131中,测试半导体器件在相比于第二操作模式的操作环境较不严格的操作环境下是否执行正确操作。这里,较不严格/更容易的操作环境指的是半导体器件可以更加容易地执行正确操作的操作环境。换言之,半导体器件在第三操作模式下执行正确操作的可能性比在第二操作模式下执行正确操作的可能性大。此外,半导体器件可以具有比在第二操作模式下操作的半导体器件差的特性。
根据上述例子,在第三操作模式测试步骤S131中对在第二操作模式测试步骤S121中失败的存储器件进行测试。也就是说,可以在CAS潜伏时间为9的条件下测试存储器件。
当半导体器件在第三操作模式下执行正确操作时,半导体器件通过了第三操作测试步骤S131并且进入下面将描述的第三操作模式编程步骤S132。当半导体器件在第三操作模式下没有执行正确操作时,半导体器件在第三操作模式测试步骤S131中失败。
第三操作模式编程步骤S132是当半导体器件通过了第三操作模式测试步骤S131时将半导体器件编程为总是在第三操作模式下操作的步骤。可以将用于使半导体器件在第三操作模式下操作的“设置信息”编程在半导体器件内部的存储器中。当完成第三操作模式编程步骤S132时,半导体器件通常在第三操作模式下操作。例如,上述存储器件在CAS潜伏时间为9的条件下执行一般操作。
当满足以下条件时,半导体器件的测试操作终止。
首先,当半导体器件通过了第一操作模式测试步骤S111时,半导体器件的测试操作终止。这里,由于半导体器件通过了测试操作,因此半导体器件中没有故障。半导体器件在第一操作模式下执行正确操作的事实自然意味着半导体器件在第二操作模式下和第三操作模式下也执行正确操作。因此,不在第二操作模式和第三操作模式下测试半导体器件。因此,不测试半导体器件在第二操作模式和第三操作模式下是否正确操作,半导体器件的测试操作终止。
其次,当半导体器件通过了第二操作模式测试步骤S121或第三操作模式测试步骤S131时,测试操作在完成第二操作模式编程步骤S122或第三操作模式编程步骤S132之后终止。这是半导体器件具有一些故障的情况,但是如果操作环境较容易满足则半导体器件也可以执行正确操作,因而可以防止半导体器件被丢弃。因此,当半导体器件在测试操作终止之后操作时,半导体器件在测试操作中所编程的操作模式下操作。
最后,当半导体器件在第三操作模式测试步骤S131中失败时,测试操作终止。半导体器件在第三操作模式下没有执行正确操作的事实意味着半导体器件不满足防止被丢弃的最低条件。在这种情况下,不阻止丢弃半导体器件,半导体器件被视为缺陷半导体器件。
当测试半导体器件且半导体器件中没有故障时,半导体器件通过了测试。当半导体器件具有故障时,使半导体器件的操作条件变得较不严格,如果半导体器件在放松了的操作条件下执行正确操作,则将放松了的操作条件储存在半导体器件中。因此,当使用半导体器件时,通过在放松了的操作条件下操作半导体器件,防止了具有故障的半导体器件被丢弃。所述放松了的操作条件与上述的第二操作模式或第三操作模式相对应,且可以根据如何设计半导体器件而没有限制地增加操作模式的数量。
这种半导体器件测试方法不仅适用于上述的半导体器件,而且也适用于所有的半导体器件及其操作条件。例如,半导体器件测试方法可以适用于除上述CAS潜伏时间之外的存储器件的其它潜伏时间。
此外,当半导体器件是计算器件时,本发明的测试方法可以应用于计算器件的操作所处的工艺、电压和温度(PVT)条件。具体地,PVT条件可以改变,使得计算器件的操作随着从第一操作模式到第三操作模式变慢,或者供应给计算器件的电源电压随着从第一操作模式到第三操作模式变高。
再参照图1详细描述测试半导体器件的方法。
如图所示,半导体器件测试方法包括以下步骤:在步骤S111中测试半导体器件是否执行正确操作;当半导体器件在第一操作模式下没有执行正确操作时,依次在步骤S121和步骤S131中测试半导体器件在多个测试模式,例如第二操作模式和第三操作模式下是否执行正确操作;以及当半导体器件在这些测试模式,例如第二操作模式和第三操作模式中的任何一个测试模式下执行正确操作时,在步骤S122和S132中将半导体器件编程为在半导体器件执行正确操作的测试模式下操作。
这里,第一操作模式与半导体器件的正常模式相对应,而第二操作模式和第三操作模式与所述多个测试模式相对应。
当半导体器件在正常模式下执行正确操作时,即,当半导体器件通过了第一操作模式测试步骤S111时,测试操作终止,而无需在多个测试模式,例如第二操作模式和第三操作模式下测试半导体器件。
所述多个测试模式,例如第二操作模式和第三操作模式,依次具有使半导体器件更易于执行正确操作的条件。使半导体器件执行正确操作的条件变得容易这一事实意味着条件被放松,使得半导体器件易于执行正确操作,如参照图1所述。
图2是说明根据本发明的一个实施例的半导体器件测试系统的框图。
半导体器件测试系统包括半导体器件210和测试装置220。半导体器件210包括内部电路211、操作设置器212、结果输出单元213和设置信息储存器214。测试装置220包括操作结果判决器221和设置信息控制器222。内部电路211执行半导体器件210的多种功能。操作设置器212在测试操作期间将内部电路211设置为在多个操作模式之中的任何一个操作模式下操作。结果输出单元213输出内部电路211的操作结果。设置信息储存器214储存多个操作模式之中的与内部电路211执行正确操作的操作模式相对应的设置信息SET<0:A>。操作结果判决器221响应于结果输出单元213的输出来判断内部电路211是否执行正确操作。设置信息控制器222基于操作结果判决器221的输出来改变设置信息SET<0:A>,或者设置信息控制器222控制设置信息储存器214以储存设置信息SET<0:A>。
参见图1和2,半导体器件测试系统的操作如下。这里,多个操作模式包括上面参照图1描述的第一操作模式、第二操作模式和第三操作模式。此外,半导体器件210的功能可以是半导体器件的任何合理适用的功能,诸如,在半导体器件为中央处理单元(CPU)的情况下的计算功能,在半导体器件为存储器件的情况下储存数据和输入/输出数据的功能,以及在半导体器件为数-模转换器的情况下将数字信号转换为模拟信号的功能。
在第一操作模式测试步骤S111中,设置信息控制器222将与第一操作模式相对应的设置信息SET<0:A>施加给操作设置器212。操作设置器212接收设置信息SET<0:A>并且将内部电路211控制为在第一操作模式下操作。然后,结果输出单元213输出内部电路211的操作结果,且操作结果判决器221响应于内部电路211的操作结果来产生通过信号或失败信号。当内部电路211在第一操作模式下执行正确操作时,通过信号PASS被使能,由此终止半导体器件的测试操作。当内部电路211在第一操作模式下没有执行正确操作时,失败信号FAIL被使能,以使测试操作进入第二操作模式测试步骤S121。
在第二操作模式测试步骤S121中,设置信息控制器222将设置信息SET<0:A>改变为与第二操作模式相对应,并将改变了的设置信息SET<0:A>施加给操作设置器212。操作设置器212接收设置信息SET<0:A>,并将内部电路211控制为在第二操作模式下操作。当结果输出单元213输出内部电路211的操作结果时,操作结果判决器221响应于内部电路211的操作结果来产生通过信号或失败信号。
当内部电路211在第二操作模式下执行正确操作时,通过信号被使能。当通过信号被使能时,设置信息储存器214将与第二操作模式相对应的设置信息SET<0:A>储存到其内部。当设置信息储存器214储存了与第二操作模式相对应的设置信息SET<0:A>时,半导体器件的测试操作终止。当半导体器件在正常操作模式下操作时,操作设置器212响应于储存在设置信息储存器214中的预先储存的设置信息PSET<0:A>而将内部电路211控制为在第二操作模式下操作。这里,预先储存的设置信息PSET<0:A>与对应于第二操作模式的设置信息SET<0:A>相同。
当内部电路211在第二操作模式下没有执行正确操作时,失败信号被使能,且逻辑流程进入第三操作模式测试步骤S131。
在第三操作模式测试步骤S131中,判断内部电路是否执行正确操作的过程,以及当内部电路211执行正确操作时将与第三操作模式相对应的设置信息SET<0:A>储存在设置信息储存器214中的过程与上述的相同。这里,用于将设置信息SET<0:A>储存在设置信息储存器214中的介质可以包括熔丝电路、反熔丝电路、ROM、以及非易失性存储器件等。
当内部电路211在第三操作模式下没有执行正确操作时,最终认为半导体器件具有故障,设置信息控制器222不向半导体器件施加任何改变了的设置信息SET<0:A>,并且半导体器件的测试操作终止。
半导体器件测试系统首先测试半导体器件在若干个操作模式下是否执行正确操作。测试的结果是,当找到半导体器件执行正确操作的操作模式——下文称之为正常操作模式——时,将正常操作模式储存在半导体器件中,并且测试操作终止。半导体器件基于储存在内部的设置信息SET<0:A>而在“正常操作模式”下操作。在这种半导体器件测试系统中,可以防止由于半导体器件没有在特定的条件下执行正确操作而造成半导体器件被视为具有故障且不被使用。因此,本发明的技术具有的优势在于,可以防止具有在预定范围内的故障的半导体器件被丢弃。
图3是描述根据本发明另一个实施例的测试半导体器件的方法的流程图。
在这种情况下,与图1所示的实施例不同,执行测试操作以便以更好的特性来使用半导体器件。半导体器件以更好的特性操作的事实意味着半导体器件在更窄的操作条件范围内操作。因此,通过在测试半导体器件的同时将半导体器件的操作范围变窄,并使半导体器件在半导体器件达到其性能的极限时的操作条件范围内操作,可以使半导体器件的特性达提高到极限。
如图3所示,测试半导体器件的方法包括:在步骤S311中,测试半导体器件以查看半导体器件在正常操作模式下是否执行正确操作;当半导体器件在正常操作模式下执行正确操作时,在步骤S341中测试半导体器件以查看半导体器件在第一改进操作模式下是否执行正确操作;当半导体器件在第一改进操作模式下执行正确操作时,在步骤S351中测试半导体器件以查看半导体器件在第二改进操作模式下是否执行正确操作;以及当半导体器件在第二改进操作模式下执行正确操作时,在步骤S361中将半导体器件编程为在第二改进操作模式下操作。
下面参照图3来描述测试半导体器件的方法。
根据本发明的本实施例的半导体器件测试方法不仅包括测试半导体器件以查看半导体器件是否执行正确操作,而且还包括将半导体器件编程为执行正确操作。
当开始测试操作时,首先在步骤S311中测试半导体器件在正常操作模式下是否执行正确操作。正常操作模式是用于测试半导体器件以查看半导体器件是否执行符合规格的操作的操作模式。在下文,测试半导体器件以查看半导体器件在正常操作模式下是否正确地操作的步骤被称为正常操作模式测试步骤S311。
在步骤S341中,当半导体器件通过了正常操作模式测试步骤S311时,在步骤S341中测试半导体器件在第一改进操作模式下是否执行正确操作。这一步骤被称为第一改进操作模式测试步骤S341。第一改进操作模式具有相比于正常操作模式更难于使半导体器件执行正确操作的条件。因此,在第一改进操作模式下操作的半导体器件具有比在正常操作模式下操作的半导体器件更好的特性。根据图1描述的例子,第一改进操作模式可以是存储器件的CAS潜伏时间为6的操作模式。举另一个例子,第一改进操作模式可以是半导体器件在比正常操作模式下的电压更低的电源电压下操作的操作模式。
当半导体器件在第一改进操作模式下没有执行正确操作时,半导体器件的测试操作终止且半导体器件在正常模式下操作。由于半导体器件的操作模式的默认值是正常操作模式,因此不用将半导体器件编程为在正常操作模式下操作。
当半导体器件通过了第一改进操作模式测试步骤S341时,在步骤S351中测试半导体器件在第二改进操作模式下是否执行正确操作。这个步骤被称为第二改进操作模式测试步骤S351。第二改进操作模式具有相比于第一改进操作模式更难于使半导体器件执行正确操作的条件。因此,在第二改进操作模式下操作的半导体器件可以具有比在第一操作模式下操作的半导体器件更好的特性。例如,第二改进操作模式可以是存储器件的CAS潜伏时间为5的操作模式。举另一个例子,第二改进的操作模式可以是半导体器件在比第一操作模式下的电压低的电源电压下操作的操作模式。
当半导体器件通过了第二改进操作模式测试步骤S351时,在步骤S361将半导体器件编程为在第二改进操作模式下操作。这个步骤被称为第二改进操作模式编程步骤S361。可以按照将用于设置半导体器件在第二改进操作模式下操作的设置信息SET<0:A>储存在半导体器件内部的存储器中这样的方式对半导体器件进行编程。即使电源断电,半导体器件也不会丢失其内部储存的设置信息SET<0:A>。
当半导体器件在第二改进操作模式测试步骤S351中失败时,在步骤S352中将半导体器件编程为总是在第一改进操作模式下操作。这个步骤被称为第一改进操作模式编程步骤S352。编程方法与第二改进操作模式编程步骤S361相同。
根据本发明的本实施例的半导体器件测试方法,可以将半导体器件的性能提高到它的极限。半导体器件的操作条件改变为使得半导体器件更难于执行正确操作。当半导体器件变得不能在改变的操作条件中的某个条件下执行正确操作时,将半导体器件编程为在之前的操作条件下操作。这种方法可以将半导体器件的特性提高到它的极限。因此,对于本领域技术人员而言明显的是,第二改进操作模式可以不是最终的测试操作模式,并且可以针对半导体器件的更好的操作特性来增加改进操作模式的数量。
在图3中,在通过正常操作模式测试步骤S311之后执行的测试操作是用于改进半导体器件的特性的测试操作。
在图3中,在正常操作模式测试步骤S311中失败后执行的测试操作是用于防止半导体器件被丢弃的测试。用于防止半导体器件被丢弃的测试是以与参照图1所描述的半导体器件测试方法相同的方法来执行的。步骤S311与步骤S111相同且步骤S321与步骤S121相同,而步骤S322与步骤S122相同,且步骤S331与步骤S131相同。此外,步骤S332与步骤S132相同。另外,正常操作模式与第一操作模式相同,且第一防止操作模式与第二操作模式相同。第二防止操作模式与第三操作模式相同。因此,第一防止操作模式是相比于正常操作模式半导体器件更有可能执行正确操作的操作模式,而第二防止操作模式是相比于第一防止操作模式半导体器件更有可能执行正确操作的操作模式。
当半导体器件的性能高于使用者所决定的水平时,例如高于规格时,可以执行这种测试方法来改进半导体器件的特性。此外,当半导体器件的性能低于使用者所决定的水平时,可以执行这种测试方法来防止半导体器件被丢弃,即使可能降低半导体器件的特性。
半导体器件测试方法可以包括正常操作模式测试步骤S311和在通过了正常操作模式测试步骤S311之后的步骤。上述半导体器件测试方法改进了半导体器件的特性。
当半导体器件在正常操作模式测试步骤S311或第一改进操作模式测试步骤S341中没有执行正确操作时,半导体器件的测试操作终止。当半导体器件在第二改进操作模式测试步骤S351中没有执行正确操作时——这意味着失败——则半导体器件的测试操作在第一改进操作模式编程步骤S352之后终止。
根据本发明的实施例,当半导体器件有缺陷时,通过改变半导体器件的操作环境,半导体器件可以执行测试操作,并且可以将半导体器件编程为在半导体器件执行正确操作的操作环境下操作。
此外,可以通过检测半导体器件可最大限度执行其操作的操作环境并且将半导体器件编程为在检测到的操作环境下操作来改进半导体器件的特性。
虽然已经参照具体的实施例描述了本发明,但是本领域技术人员将清楚的是,在不脱离所附权利要求所限定的本发明的精神和范围的前提下可以进行各种变化和修改。

Claims (9)

1.一种用于测试半导体器件的方法,包括:
半导体器件;以及
测试装置,
其中,测试装置包括:
内部电路,被配置为执行半导体器件的多种功能;
操作设置器,被配置为在测试操作期间将内部电路设置为在多个操作模式中的任一操作模式下操作;
结果输出单元,被配置为输出内部电路的操作结果;
设置信息储存器,被配置为储存所述多个操作模式之中的与内部电路执行正确操作的操作模式相对应的设置信息;
其中,测试装置包括:
操作结果判决器,被配置为响应于结果输出单元的输出来测试并判断半导体器件的内部电路是否执行正确操作;以及
设置信息控制器,被配置为基于操作结果判决器的判断结果来改变设置信息,或者控制设置信息储存器以储存设置信息。
2.如权利要求1所述的系统,其中,半导体器件被编程为,当半导体器件满足针对所述多个操作模式中的至少一个操作模式而设置的条件时在改进操作模式下操作,使得用于设置半导体器件的设置信息储存在储存单元中。
3.如权利要求2所述的系统,其中,设置信息控制器被配置为,当半导体器件被确定为不满足针对操作模式而设置的条件时,改变设置信息并将改变了的设置信息施加给操作设置器,以及
设置信息控制器被配置为,当半导体器件被确定为满足所述条件时,控制设置信息储存器以储存与半导体器件的操作模式相对应的设置信息。
4.如权利要求1所述的系统,其中,设置信息控制器被配置为依次将与操作模式相对应的设置信息施加给操作设置器,以及操作模式从所述操作模式中的第一个到最后一个依次具有愈加容易使半导体器件满足的条件。
5.如权利要求1所述的系统,其中,半导体器件依次在多个操作模式下进行半导体器件的测试操作;且当半导体器件通过了测试时将半导体器件编程为在所述操作模式中的至少一个操作模式下操作,
其中,半导体器件进行编程,使得用于将半导体器件设置为在改进操作模式下操作的设置信息储存在设置信息储存器中。
6.如权利要求1所述的系统,其中,半导体器件在第一操作模式下进行半导体器件的第一测试操作;
当半导体器件在第一操作模式下通过了测试时,终止半导体器件的第一测试操作;以及
当半导体器件在第一操作模式下测试失败时,在第二操作模式下进行半导体器件的第二测试操作。
7.如权利要求6所述的系统,其中,当内部电路在第一操作模式下执行正确操作时,通过信号被使能,由此终止半导体器件的第一测试操作,以及当内部电路在第一操作模式下没有执行正确操作时,失败信号被使能,以使测试操作进入第二操作模式。
8.如权利要求6所述的系统,其中,当内部电路在第二操作模式下执行正确操作时,通过信号被使能,且设置信息储存器将与第二操作模式相对应的设置信息储存到其内部。
9.如权利要求6所述的系统,其中,当设置信息储存器储存了与第二操作模式相对应的设置信息时,半导体器件的测试操作终止,以及当半导体器件在正常操作模式下操作时,操作设置器响应于储存在设置信息储存器中的预先储存的设置信息而将内部电路控制为在第二操作模式下操作,以及
其中,预先储存的设置信息与对应于第二操作模式的设置信息相同。
CN201710239735.3A 2010-12-17 2011-05-13 测试半导体器件的方法和系统 Active CN107274931B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100129946A KR101218096B1 (ko) 2010-12-17 2010-12-17 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템
KR10-2010-0129946 2010-12-17
CN201110123541XA CN102568600A (zh) 2010-12-17 2011-05-13 测试半导体器件的方法和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110123541XA Division CN102568600A (zh) 2010-12-17 2011-05-13 测试半导体器件的方法和系统

Publications (2)

Publication Number Publication Date
CN107274931A true CN107274931A (zh) 2017-10-20
CN107274931B CN107274931B (zh) 2021-12-14

Family

ID=46233560

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710239735.3A Active CN107274931B (zh) 2010-12-17 2011-05-13 测试半导体器件的方法和系统
CN201110123541XA Pending CN102568600A (zh) 2010-12-17 2011-05-13 测试半导体器件的方法和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110123541XA Pending CN102568600A (zh) 2010-12-17 2011-05-13 测试半导体器件的方法和系统

Country Status (3)

Country Link
US (3) US8922235B2 (zh)
KR (1) KR101218096B1 (zh)
CN (2) CN107274931B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912905B1 (ko) 2012-08-16 2018-10-29 에스케이하이닉스 주식회사 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
KR20180007187A (ko) 2016-07-12 2018-01-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247625A (zh) * 1997-02-12 2000-03-15 西门子公司 用于最小化半导体存储器存取时间的方法
CN1479361A (zh) * 2002-08-30 2004-03-03 海力士半导体有限公司 检测低压铁电随机存取存储器的低压检测器和方法及系统
CN1808131A (zh) * 2005-01-20 2006-07-26 因芬尼昂技术股份公司 用于集成电路测试的内部参考电压产生
US20060190786A1 (en) * 2005-02-23 2006-08-24 Nec Electronics Corporation Semiconductor integrated circuit and method of tesiting semiconductor integrated circuit
CN101176009A (zh) * 2005-05-12 2008-05-07 国际商业机器公司 确定最小操作电压的自测试电路
US7639002B1 (en) * 2001-12-20 2009-12-29 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods
CN101729056A (zh) * 2008-10-14 2010-06-09 海力士半导体有限公司 半导体存储器装置的调整电路和其调整方法
CN101743598A (zh) * 2007-07-13 2010-06-16 飞思卡尔半导体公司 用于存储器的动态电压调节
CN101752009A (zh) * 2008-12-16 2010-06-23 联华电子股份有限公司 静态随机存取存储器的操作电压的调整方法
US20100246298A1 (en) * 2009-03-31 2010-09-30 Shayan Zhang Integrated circuit memory having assisted access and method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
US5724502A (en) 1995-08-07 1998-03-03 International Business Machines Corporation Test mode matrix circuit for an embedded microprocessor core
JP2004198367A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 半導体装置及びその試験方法
KR100511047B1 (ko) * 2003-12-08 2005-08-30 삼성전자주식회사 반도체 메모리 테스트 방법 및 이를 수행하기 위한 장치,테스트용 반도체 메모리
US20050289287A1 (en) * 2004-06-11 2005-12-29 Seung-Man Shin Method and apparatus for interfacing between test system and embedded memory on test mode setting operation
US7412635B1 (en) * 2004-10-01 2008-08-12 Xilinx, Inc. Utilizing multiple bitstreams to avoid localized defects in partially defective programmable integrated circuits
US7587643B1 (en) * 2005-08-25 2009-09-08 T-Ram Semiconductor, Inc. System and method of integrated circuit testing
JP4967532B2 (ja) 2006-08-25 2012-07-04 富士通セミコンダクター株式会社 半導体集積回路および半導体集積回路のテスト方法
JP4345798B2 (ja) 2006-10-12 2009-10-14 エルピーダメモリ株式会社 積層型半導体装置及びそのテスト方法
KR100878301B1 (ko) 2007-05-10 2009-01-13 주식회사 하이닉스반도체 다중 테스트 모드를 지원하는 테스트 회로
US7928755B2 (en) * 2008-02-21 2011-04-19 Verigy (Singapore) Pte. Ltd. Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test
CN101794621A (zh) 2009-02-01 2010-08-04 金士顿科技(上海)有限公司 利用电可擦可编程只读存储器的缺陷表制造存储器模块的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247625A (zh) * 1997-02-12 2000-03-15 西门子公司 用于最小化半导体存储器存取时间的方法
US7639002B1 (en) * 2001-12-20 2009-12-29 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods
CN1479361A (zh) * 2002-08-30 2004-03-03 海力士半导体有限公司 检测低压铁电随机存取存储器的低压检测器和方法及系统
CN1808131A (zh) * 2005-01-20 2006-07-26 因芬尼昂技术股份公司 用于集成电路测试的内部参考电压产生
US20060190786A1 (en) * 2005-02-23 2006-08-24 Nec Electronics Corporation Semiconductor integrated circuit and method of tesiting semiconductor integrated circuit
CN101176009A (zh) * 2005-05-12 2008-05-07 国际商业机器公司 确定最小操作电压的自测试电路
CN101743598A (zh) * 2007-07-13 2010-06-16 飞思卡尔半导体公司 用于存储器的动态电压调节
CN101729056A (zh) * 2008-10-14 2010-06-09 海力士半导体有限公司 半导体存储器装置的调整电路和其调整方法
CN101752009A (zh) * 2008-12-16 2010-06-23 联华电子股份有限公司 静态随机存取存储器的操作电压的调整方法
US20100246298A1 (en) * 2009-03-31 2010-09-30 Shayan Zhang Integrated circuit memory having assisted access and method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KWAN-HEE ETC: "Low-power read circuit with self-adjusted column pulse width for diode-switch resistive RAMs", 《IEICE ELECTRONICS EXPRESS》 *

Also Published As

Publication number Publication date
US9274162B2 (en) 2016-03-01
KR20120068355A (ko) 2012-06-27
US8922235B2 (en) 2014-12-30
US9285414B2 (en) 2016-03-15
CN107274931B (zh) 2021-12-14
KR101218096B1 (ko) 2013-01-03
US20150084667A1 (en) 2015-03-26
CN102568600A (zh) 2012-07-11
US20150084665A1 (en) 2015-03-26
US20120153984A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
US7284167B2 (en) Automated tests for built-in self test
EP1657722B1 (en) Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features
US6651202B1 (en) Built-in self repair circuitry utilizing permanent record of defects
US7260758B1 (en) Method and system for performing built-in self-test routines using an accumulator to store fault information
JP3962337B2 (ja) システム・オン・チップ設計のための階層的ビルトイン・セルフテスト
US6438044B2 (en) Semiconductor memory device and method of testing the same
EP0849675B1 (en) Volatile memory chip with non-volatile memory locations for storing quality information
US7646655B2 (en) Memory device with fail search and redundancy
US6862721B2 (en) Method for identification of faulty or weak functional logic elements under simulated extreme operating conditions
CN111312321A (zh) 一种存储器装置及其故障修复方法
US8570820B2 (en) Selectable repair pass masking
CN101763901B (zh) 在片自测试自修复方法
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
KR20100015943A (ko) 퓨즈 번 상태 머신 및 퓨즈 다운로드 상태 머신에 기초한 내장 메모리 복구
WO2002103522A2 (en) System and method for built in self repair of memories using speed stress test
CN103310849B (zh) 测试电路、存储器系统以及存储器系统的测试方法
CN107274931A (zh) 测试半导体器件的方法和系统
CN104733048A (zh) 一种提高大容量反熔丝存储器成品率的方法
US7672803B1 (en) Input of test conditions and output generation for built-in self test
CN104916331A (zh) 基于形状的存储器测试方法及测试电路
Chen Hierarchical built-in self-test for system-on-chip design
US7904766B1 (en) Statistical yield of a system-on-a-chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Gyeonggi Do, South Korea

Patentee after: Sk Hynix Inc.

Country or region after: Republic of Korea

Address before: Gyeonggi Do, South Korea

Patentee before: HYNIX SEMICONDUCTOR Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right

Effective date of registration: 20240614

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea