CN107210264B - 磁存储器、将数据写入磁存储器的方法及半导体装置 - Google Patents

磁存储器、将数据写入磁存储器的方法及半导体装置 Download PDF

Info

Publication number
CN107210264B
CN107210264B CN201580074919.8A CN201580074919A CN107210264B CN 107210264 B CN107210264 B CN 107210264B CN 201580074919 A CN201580074919 A CN 201580074919A CN 107210264 B CN107210264 B CN 107210264B
Authority
CN
China
Prior art keywords
layer
deformable substrate
device element
spin device
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580074919.8A
Other languages
English (en)
Other versions
CN107210264A (zh
Inventor
福泽英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Green Corp
Original Assignee
Green Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Green Corp filed Critical Green Corp
Publication of CN107210264A publication Critical patent/CN107210264A/zh
Application granted granted Critical
Publication of CN107210264B publication Critical patent/CN107210264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁存储器，具有可变形基板、与可变形基板耦合并且将数据存储为磁化方向的至少一个自旋器件元件、以及用于弯曲可变形基板的弯曲机构。可变形基板的上表面和/或下表面中的至少一个面向未填充有固体物质的空间。

Description

磁存储器、将数据写入磁存储器的方法及半导体装置
技术领域
本发明涉及磁存储器、到该磁存储器的数据写入方法和半导体装置。
背景技术
对磁存储器已经实施广泛研究和开发活动，磁存储器被预期作为具有高速操作、大容量和降低功耗的非易失性存储器。近年来最广泛研究的一种磁存储器为STT-MRAM(自旋转移力矩磁阻随机存取存储器)。STT-MRAM为通过使用自旋转移力矩来实现将数据写入存储单元的磁存储器，对减小的存储单元大小，享有降低写入电流的优点。预期该优点在同时实现大存储容量和降低功耗方面是有利的。
不幸的是，事实上，在满足该预期和实现磁存储器的商业化方面仍然存在相当大的问题。最显著的一个问题是难以同时满足这三个需求：数据读取灵敏度、数据稳定性和数据写入功率(数据写入操作中消耗的电力)。这三个需求相互具有折衷关系。即使满足三个需求中的一个或两个，也会牺牲另一个或两个需求。当增加MR(磁阻)比以提高数据读取灵敏度并由此减少读取操作的误差率时，使得难以降低生成自旋转移力矩所需的数据写入功率。相反也适用。关于数据写入功率和数据稳定性之间的关系，数据稳定性与磁各向异性能KuV(其中，Ku为磁各向异性常数，以及V为体积)成比例增加，而数据写入功率也与磁各向异性能KuV成比例地增加。因此，数据稳定性的改进不可避免地增加数据写入功率。
另一情形是如果减小生成自旋转移力矩的写入功率，这意味着在读取电流和写入电流之间存在减小的余量。在读取操作期间会导致干扰磁层，影响误码率。因此，非常难以满足降低写入功率和可靠读取操作的需求。
由此所述，尽管通过当前技术，可以单个地满足上述三个需求中的每一个，但由于折衷关系，通过当前技术难以同时满足这三个需求。如果解决上述三个需求中的两个之间的冲突，会有效地促进磁存储器的商业化。
应注意到，下述文献公开了相关磁存储器。Applied Physics Letters 99,063108(2011)(非专利文献1)和Applied Physics Letters 104,232403(2014)(非专利文献2)公开了压电膜与磁性膜耦合的磁存储器。
U.S.专利申请公开No.2013/0062714 A(专利文献1)公开了由将应力施加到MTJ的膜覆盖MTJ(磁性隧道结)的磁存储器。U.S.专利申请公开No.2013/0250661 A(专利文献2)还公开了用于将应力施加到磁存储器的存储单元的结构。
日本专利申请公开No.2012-9786 A(专利文献3)公开了将压电体沉积在压电体在记录层上导致磁效应的位置的磁存储器。磁存储器被配置成通过在将信息记录到记录层中，将电场施加到压电体，生成降低记录层的矫顽力的应力，由此降低记录所需的自旋注入电流。该专利文献还公开了仅在存储元件和压电元件的主体下的位置的衬底中形成空白空间。
U.S.专利申请公开Nos.2012/0267735 A(专利文献4)和2013/0064011 A(专利文献5)公开了压电层与磁阻层耦合以将应力施加到磁阻层的磁存储器。
U.S.专利申请公开No.2013/0334630 A(专利文献6)公开了在磁存储器的存储单元中提供应力补偿材料以减少净应力的结构。
U.S.专利申请公开No.2014/0197505 A(专利文献7)公开了用在容纳磁存储器芯片的封装中的磁屏蔽结构。
引用列表
专利文献
[专利文献1]U.S.专利申请公开No.2013/0062714 A
[专利文献2]U.S.专利申请公开No.2013/0250661 A
[专利文献3]日本专利申请公开No.2012-9786 A
[专利文献4]U.S.专利申请公开No.2012/0267735 A
[专利文献5]U.S.专利申请公开No.2013/0064011 A
[专利文献6]U.S.专利申请公开No.2013/0334630 A
[专利文献7]U.S.专利申请公开No.2014/0197505 A
非专利文献
[非专利文献1]Applied Physics Letters 99,063108(2011)
[非专利文献2]Applied Physics Letters 104,232403(2014)
发明内容
因此，本发明的一个目的是提供用于减轻磁存储器中数据稳定性和数据写入功率之间的冲突的技术。
本领域的技术人员从附图和下述公开内容，将理解本发明的其他目的和新特征。
在本发明的方面中，一种磁存储器，包括：可变形基板；与可变形基板耦合并且将数据存储为磁化方向的自旋器件元件，以及弯曲可变形基板的弯曲机构。可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。
在本发明的另一方面中，提供一种适合于上述磁存储器的数据写入方法。数据写入方法包括：在通过弯曲机构弯曲可变形基板的状态中，通过将写入信号馈送到自旋器件元件来将数据写入自旋器件元件。
在本发明的又一方面中，一种半导体装置，包括：磁存储器；以及将磁存储器并入在封装中形成的密封空间中的封装。磁存储器包括：可变形基板；与可变形基板耦合并且将数据存储为磁化方向的至少一个自旋器件元件，以及弯曲可变形基板的弯曲机构。密闭空间包括可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间的空腔。
在本发明的又一方面中，一种制造磁存储器的方法，包括：在集成晶体管的半导体衬底上形成牺牲层；在牺牲层上形成可变形基板；在可变形基板上形成自旋器件元件，自旋器件元件将数据存储为磁化方向；形成耦合可变形基板的压电层；以及通过去除牺牲层的至少一部分，形成未填充有固体物质的空间，使得可变形基板的下表面面向该空间。
本发明提供用于有效地减轻磁存储器中，数据稳定性和数据写入功率之间的冲突的技术。
附图说明
从结合附图的下述描述，本发明的上述和其他优点和特征将是显而易见的。
图1A是示出本发明的一个实施例中的磁存储器的示例性原理结构的剖视图；
图1B是示出图1A中所示的磁存储器的面内结构的平面图；
图1C是示出本实施例中的磁存储器的改进的结构的剖视图；
图2A是示出本实施例中的磁存储器的自旋器件元件(存储单元)的示例性数据写入方法的流程图；
图2B是示出本实施例中的数据写入方法的改进的流程图；
图3是示出图2A所示的数据写入方法中，磁存储器的初始状态的一个示例的剖视图；
图4是示出本实施例的磁存储器的数据写入方法的剖视图；
图5A是示出本实施例中的磁存储器的数据写入方法的剖视图，该数据写入方法使用自旋极化电流用于数据写入；
图5B是示出本实施例中的磁存储器的数据写入方法的剖视图，该数据写入方法使用自旋极化电流用于数据写入；
图6A是示出本实施例中的磁存储器的数据写入方法的剖视图，该数据写入方法使用电流感应磁场用于数据写入；
图6B是示出本实施例中的磁存储器的数据写入方法的剖视图，该数据写入方法使用电流感应磁场用于数据写入；
图7A是示出本实施例中的磁存储器的另一数据写入方法的剖视图，该数据写入方法使用电流感应磁场用于数据写入；
图7B是示出本实施例中的磁存储器的其他数据写入方法的剖视图，该数据写入方法使用电流感应磁场用于数据写入；
图8是示出在图2A所示的数据写入方法中，完成数据写入后，磁存储器的状态的剖视图；
图9A是示出可变形基板的可变形部分的Z方向中的位移的X轴方向的示例性分布的图；
图9B是示出可变形基板的可变形部分的Z方向中的位移的Y轴方向的示例性分布的图；
图9C是示出本实施例中的磁存储器的自旋器件元件的优选排列的剖视图；
图9D是示出本实施例中的磁存储器的自旋器件元件的优选排列的平面图；
图10是概念地示出本实施例中包括使用压电效应来弯曲可变形基板的机构的磁存储器的结构的一个示例的剖视图；
图11是示出将数据写入到图10所示的磁存储器的方法的流程图；
图12是概念性地示出本实施例中包括使用压电效应来弯曲可变形基板的机构的磁存储器的结构的另一示例的剖视图；
图13是概念性地示出本实施例中包括使用在电容器电极之间施加的力来弯曲可变形基板的机构的磁存储器的结构的一个示例的剖视图；
图14是示出将数据写入到图13所示的磁存储器的方法的流程图；
图15A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的一个示例的剖视图；
图15B是示出图15A的磁存储器的结构的平面图；
图15C是示出本实施例的磁存储器中的自旋器件元件的优选排列的剖视图；
图15D是示出本实施例的磁存储器中的自旋器件元件的优选排列的平面图；
图16A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的另一示例的剖视图；
图16B是示出图16A的磁存储器的结构的平面图；
图17A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的又一示例的剖视图；
图17B是示出图17A的磁存储器的结构的平面图；
图18是示出在一个实施例中制造图15A和15B中所示的磁存储器的示例性方法的流程图；
图19A是示出在一个实施例中制造图15A和15B中所示的磁存储器的方法的剖视图；
图19B是示出在一个实施例中制造图15A和15B中所示的磁存储器的方法的剖视图；
图19C是示出在一个实施例中制造图15A和15B中所示的磁存储器的方法的剖视图；
图19D是示出在一个实施例中制造图15A和15B中所示的磁存储器的方法的剖视图；
图19E是示出在一个实施例中制造图15A和15B中所示的磁存储器的方法的剖视图；
图20是示出在一个实施例中制造图17A和17B中所示的磁存储器的示例性方法的流程图；
图21A是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图21B是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图21C是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图21D是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图21E是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图21F是示出在一个实施例中制造图17A和17B中所示的磁存储器的方法的剖视图；
图22A是示出在一个实施例中通过使用晶圆键合技术来制造磁存储器的方法的剖视图；
图22B是示出在一个实施例中通过使用晶圆键合技术来制造磁存储器的方法的剖视图；
图22C是示出在一个实施例中通过使用晶圆键合技术俩制造磁存储器的方法的剖视图；
图23A是示出在一个实施例中存储单元阵列的每个块的构造配置的一个示例的透视图；
图23B是示出包含各自如图23A所示地构造的多个块的存储单元阵列的结构的一个示例的平面图；
图23C是示意性地示出图23B所示的截面A-A上的存储单元阵列的结构的剖视图；
图24是示出在一个实施例中存储单元阵列的每个块中的互连布线的一个示例的平面图；
图25是示出在一个实施例中存储单元阵列中的互连布线的一个示例的平面图；
图26是示出在一个实施例中存储单元阵列中的每个块的结构的另一示例的透视图；
图27是示出在一个实施例中包含各自如图26所示地构造的多个块的存储单元阵列的结构的一个示例的平面图；
图28是示出在一个实施例中存储单元阵列的每个块中的互连布线的另一示例的平面图；
图29是示出在一个实施例中包含各自如图28所示地构造的多个块的存储单元阵列的互连布线的另一示例的平面图；
图30是示出在一个实施例中存储单元阵列的每个块的结构的又一示例的透视图；
图31是示出在一个实施例中存储单元阵列的每个块的结构的又一示例的透视图；
图32是示出如图31所示的存储单元阵列的每个块的结构的平面图；
图33是示出在一个实施例中存储单元阵列的每个块的结构的又一示例的透视图；
图34是示出图33所示的每个块的结构的平面图；
图35是示出在一个实施例中封装磁存储器的封装的结构的一个示例的剖视图；
图36是示出一个实施例的半导体集成电路的结构的剖视图，其中，一体地集成磁存储器和处理电路(逻辑电路)；
图37A是示出封装图36所示的半导体集成电路的封装的一个示例的剖视图；
图37B是示出封装图36所示的半导体集成电路的封装的另一示例的剖视图；
图38是示出在一个实施例中，在单独的芯片中集成磁存储器和处理电路(逻辑电路)的半导体装置的结构的剖视图；
图39A是示出封装图38所示的半导体装置的封装的结构的一个示例的剖视图；以及
图39B是示出封装图38所示的半导体装置的封装的结构的另一示例的剖视图。
具体实施方式
在下文中，将参考附图，描述本发明的优选实施例。在附图和下述描述中，由相同或对应的参考数字表示相同或类似的元件。应注意到在附图中，强调示出各个封装，使得将容易理解各个实施例的操作原理，并且所示的部件的尺寸不反映实际尺寸。
(磁存储器的结构和操作)
图1A是示出本发明的一个实施例中的磁存储器的示例性原理结构的剖视图，以及图1B是示出图1A中所示的磁存储器的面内结构的平面图。应注意到，在该图中，由XYZ笛卡尔坐标系示出方向。在XYZ笛卡尔坐标系中，X轴、Y轴和Z轴相互垂直。在一个实施例中，磁存储器1包括固定基体11、可变形基板12、下电极13、自旋器件元件14和上电极15。
固定基体11是支撑可变形基板12的结构构件。在图1A所示的结构中，在可变形基板12的下表面12a上耦合固定基体11。
可变形基板12被配置成可变形，使得可变形基板12能够被弯曲。可变形基板12可由硅、氧化硅、氮化硅或氮氧化硅等形成。用在SON(悬空硅)技术中的材料和工艺可以用于形成可变形基板12。可变形基板12优选地具有例如200nm至5μm的厚度。如稍后所述，本实施例中的磁存储器1被配置成使得在弯曲可变形基板12的情况下数据被写入到自旋器件元件14中。
下电极13被用作与自旋器件元件14建立电连接的导体。在图1A所示的结构中，下电极13形成在可变形基板12的上表面12b上。下电极13可以由铜(Cu)、金(Au)、银(Ag)、铝(Al)和这些金属中的两个或两个以上的合金形成。优选地，下电极13具有例如50至500nm的厚度。
具有将数据存储为磁性材料的磁化方向的功能的自旋器件元件14被用作磁存储器1的存储单元。在本实施例中，自旋器件元件14包括参考层21、间隔层22和记录层23。参考层21和记录层23在间隔层22对面彼此相对。在本实施例中，参考层21与下电极13的上表面耦合，并且间隔层22与参考层21的上表面耦合，而记录层23形成在间隔层22的上表面上。注意参考层21和记录层23的位置可以互换，记录层23可以位于间隔层22的下方，并且参考层21位于间隔层22的上方。
尽管为简化起见，在图1A(及其他图)中未示出，但是底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
同时，尽管在图1A(及其他图)中未示出，但是盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23的上方时，插入到参考层21和上电极15之间)。
参考层21和记录层23被配置成呈现自发磁化(在下文中，简称为“磁化”)，各自包括至少一个磁性膜。另一方面，间隔层22由非磁性材料形成。参考层21的磁化方向是固定的，而记录层23的磁化方向是可逆的。在图1A所示的构造中，参考层21的磁化固定在向上方向中，而记录层23的磁化在向上和向下方向之间可逆。参考层21和记录层23可由磁性材料的基本物质形成，诸如铁(Fe)、钴(Co)和镍(Ni)或包括这些磁性材料的至少一种的铁磁合金。参考层21和记录层23可以掺杂一种或多种非磁性元素。可以包含在参考层21和记录层23中的非磁性元素包括硼、碳、氮、氧、铝、硅、钛、钒、铬、锰、铜、锌、锆、铌、钼、钌、铑、钯、银、铪、钽、钨、铱、铂和金。稍后详细地论述参考层21和记录层23的优选材料和属性。
在本实施例中，自旋器件元件14将一比特数据存储为记录层23的磁化方向。在一个示例中，当将“1”记录在自旋器件元件14中时，记录层23的磁化导向向上方向，而当将数据“0”存储在自旋器件元件14中时，记录层23的磁化导向向下方向。记录层23的磁化方向与数据“0”和“1”的关联可以是相反的。
在一个实施例中，如图1A所示，参考层21和记录层23被形成为呈现垂直磁各向异性。在这种情况下，参考层21被形成为磁化在参考层21的厚度方向中是固定的，并且记录层23被形成为磁化在记录层23的厚度方向之间是可逆的。应注意到，参考层21和记录层23可以被形成为呈现面内磁各向异性，如图1C所示。
在一个实施例中，间隔层22可以由具有使得隧道电流能流过间隔层22的薄厚度的介电膜形成。在这种情况下，自旋器件元件14操作为呈现TMR效应的TMR(隧道磁阻)元件。为获得足够大的TMR效应，优选地，间隔层22由例如氧化镁(MgO)、氧化铝(AlOx)等形成。替选地，间隔层22可以由镁(Mg)、铝(Al)、硅(Si)、锆(Zr)、铪(Hf)或钽(Ta)等的氧化物、氮化物或氮氧化物形成。
间隔层22可以由金属导体形成以减少自旋器件元件14的电阻。在这种情况下，自旋器件元件14被配置成呈现巨磁阻(GMR)效应的自旋阀元件。为实现足够大的GMR效应，间隔层22可以由非磁金属，诸如铜(Cu)、金(Au)、银(Ag)和铝(Al)或这些非磁金属的合金形成。包括氧化基体和在厚度方向中穿过氧化基体的金属柱的复合间隔层可以被用作间隔层22。在这种情况下，复合间隔层的氧化基体可以由氧化铝形成，并且在厚度方向中穿过氧化基体的金属柱可以由铜(Cu)形成。间隔层22优选地具有1至3nm的厚度。
在这两种情况下，因为在参考层21和记录层23的磁化的相对方向上确定自旋器件元件14的电阻，所以通过将电压或电流施加到自旋器件元件来生成具有取决于自旋器件元件14的电阻的信号电平的感测信号(电流信号或电压信号)以及检测感测信号的信号电平，由此可以识别自旋器件元件14中存储的数据。
尽管在图1A中示出自旋器件元件14的最简单结构，可以不同地改变自旋器件元件14的结构。例如，参考层21可以由包括磁性膜和固定磁性膜的磁化的反铁磁膜的膜叠层形成。
为了补偿由参考层21生成的静态磁场，可以将合成反铁磁或反铁磁多层用作参考层21。在这种情况下，参考层21可以包括由钌(Ru)或铑(Rh)层分隔的至少两个磁性层。由于隔着钌或铑层耦合的RKKY(Ruderman-Kittel-Kasuya-Yosida)，合成反铁磁或反铁磁多层中的相邻两个磁性层的磁化导向相反方向。参考层21可以包括连续堆叠的多个合成反铁磁或反铁磁多层，以便最小化由参考层21生成并且施加到记录层23的静态场。
记录层23可以形成为包括多个磁性膜和各自铁磁地耦合相邻两个磁性薄膜的非磁性膜的膜叠层。参考层21和记录层23可以由包括两个或两个以上层叠的磁性膜的多层叠层组成。参考层21和记录层23可以被配置为包括多个磁性膜和一个或多个非磁性膜的多层叠层，各自提供相邻两个磁性膜之间的铁磁耦合。在任一情况下，包含从由Fe、Co和Ni组成的组中选择的元素的层可以被用作参考层21和记录层23。
尽管在图1A中未示出，但底层可以位于参考层21的下方以控制参考层21的晶向。底层由包括缓冲层和种子层的多层叠层组成。缓冲层可以由从由Ti、V、Cr、Zn、Nb、Mo、Hf和Ta组成的组中选择的元素中的至少一个形成；这些元素是产生缓冲效应的典型元素。缓冲层可以由包括这些元素中的一个或多个的合金形成。在缓冲层的上表面上形成以控制参考层21的晶向的种子层可以由示出fcc(面-心立方)晶向、bcc(体-心立方)晶向或hcp(六角密堆积)晶向的金属形成。种子层可以由包含Cu、Ru或NiFe的层形成。种子层可以掺杂一个或多个其他元素。
上电极15被用来与自旋器件元件14建立电气连接。在图1A所示的结构中，上电极15与记录层23的上表面耦合。上电极15可以由例如铜(Cu)、金(Au)、银(Ag)、铝(Al)或这些金属中的两个或两个以上的合金形成。上电极15优选地具有例如50至500nm的厚度。
介电层16形成在自旋器件元件14的侧表面上，以保护自旋器件元件14。介电层16覆盖堆叠参考层21、间隔层22和记录层23的膜叠层的侧表面。
在本实施例中，可变形基板12被形成为使得可变形基板12的下表面12a(即，与形成自旋器件元件14的表面相对的表面)和上表面12b(即，在其上形成自旋器件元件14的表面)中的至少一个面向未填充有固体物质的空间。本文引用的“未填充有固体物质的空间”被填充有流体，包括气体(诸如空气、氮气)和液体。替选地，可以使未填充有固体物质的空间被真空化。
详细地，在本实施例中，可变形基板12的下表面12a面向未填充有固体物质的空间17。参考图1B，应注意到，直接面向未填充有固体物质的空间17的可变形基板12的部分被称为可变形部分30。自旋器件元件14形成在可变形基板12的可变形部分30上。换句话说，相对于可变形部分30，自旋器件元件14位于Z轴方向上。
本实施例的磁存储器1被配置成使得可变形部分30的X轴方向(第一方向)的末端为固定端，并且Y轴方向中的末端为自由端(非固定端)。在图1B中，面向可变形部分30的-X方向的固定端由数字30a表示，并且面向+X方向的固定端由数字30b表示。此外，面向可变形部分30的-Y方向的自由端由数字30c表示，而面向+Y方向的自由端由数字30d表示。为在可变形部分30的Y轴方向的末端上形成自由端30c和30d，面向可变形基板12的至少可变形部分30的Y轴方向的端面面向未填充有固体物质的空间。
图2A是示出本实施例中到图1A所示的磁存储器1的自旋器件元件14(存储单元)的示例性数据写入方法的流程图。图3示出磁存储器1的初始状态。假定例如，记录层23的磁化初始导向向上方向以将数据“1”存储在自旋器件元件14。
如图4所示，当将数据写入自旋器件元件14时，弯曲可变形基板12(在步骤S11)。应注意到在图1A中未示出弯曲可变形基板12的机构(弯曲机构)。使用压电效应的机构或使用施加在一对电容器电极之间的力的机构可以被用作弯曲可变形基板12的弯曲机构。在下文中，将详细地描述弯曲可变形基板12的弯曲机构的结构。
当通过任意方法弯曲可变形基板12时，机械应力被施加到自旋器件元件14。该应力在自旋器件元件14中生成张力。当生成张力时，记录层23的磁化方向从初始磁化方向倾斜。该现象是通过取决于张力量的磁致伸缩效应，由记录层23的磁各向异性的变化引起。磁致伸缩效应被认为是磁体的张力取决于磁化状态改变以及磁体的磁化状态取决于施加到磁体的张力改变的现象。严格来说，后一效应应当被称为逆磁致伸缩效应，然而，在本申请中，这些效应统称为磁致伸缩效应，因为磁致伸缩效应广义上通常指包含狭义上的磁致伸缩效应和逆磁致伸缩效应这两者。
由于记录层23的磁各向异性的变化引起的记录层23的磁化方向从初始磁化方向倾斜，记录层23处于其磁化易于反向的状态。该状态在下文中被称为“半选”。通过弯曲可变形基板12而将张力施加到自旋器件元件14允许使自旋器件元件14暂时处于自旋器件元件14具有降低的数据稳定性的状态。
为将足够大的张力施加到自旋器件元件14，增加可变形基板12的位移(弯曲量)是有效的。较大地弯曲可变形基板12导致将较大的应力施加到自旋器件元件14，这导致自旋器件元件14的记录层23中的较大张力。在记录层23中产生较大的张力对提取本实施例的磁存储器的效果有效。即使记录层23的磁致伸缩是不变的，可变形基板12的较大位移也会增加本实施例的磁存储器的效果，即，减少写入功耗，而不牺牲数据保留的稳定性。同样，由于除通过提高自旋转移力矩(STT)效应的效率，还实现了写入功耗的降低，不呈现大的STT效应的磁性层能被用作记录层23。这意味着即使读取电流相对较大，读取电流也不会影响记录层23的数据稳定性。这当仅通过提高自旋转移力矩(STT)效应的效率降低写入功率时的情形相当不同。
同样，如下文详细所述，当然优选地是记录层23的磁致伸缩较大，以获得较大的磁致伸缩效应。
应注意到本实施例的磁存储器1被配置成使得可变形基板12的下表面12a和上表面12b中的至少一个面向“未填充有固体物质的空间”并且这允许可变形基板12变形足够大的位移。本文引用的“未填充有固体物质的空间”可以填充有流体，包括气体(例如空气和氮)和液体，或被真空化。
更具体地说，在图1A所示的结构中，可变形基板12的下表面12a(可变形基板12的与形成自旋器件元件14的表面相对的表面)部分面向未填充有固体物质的空间17，并且自旋器件元件14被布置成隔着可变形基板1与空间17相对。该结构对增加可变形基板12的位移以增加施加到自旋器件元件14的应力特别有用。施加到自旋器件元件14的较大应力导致自旋器件元件14较大张力。在自旋器件元件14的记录层23中生成的张力对本实施例的磁存储器很重要。应注意到，在图1A所示的结构中，由适当的介电薄膜覆盖可变形基板12的下表面12a的未形成自旋器件元件14的部分以保护。
此外，对应于所需数据的写入信号，即，使记录层23的磁化方向导向对应于所需数据的方向的信号被馈送到自旋器件元件14(在步骤S12)。由于磁致伸缩效应为单轴效应而不是单向效应，仅利用磁致伸缩效应来使记录层23的磁化方向(对应于数据“0”或“1”)导向所需方向是不可能的；在记录层23中施加的磁致伸缩效应仅实现使记录层23的磁化从记录层23的磁各向异性的方向最大倾斜约90度的效果。对应于所需数据的写入信号被馈送到自旋器件元件14以将记录层23的磁各向异性限定到仅一个方向。写入信号是将自旋转移力矩施加到记录层23的写入电流，或电流感应的磁场。
图5A和5B概念性地示出将写入电流Iw馈送到自旋器件元件14作为写入信号的操作的一个示例。在数据写入中，生成在下电极13和上电极15之间流动的写入电流Iw。由于写入电流Iw经过均由磁性材料形成的参考层21和记录层23，写入电流Iw将自旋转移力矩施加在记录层23的磁化上。可以通过确定取决于记录层23的磁化要被导向的方向，即，要写入到自旋器件元件14中的数据的写入电流Iw的方向，可以将所需数据写入自旋器件元件14中。
详细地，当在数据写入中记录层23的磁化要被导向与参考层21的磁化方向相反的方向时，如图5A所示，生成写入电流Iw以便从下电极13流向上电极15。在这种情况下，由于写入电流Iw从参考层21经由间隔层22流向记录层23，自旋转移力矩被施加到记录层23的磁化以使记录层23的磁化被导向与参考层21的磁化相反的方向。另一方面，当在数据写入中记录层23的磁化要被导向与参考层21的磁化相同的方向时，生成写入电流Iw以便从上电极15流向下电极13，如图5B所示。在这种情况下，由于写入电流Iw经由间隔层22从记录层23流向参考层21，自旋转移力矩被施加到记录层23的磁化以使记录层23的磁化被导向与参考层21的磁化相同的方向。
图6A和6B概念性地示出将电流感应的磁场馈送到自旋器件元件14作为写入信号的操作的一个示例。当执行该操作时，写入电流线18A被布置在自旋器件元件14附近。在图6A和6B所示的结构中，写入电流线18A位于相对于自旋器件元件14的侧面。
在数据写入中，生成以对应于将写入的数据的方向——即记录层23的磁化被导向的方向流过写入电流线18A的写入电流Iw。通过由流过写入电流线18A的写入电流Iw生成的电流感应的磁场Hw，记录层23的磁化被导向所需的方向。在图6A和6B所示的结构中，当在数据写入中记录层23的磁化被导向与参考层21的磁化的相反方向时，生成以向图外的方向流过写入电流线18A的写入电流Iw(见图6A)。另一方面，当在数据写入中记录层23的磁化被导向与参考层21的磁化相同的方向时，生成在该方向中，以向图内的方向流过写入电流线18A的写入电流Iw(见图6B)。
应注意到，根据写入电流线和自旋器件元件14之间的位置关系，适当地选择流过写入电流线以生成电流感应的磁场的写入电流的方向。图7A和7B示出在生成电流感应的磁场的写入电流线18B位于自旋器件元件14下方的情况下的写入操作。在图7A和7B所示的结构中，当在数据写入中记录层23的磁化要被导向参考层21的磁化的相反方向时，生成以向图内的方向流过写入电流线18B的写入电流Iw(见图7A)。另一方面，当在数据写入中记录层23的磁化要被导向与参考层21的磁化相同的方向时，生成以向图外的方向流过写入电流线18B的写入电流Iw(见图7B)。
通过在弯曲可变形基板12的状态下，将对应于所需数据的写入信号(例如自旋极化的电流或电流感应的磁场)馈送到自旋器件元件14，将所需数据写入自旋器件元件14中(在步骤S13)。
接下来，停止弯曲可变形基板12(在步骤S14)。上述过程完成数据写入。图8示出已经完成数据写入的状态下的磁存储器1；如图8所示，记录层23的磁化被导向与图3所示的原始状态(初始状态)相反的方向。通过数据写入，向下反转记录层23的磁化，并且使自旋器件元件14位于例如存储数据“0”的状态中。
由于通过施加到自旋器件元件14的张力引起的磁致伸缩效应辅助数据写入，即使呈现良好数据稳定性的磁性材料被用作自旋器件元件14的记录层23，上述操作也有效地以降低的数据写入功率实现数据写入。换句话说，本实施例中的磁存储器1和数据写入方法有利地减轻数据稳定性和数据写入功率之间的冲突。
应注意到，尽管图2A的流程图示出在馈送对应于所需数据的写入信号前(步骤S12)，开始弯曲可变形基板12的操作(步骤S11)的过程，但是这两个操作的顺序可以颠倒。图2B是示出在弯曲可变形基板12的操作(步骤S11)前，开始馈送对应于写入所需数据的写入信号的操作的数据写入的过程的流程图。然而，应注意到，与图2A所示的过程相比，图2B所示的过程不期望延长生成写入电流的持续时间。因此，图2A所示的过程，即，首先执行弯曲可变形基板12的操作(该操作仅要求降低的功率)，然后将写入信号馈送到自旋器件元件14的过程是优选的。
在下文中，详细地论述本实施例中的参考层21和记录层23的优选材料和结构。由于通过弯曲可变形基板12生成的磁致伸缩效应被用来倾斜记录层23的磁化方向，所以记录层23的磁致伸缩λ的较大绝对值(因为磁致伸缩λ取正负号，因此使用术语“绝对值)是优选的，但与记录层23相比，参考层21的磁致伸缩λ的绝对值较小是优选的。目的在于当弯曲可变形基板12时，使记录层23的磁化方向的倾斜远大于参考层21的磁化方向的倾斜。基于用于可变形基板12的固定的弯曲量的磁致伸缩λ的绝对值来确定磁化方向的倾斜量。由下述表达式(1)来表示由施加应力引起的记录层23的磁化方向的倾斜量：
(1/2)ΔHk.Bs=(3/2)Δσ·λ，…(1)
其中，Bs是记录层23的饱和磁化强度，以及λ是记录层23的磁致伸缩。这些参数是取决于记录层23的材料及附近薄膜结构的物理特性。左侧的参数ΔHk表示记录层23的磁各向异性场的变化量并且对应于记录层23的磁化方向的倾斜量。右侧的参数Δσ表示由弯曲可变形基板12引起的施加到记录层23的应力的变化量。表达式(1)显示出为增加记录层23的倾斜量，增加可变形基板12的弯曲量是有效的。同时，为实现ΔHk的较大改变，用于记录层23的磁致伸缩λ的较大绝对值是有效的。注意在表达式(1)的右侧描述这些参数。相反，对参考层21，减少磁致伸缩λ的绝对值是优选的，因为期望当弯曲可变形基板12时，减少参考层21的磁化方向的倾斜。
如上所述，优选地增加记录层23的磁致伸缩λ的绝对值。在一个实施例中，记录层23的磁致伸缩λ的绝对值优选地大于1×10-5，并且进一步优选地大于1×10-4。相对于记录层23的磁致伸缩λ的绝对值与参考层21的磁致伸缩λ的绝对值之间的关系，记录层23的磁致伸缩λ的绝对值优选地是参考层21的磁致伸缩λ的绝对值的两倍或以上，更优选地是其10倍或以上，因为当弯曲可变形基板12时减少参考层21的磁化方向的倾斜是优选的。
为了实现用于记录层23的较大的磁致伸缩λ，优选地将超薄膜的多层叠层用作记录层23。该结构提供源自较大的界面磁各向异性的较大的磁致伸缩λ。更具体地，在一个实施例中，记录层23优选地被配置成交替地层叠钴(Co)膜和不同元素的超薄膜的多层叠层，或被配置成由N个子叠层组成的人造膜叠层，在每个子叠层中交替地层叠钴膜和不同元素的超薄膜。“不同元素”的示例可以包括镍(Ni)、钯(Pd)、银(Ag)、铱(Ir)、铂(Pt)和金(Au)。每个钴膜的厚度的范围优选的是从0.1到2.0nm，更优选地是从0.2到1.0nm。子叠层的数量N优选地是从1到10，更优选地是从2到7。
记录层23和参考层21的磁致伸缩λ的绝对值各自被确定为取决于结构和材料的物理特性值；然而，应注意到对于特定的材料成分，记录层23和参考层21的磁致伸缩λ的绝对值不一定是恒定的。具体地，当将应力施加到记录层23时，可以加大记录层23的磁致伸缩λ。通过弯曲可变形基板12，在记录层23中生成张力ε。对这一情况，磁致伸缩λ是张力ε的函数，尽管很少注意到。因此，可以将磁致伸缩λ表示为λ(ε)。在本实施例中，当在数据写入中弯曲可变形基板12时，应力σ被施加到记录层23，并且因此在记录层23中生成张力ε。因为这允许增强本实施例的优点，所以通过生成较大的张力ε来增加记录层23的磁致伸缩λ(ε)是相当有利的。为了允许磁致伸缩λ作为张力ε的函数，优选实施例是记录层23由多层叠层结构组成，在该结构中，交替地分层钴膜和不同元素的超薄膜以生成界面张力，如上所述。上述人造膜叠层是满足该需求的典型结构。为了在钴膜中生成较大的界面张力，包含在与钴膜交替层叠的超薄膜中的元素优选地具有远不同于钴的原子半径。更具体地说，从具有远大于钴的原子半径的元素中选择包含在超薄膜中的元素。因此，与钴膜交替层叠的超薄膜优选地由具有大于钴的原子半径的元素，诸如钯(Pd)和铂(Pt)而不是镍(Ni)形成。
相反，如上所述，优选地减小参考层21的磁致伸缩λ，并且因此优选地将参考层21构造成使得磁致伸缩λ不太取决于张力ε。在当参考层21被构造成使得磁致伸缩λ取决于张力ε时的情况下，与记录层23相反，优选地通过生成张力ε来减小磁致伸缩λ的绝对值。因此，参考层21优选地被构造成单层膜、减少的膜数的膜叠层或主要由铁(Fe)组成的磁性膜，而不是包含适合用作记录层23的钴(co)膜的人造膜叠层。优选的实施例是参考层21由例如掺杂非磁性元素的FePt基材料形成。包含在参考层21中的每个层的厚度优选地大于1nm，约几纳米。因此，在优选的组合中，记录层23优选地被构造成人造多层叠层，包括将钴包括为主要成分并且具有1nm或更小的厚度的第一膜，和由钯(Pd)、银(Ag)、铱(Ir)、铂(Pt)、金(Au)或这些金属中的两个或两个以上的合金等组成的第二薄膜，而参考层21优选地被构造成具有大于1nm的厚度的磁性膜或将铁(Fe)包括为主要成分的磁性膜。
当间隔层22由MgO层组成时，CoFeB层可以被插入为MgO层和参考层21之间的界面层以增强MR比。替选或附加地，当间隔层22由MgO层组成时，CoFeB层可以被插入为MgO层和记录层23之间的界面层以增强MR比。
在自旋器件元件14的记录层23中生成的张力ε还取决于可变形基板12的可变形部分30中的自旋器件元件14的布置。在下文中论述自旋器件元件14的优选排列。
图9A是示出在X轴方向上可变形基板12的可变形部分30的位移ΔZ的分布的图，以及图9B是示出在Y轴方向上的分布的图。在本实施例中，其中可变形部分30的固定端30a和30b面向X轴方向，可变形部分30的位移ΔZ在固定端30a和30b之间的中心面C取最大值，其中，中心面C被定义为垂直于X轴并且距固定端30a和30b相同距离的平面。因此，当弯曲可变形基板12时，与可变形基板12的上表面12b耦合的层处于该层混合地包括施加压缩应力的部分和施加拉伸应用的部分的状态，如图9A所示。换句话说，具有相反的应力符号的两种状态出现在与可变形基板12的上表面12b耦合的层中。
在这种情况下，如果相对于中心面C对称地布置自旋器件元件14，则会不期望地导致自旋器件元件14的记录层23混合地包括施加压缩应力的部分和施加拉伸应力的部分。因此，自旋器件元件14相对于中心面C的平面向称布置通过将应力施加到记录层23而不期望地恶化生成张力的效果，并且鉴于本实施例的磁存储器1的操作原理，该布置是不期望的。
相反，如图9B所示，无应力符号的反转出现在自由端30c和30d之间的Y轴方向上，并且在理想状态下，在中心面C附近，该应力基本上为0。尽管在实际实施方式中，应力不会变为0，但至少应力符号的反转不会出现在自由端30c和30d之间。因此，如果自旋器件元件14被布置成完全覆盖自由端30c和30d之间的可变形部分30，这不会导致应力符号的反转的问题；相反，该布置有效地增强磁致伸缩效应。
在上述考虑的基础上，在图1B所示的本实施例的磁存储器1中，自旋器件元件14被布置成使得自旋器件元件14的中心面D在+X或-X方向上相对于固定端30a和30b之间的中心面C位移，其中，自旋器件元件14的中心面D被定义为垂直于X轴方向并且距面向自旋器件元件14的-X方向的末端14a和面向+X方向的末端14b相等距离的平面。这允许将应力施加到记录层23，使得仅在记录层23上的压缩或拉伸应力是主要的。
在图1A和1B所示的磁存储器1中，自旋器件元件14被布置成满足上述需求。详细地，如图1B所示，面向自旋器件元件14的-X方向的末端14a在-X方向上相对于固定端30a和30b之间的中心面C位移，而面向自旋器件元件14的+X方向的末端14b在+X方向上相对于中心面C位移。自旋器件元件14的末端14a与中心面C的距离接近末端14b距中心面C的距离。因此，自旋器件元件14的中心面D在+X方向上相对于固定端30a和30b之间的中心面C位移。
尽管在本实施例中，自旋器件元件14被构造成在X轴方向上对齐参考层21和记录层23的位置，可以使用不是该情况的结构(例如，参考层21大于记录层23)。在这种情况下，上述论述同样适用于记录层23的中心面(该平面垂直于X轴方向并且分别距面向记录层23的-X和+X方向的末端相等距离)，代替自旋器件元件的中心面D。自旋器件元件14被布置成使得记录层23的中心面在+X或-X方向上相对于固定端30a和30b之间的中心面C位移是优选的。
为进一步增加在记录层23中生成的张力，优选地整个自旋器件元件14(或整个记录层23)在-X或+X方向上从中心面C位移。该布置允许在记录层23中生成应力，使得仅压缩或拉伸应力是主要的，并且有效地实现较大的磁致伸缩效应。在这种情况下，在面内布局中，自旋器件元件14的面积小于可变形部分30的面积的一半。图9C和9D示出在当以上述布置来布置自旋器件元件14时的情况下，磁存储器1的结构的一个示例。在图9C和9D所示的结构中，面向自旋器件元件14的-X方向的末端14a(即，面向记录层23的-X方向的末端)在+X方向上从固定端30a和30b之间的中心面C位移(尤其参见图9D)。
如从上述描述理解到，在数据写入中利用本实施例的磁存储器1中的特定弯曲机构来弯曲可变形基板12。在下文中，论述用来弯曲可变形基板12的具体机构。
优选地使用电压驱动的机构——即，通过驱动电压驱动而不生成由此通过的电流(除漏电流和临时生成的充电电流外)的机构来弯曲可变形基板12。将电压驱动的机构用作弯曲可变形基板12的机构对减少数据写入功率(在写入操作中消耗的功率)是有用的。
在一个优选实施例中，利用使用压电效应的机构来弯曲可变形基板。图10是概念性地示出包含使用压电效应来弯曲可变形基板的机构的磁存储器的结构的一个示例的剖视图。
由字符1A所示的在图10中示出的磁存储器包括可变形基板12。该可变形基板12面向下表面上未填充有固体物质的空间17。下电极13形成在可变形基板12的上表面上并且自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上参考图1A所述；自旋器件元件14包括连续堆叠以形成叠层结构的参考层21、间隔层22和记录层23。上电极15形成在自旋器件元件14的记录层23的上表面上。介电层16形成在自旋器件元件14的侧面以保护自旋器件元件14。介电层16覆盖堆叠参考层21、间隔层22和记录层23的叠层结构的侧面。
尽管为简化起见，在图10中未示出，但底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
同时，尽管在图10中未示出，但盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23的上方时，插入到参考层21和上电极15之间)。
此外，压电层24和25分别与可变形基板12的侧面12c和12d耦合。尽管图10示出压电层24和25直接与可变形基板12的侧面12c和12d耦合的结构，但压电层24和25可以经由任意种类的层而与可变形基板12的侧面12c和12d耦合。压电层24和25由诸如氮化铝(AlN)、锆钛酸铅(PZT)和氧化锆的压电材料形成。压电层24和25与固定基体11的上表面固定地耦合。在示例性实施例中，压电层24和25的厚度的范围优选地从100nm到5μm。
在压电层24的与可变形基板12的侧面12c耦合的表面相对的表面上，电极层26与压电层24耦合。附加的电极层(未示出)可以与压电层24耦合，在该压电层24上生成相对于电极层26的电势差。此外，在压电层25的与可变形基板12的侧面12c耦合的表面相反的表面上，电极层27与压电层25耦合。附加的电极层(未示出)可以与压电层25耦合，在该压电层25上生成相对于电极层27的电势差。可变形基板12位于压电层24和25之间。在电极层26和27之间，压电层24、可变形基板12和压电层25按此顺序布置；换句话说，隔着压电层24、可变形基板12和压电层25，电极层26和27彼此相对。介电层28形成在压电层25和电极层27的上表面上，并且通过介电层28，下电极13与电极层27电绝缘。尽管未示出生成相对于电极层26和27的电势差的附加的电极层，但是与自旋器件元件14耦合的下电极13也可以被用作附加的电极层中的任何一个。
在由此构造的磁存储器1A中，通过利用与压电层24和25耦合的电极层(电极层26和27和/或附加的电极层(未示出))将电场施加到压电层24和25，能弯曲可变形基板12。更具体地，当将电场施加到压电层24和25时，由于压电效应，在压电层24和25中生成张力。由于压电层24和25的张力，力被施加到可变形基板12，由此弯曲可变形基板12。
在此应注意到，在图10所示的磁存储器1A的结构中，可变形基板12的下表面的一部分面向未填充有固体物质的空间17。可变形基板12的与形成自旋器件元件14的表面相对的表面面向未填充有固体物质的空间17的结构有效地增大可变形基板12的位移(即，弯曲量)。
还应注意到，在图10所示的磁存储器1A的结构中，(除漏电流和临时充电电流外)基本上无电流生成以弯曲可变形基板12。图10所示的结构消除了生成用于弯曲可变形基板12的电流的需要，因为利用压电效应来弯曲可变形基板12。这有效地降低了数据写入功率(即，写入操作中消耗的功率)。
图11是示出将数据写入图10中所示的磁存储器1的自旋器件元件14(存储单元)中的示例性过程的流程图。在将数据写入自旋器件元件14中，将电场施加到压电层24和25来弯曲可变形基板12(在步骤S21)。当弯曲可变形基板12时，张力被施加到自旋器件元件14并且由于磁致伸缩效应，使记录层23处于上述“半选”状态。
此外，生成流过自旋器件元件14(存储单元)的写入电流(在步骤S22)。生成写入电流以经过均是磁性层的参考层21和记录层23，并且由此将自旋转移力矩施加到记录层23的磁化。根据记录层23的磁化要被导向的方向，即，要写入自旋器件元件14中的数据来选择写入电流的方向。
通过利用可变形基板12弯曲，使写入电流通过自旋器件元件14，将所需数据写入自旋器件元件14(存储单元)(在步骤S23)。
接下来，停止弯曲可变形基板12(在步骤S24)。这完成数据写入。利用可变形基板12弯曲通过自旋器件元件14生成写入电流，有效地减轻数据稳定性和数据写入功率之间的冲突，其中，自旋器件元件14形成在可变形基板12上。
应注意到，代替通过自旋器件元件14生成的写入电流，电流感应的磁场被用来将数据写入自旋器件元件14(存储单元)。在这种情况下，如图6A、6B、7A和7B所示，例如，写入电流线布置在自旋器件元件14附近，并且通过写入电流线施加写入电流来生成用于数据写入的电流感应的磁场。
尽管图11的流程图示出在通过自旋器件元件14生成用于写入所需数据的写入电流的操作(步骤S22)之前开始弯曲可变形基板12的操作(步骤S21)的过程，但是这两个操作的顺序可以颠倒。然而，应注意到，与图11所示的过程相比，该过程不期望地延长生成写入电流期间的持续时间。因此，首先执行弯曲可变形基板12的操作(该操作仅要求降低的功率)，然后将写入信号馈送到自旋器件元件14的图11所示的过程反而是优选的实施例。
图12是概念性地示出包含使用压电效应来弯曲可变形基板的机构的磁存储器1B的构造的另一示例的剖视图。磁存储器1B包括固定基体11，并且可变形基板31与固定基体11的上表面耦合。可变形基板31在其下表面上面向未填充有固体物质的空间17。下电极13形成在可变形基板31的上表面上，而自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上参考图1A所述，自旋器件元件14包括连续地堆叠以形成叠层结构的参考层21、间隔层22和记录层23。尽管为简化起见，在图12中未示出，但底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
可变形基板31包括介电层31a、核心层31b、压电层32，33、电极层34，35和介电层31c。介电层31a形成在固定基体11的上表面上。压电层32，33和核心层31b形成在介电层31a的上表面上，并且电极层34和35分别形成在压电层32和33的上表面上。在其上生成相对于电极层34的电势差的附加的电极层可以进一步与压电层32耦合。类似地，在其上生成相对于电极层35的电势差的附加的电极层(未示出)可以进一步与压电层33耦合。与自旋器件元件14耦合的下电极13还可以被用作与压电层32和33耦合的附加的电极层(未示出)的任何一个，在其上生成相对于电极层34和35的电势差。核心层31b可以由硅、氧化硅、氮化硅或氮氧化硅等形成。形成介电层31c以覆盖核心层31b以及电极层34和35的上表面。隔着核心层31b，彼此相对地布置压电层32和电极层34的叠层以及压电层33和电极层35的叠层。
上电极15形成在自旋器件元件14的记录层23的上表面上。尽管在图12中未示出，但盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23上方时，插入到参考层21和上电极15之间)。介电层16形成在自旋器件元件14的侧面上以保护自旋器件元件14。介电层16覆盖层叠参考层21、间隔层22和记录层23的叠层结构的侧面。
在由此构造的磁存储器1B中，可以通过利用与压电层32和33耦合的电极层(电极层34和35和/或附加的电极层(未示出))将电场施加到压电层32和33来弯曲可变形基板31。更具体地，当电场被施加到压电层32和33时，由于压电效应，在压电层32和33中生成张力。由于压电层32和33的张力，力被施加到可变形基板31，由此弯曲可变形基板31。
在此应注意到，在图12所示的磁存储器1B的结构中，可变形基板31的下表面的一部分面向未填充有固体物质的空间17。可变形基板31的与形成自旋器件元件14的表面相对的表面面向未填充有固体物质的空间17的结构有效地增大可变形基板31的位移(即，弯曲量)。
应注意到，同样在图12所示的结构中，在弯曲可变形基板31中，(除漏电流和临时充电电流外)基本上不生成电流。图12所示的结构消除生成弯曲可变形基板31的电流的需要，因为通过压电效应来弯曲可变形基板31。这有效地降低数据写入功率(即，写入操作中消耗的功率)。
通过除将电场施加到代替压电层24和25的压电层32和33外与写入图10中所示的磁存储器1A类似的过程，实现将数据写入图12所示的磁存储器1B。
在另一优选实施例中，可以通过施加在一对电容器电极之间的力来弯曲可变形基板。图13是概念性地示出包括利用施加在一对电容器电极之间的力来弯曲可变形基板的机构的磁存储器1C的结构的一个示例的剖视图。
磁存储器1C包括固定基体11以及被部分地嵌入固定基体11中的电容器电极36。电容器电极36包括平板部36a和接触部36b。平板部36a的下表面面向未填充有固体物质的空间17A。
可变形基板37与固定基体11的上表面耦合。可变形基板37隔着未填充有固体物质的空间17B与电容器电极36相对。这意味着可变形基板37的下表面面向未填充有固体物质的空间17B。
可变形基板37包括介电层38、电容器电极层39和主体40。介电层38与固定基体11的上表面耦合，并且电容器电极层39与介电层38的上表面耦合。主体40与电容器电极层39的上表面耦合。电容器电极层39隔着介电层38和未填充有固体物质的空间17B与电容器电极36的平板部36a相对。电容器由电容器电极层39和电容器电极36形成。
下电极13形成在可变形基板37的上表面(主体40的上表面)上，并且自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上图1A所示；自旋器件元件14包括连续地堆叠以形成叠层结构的参考层21、间隔层22和记录层23。
上电极15形成在自旋器件元件14的记录层23的上表面上。介电层16形成在自旋器件元件14的侧面上以保护自旋器件元件14。介电层16覆盖堆叠参考层21、间隔层22和记录层23的叠层结构的侧面。
尽管为简化起见在图13中未示出，但底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21的下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
同时，尽管在图13中未示出，但盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23的上方时，插入到参考层21和上电极15之间)。
在由此构造的磁存储器1C中，通过在电容器电极36和电容器电极层39之间施加电压来弯曲可变形基板37。详细地，当在电容器电极36和电容器电极层39之间施加电压时，在电容器电极36和电容器电极层39之间生成电场，并且该电场作用在电容器电极层39的表面上生成的电荷上，以生成将电容器电极层39拉向电容器电极36的吸引力，即，使可变形基板37拉向电容器电极36的吸引力。由于可变形基板37的下表面仅部分地与固定基体11耦合并且面向未填充有固体物质的空间17B，所以通过将可变形基板37吸引向电容器电极36的力来弯曲可变形基板37。
在此应注意到，在图13所示的磁存储器1C的结构中，可变形基板37的下表面的一部分面向未填充有固体物质的空间17B。可变形基板37的与形成自旋器件元件14的表面相对的表面面向未填充有固体物质的空间17B的结构有效地增大可变形基板37的位移。
应注意到在图13所示的磁存储器1A的结构中，(除漏电流和临时充电电流外)也基本上不生成用于弯曲可变形基板37的电流。图13所示的结构消除了生成用于弯曲可变形基板37的电流的需要，因为通过施加在电容器电极之间的力来弯曲可变形基板37。这有效地减少数据写入功率(即，在写入操作中消耗的功率)。
图14是示出将数据写入图13所示的磁存储器1C的自旋器件元件14(存储单元)中的示例性过程的流程图。在将数据写入自旋器件元件14中，在电容器电极36和电容器电极层39之间施加电压以弯曲可变形基板37(步骤S31)。当弯曲可变形基板37时，将张力施加到自旋器件元件14并且由于磁致伸缩效应，使记录层23处于上述“半选”状态。
此外，生成流过自旋器件元件14的写入电流(步骤S32)。生成经过均为磁性层的参考层21和记录层23的写入电流，并且由此将自旋转移力矩施加到记录层23的磁化。根据记录层23的磁化要被导向的方向，即要写入自旋器件元件14中的数据来选择写入电流的方向。
通过利用可变形基板37弯曲导致写入电流经过自旋器件元件14，将所需数据写入自旋器件元件14(步骤S33)。
接下来，停止弯曲可变形基板37(步骤S34)。这完成数据写入。通过利用可变形基板37弯曲生成通过自旋器件元件14的写入电流，有效地减轻数据稳定性和数据写入功率之间的冲突，其中，自旋器件元件14形成在可变形基板37上。
应注意到，电流感应的磁场被用来将数据写入自旋器件元件14(存储单元)，代替生成的通过自旋器件元件14的写入电流。在这种情况下，如图6A、6B、7A和7B所示，例如，写入电流线布置在自旋器件元件14附近并且施加通过写入电流线的写入电流来生成用于数据写入的电流感应的磁场。
尽管图14的流程图示出为写入所需数据，在生成通过自旋器件元件14的写入电流的操作(步骤S32)之前开始弯曲可变形基板37的操作的过程(步骤S31)，但是这两个操作的顺序可以颠倒。
每个存储单元的自旋器件元件可以与晶体管连接，取决于磁存储器的构造。例如，当每个存储单元包括自旋器件元件和选择晶体管时，自旋器件元件与选择晶体管连接。在下文中，描述每个存储单元中的自旋器件元件与晶体管连接的磁存储器的示例性结构。
图15A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的一个示例的剖视图，并且图15B是示出图15A的磁存储器的结构的平面图。由数字1D表示的图15A和15B中所示的磁存储器被配置成通过压电效应来弯曲可变形基板，类似于图10所示的磁存储器1A。
详细地，磁存储器1D包括集成晶体管电路的半导体衬底41。在图15A中示出集成在半导体衬底41中的晶体管42。尽管在图15A中未示出细节，半导体衬底41可以包括金属互连层和在金属互连层之间提供电气绝缘的层间介电膜。
固定基体11形成在半导体衬底41上并且可变形基板12与固定基体11的上表面耦合。下电极13形成在可变形基板12的上表面上并且自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上参考图1A所述；自旋器件元件14包括连续堆叠以形成叠层结构的参考层21、间隔层22和记录层23。尽管为简化起见，在图15A中未示出，但底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
此外，压电层24与可变形基板12的侧面耦合。压电层24由诸如氮化铝(AlN)、锆钛酸铅(PZT)和氧化锆的压电材料形成。压电层24与固定基体11的上表面固定地耦合。电极层26在压电层24的与可变形基板12的侧面12c耦合的表面相反的表面上与压电层24耦合。附加的电极层(未示出)可以与压电层24耦合，在其上生成相对于电极层26的电势差。尽管未示出在其上生成相对于电极层26的电势差的附加的电极层，但是与自旋器件元件14耦合的下电极13也可以被用作附加的电极层。
上电极15形成在自旋器件元件14的记录层23的上表面上。尽管在图15A中未示出，但盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23的上方时，插入到参考层21和上电极15之间)。介电层16形成在自旋器件元件14的侧面上以保护自旋器件元件14。介电层16覆盖堆叠参考层21、间隔层22和记录层23的叠层结构的侧面。下电极13经由接触19A与集成在半导体衬底41中的晶体管42连接，而上电极15经由接触19B与集成在半导体衬底41中的互连和/或元件连接。
在由此构造的磁存储器1D中，通过利用与压电层24耦合的电极层(电极层26和附加的电极层(未示出))将电场施加到压电层24来弯曲可变形基板12。更具体地，当电场施加到压电层24时，由于压电效应，在压电层24中生成张力。由于压电层24的张力，将力施加到可变形基板12，并且由此弯曲可变形基板12。如上所述，在弯曲可变形基板12的情况下，通过将对应于所需数据的写入信号(例如，自旋极化电流或电流感应的磁场)馈送到自旋器件元件14，有效地减轻数据稳定性和数据写入功率之间的冲突。
在此应注意到，在图15A和15B所示的磁存储器的结构中，可变形基板12的下表面的一部分面向未填充有固体物质的空间17。可变形基板12的与形成自旋器件元件14的表面相对的表面面向未填充有固体物质的空间17的结构有效地增大可变形基板12的位移。
还应注意到，在图15A和15B所示的磁存储器1D的结构中，(除漏电流和临时充电电流外)基本上无电流生成以弯曲可变形基板12。图15A和15B所示的结构消除了生成用于弯曲可变形基板12的电流的需要，因为利用压电效应来弯曲可变形基板12。这有效地降低数据写入功率(即，写入操作中消耗的功率)。
通过除将电场施加到代替压电层24和25的压电层24外与写入图10中所示的磁存储器1A类似的过程，实现将数据写入图15A和15B所示的磁存储器1D。
同样在图15A和15B所示的磁存储器1D的结构中，在自旋器件元件14的记录层23中生成的张力ε取决于自旋器件元件14的布置。基于该考虑，同样在图15A和15B所示的磁存储器1D中，自旋器件元件14被布置成使得自旋器件元件14的中心面D在+X和-X方向上相对于固定端30a和30b之间的中心面C位移。这允许将应力施加到记录层23，使得在记录层23上仅压缩或拉伸应力是主要的。详细地，在图15A和15B所示的磁存储器1D中，面向自旋器件元件14的-X方向的末端14a在-X方向上相对于固定端30a和30b之间的中心面C位移，而面向自旋器件元件14的+X方向的末端14b在+X方向上相对于中心面C位移。自旋器件元件14的末端14a与中心面C的距离更接近末端14b与中心面C的距离。因此，自旋器件元件14的中心面D在+X方向上相对于固定端30a和30b之间的中心面C位移。
为进一步增加记录层23中生成的张力，优选的是整个自旋器件元件14(或整个记录层23)在-X方向上从中心面C位移，或整个自旋器件元件14在+X方向上从中心面C位移。图15C和15D示出在按上述布置来布置自旋器件元件14时的情况下磁存储器1D的结构的示例。在图15C和15D所示的结构中，面向自旋器件元件14的-X方向的末端14a(即，面向记录层23的-X方向的末端)在+X方向上从固定端30a和30b之间的中心面C位移(尤其是参见图15D)。
图16A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的另一示例的剖视图，并且图16B是示出图16A的磁存储器的结构的平面图。由数字1E表示的图16A和16B所示的磁存储器被配置成利用压电效应来弯曲可变形基板，与图12所示的磁存储器1B类似。
详细地，磁存储器1E包括集成晶体管电路的半导体衬底41。在图16A中示出集成在半导体衬底41中的晶体管42。半导体衬底41可以包括金属互连层和在金属互连层中提供电气绝缘的层间介电膜，尽管在图16A中未示出细节。固定基体11形成在半导体衬底41上并且可变形基板31与固定基体11的上表面耦合。可变形基板31的下表面面向未填充有固体物质的空间17。下电极13形成在可变形基板31的上表面上并且自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上参考图1A所述；自旋器件元件14包括连续地堆叠以形成叠层结构的参考层21、间隔层22和记录层23。尽管为简化起见，在图16A中未示出，但底层可以插入到下电极13和参考层21之间(或当记录层23位于参考层21下方时，插入到下电极13和记录层23之间)以控制参考层21、间隔层22和记录层23的晶向。
可变形基板31包括介电层31a、核心层31b、压电层32、电极层34和介电层31c。介电层31a形成在固定基体11的上表面上。压电层32和核心层31b形成在介电层31a的上表面上，并且电极层34形成在压电层32的上表面上。在其上生成相对于电极层34的电势差的附加的电极层可以进一步与压电层32耦合。与自旋器件元件14耦合的下电极13还可以被用作与压电层32耦合的附加的电极层(未示出)，在其上生成相对于电极层34的电势差。核心层31b可以由硅、氧化硅、氮化硅或氮氧化硅等形成。形成介电层31c以覆盖核心层31b以及压电层32的上表面。
上电极15形成在自旋器件元件14的记录层23的上表面上。尽管在图16A中未示出，但盖层可以插入到记录层23和上电极15之间(或当参考层21位于记录层23上方时，插入到参考层21和上电极15之间)。介电层16形成在自旋器件元件14的侧面上以保护自旋器件元件14。介电层16覆盖堆叠参考层21、间隔层22和记录层23的叠层结构的侧面。下电极13经由接触19A与集成在半导体衬底41中的晶体管42连接，而上电极15经由接触19B与集成在半导体衬底41中的互连和/或元件连接。
在由此构造的磁存储器1E中，可以通过利用与压电层32耦合的电极层(电极层34和附加的电极层(未示出))将电场施加到压电层32来弯曲可变形基板31。更具体地，当电场被施加到压电层32时，由于压电效应，在压电层32中生成张力。由于压电层32的张力，力被施加到可变形基板31，并且由此弯曲可变形基板31。
应注意到，同样在图16A和16B所示的结构中，(除漏电流和临时充电电流外)基本上不生成电流以弯曲可变形基板31。图16A和16B所示的结构消除了生成用于弯曲可变形基板31的电流的需要，因为通过压电效应来弯曲可变形基板31。这有效地降低数据写入功率(即，写入操作中消耗的功率)。
通过除将电场施加到代替压电层32和33的压电层32外与写入图12中所示的磁存储器1B类似的过程，实现将数据写入图16A和16B所示的磁存储器1E。
同样在图16A和16B所示的磁存储器1E的结构中，在自旋器件元件14的记录层23中生成的张力ε取决于自旋器件元件14的布置。基于该考虑，同样在图16A和16B所示的磁存储器1E中，自旋器件元件14被布置成使得自旋器件元件14的中心面D在相对于固定端30a和30b之间的中心面C的+X和-X方向上位移。这允许将应力施加到记录层23，使得在记录层23上，仅压缩或拉伸应力是主要的。详细地，在图16A和16B所示的磁存储器1E中，面向自旋器件元件14的-X方向的末端14a在-X方向上相对于固定端30a和30b之间的中心面C位移，而面向自旋器件元件14的+X方向的末端14b在+X方向上相对于中心面C位移。自旋器件元件14的末端14a与中心面C的距离比末端14b与中心面C的距离更近。因此，自旋器件元件14的中心面D在+X方向上相对于固定端30a和30b之间的中心面C位移。
为进一步增加在记录层23中生成的张力，优选的是整个自旋器件元件14(或整个记录层23)在-X或+X方向上从中心面C位移。
图17A是概念性地示出每个存储单元的自旋器件元件与晶体管连接的磁存储器的结构的另一示例的剖视图，并且图17B是示出图17A的磁存储器的结构的平面图。由数字1F表示的图17A和17B所示的磁存储器被配置成利用在电容器电极之间施加的力来弯曲可变形基板，与图13所示的磁存储器1C类似。
详细地，磁存储器1F包括集成晶体管电路的半导体衬底41。在图17A中示出集成在半导体衬底41中的晶体管42。半导体衬底41可以包括金属互连层和在金属互连层中提供电气绝缘的层间介电膜，尽管在图17A中未示出细节。固定基体11A形成在半导体衬底41上。
电容器电极36形成在固定基体11A的上表面上。电容器电极36包括平板部36a和接触部36b。平板部36a的下表面面向未填充有固体物质的空间17A。接触部36b与集成在半导体衬底41中的互连和/或元件连接。
固定基体11B形成在电容器电极36的上表面和固定基体11A的上表面的未被电容器电极36覆盖的部分上。此外，可变形基板37与固定基体11b的上表面耦合。可变形基板37隔着未填充有固体物质的空间17B与电容器电极36相对。换句话说，可变形基板37的下表面面向未填充有固体物质的空间17B。
可变形基板37包括介电层38、电容器电极层39和主体40。介电层38与固定基体11B的上表面耦合并且电容器电极层39与介电层38的上表面耦合。主体40与电容器电极层39的上表面耦合。电容器电极层39隔着介电层38和未填充有固体物质的空间17B与电容器电极36的平板部36a相对，并且电容器由电容器电极层39和电容器电极36形成。
下电极13形成在可变形基板37的上表面(主体40的上表面)上并且自旋器件元件14形成在下电极13的上表面上。自旋器件元件14的结构如上参考图1A所述。上电极15形成在自旋器件元件14的记录层23的上表面上。介电层16形成在自旋器件元件14的侧面上以保护自旋器件元件14。介电层16覆盖层叠参考层21、间隔层22和记录层23的叠层结构的侧面。此外，可变形基板37的侧面被覆盖有介电层20。介电层20使下电极13与电容器电极36和可变形基板37的电容器电极层39电气绝缘。下电极13经由接触19A与集成在半导体衬底41中的晶体管42连接，而上电极15经由接触19B与集成在半导体衬底41中的互连和/或元件连接。
在由此构造的磁存储器1F中，可以通过在电容器电极36和电容器电极层39之间施加电压来弯曲可变形基板37。详细地，当在电容器电极36和电容器电极层39之间施加电压时，在电容器电极36和电容器电极层39之间生成电场，并且该电场作用于在电容器电极层39的表面上生成的电荷上，以生成将电容器电极层39拉向电容器电极36的吸引力，即，将可变形基板37拉向电容器电极36的吸引力。由于可变形基板37的下表面仅部分地与固定基体11B耦合并且面向未填充有固体物质的空间17B，所以通过将可变形基板37吸引向电容器电极36的力来弯曲可变形基板37。
在此应注意到，在图17A和17B所示的磁存储器1F的结构中，可变形基板37的下表面的一部分面向未填充有固体物质的空间17B。可变形基板37的与形成自旋器件元件14的表面相对的表面面向未填充有固体物质的空间17B的结构有效地增大可变形基板37的位移。
应注意到在图17A和17B所示的结构中，(除漏电流和临时充电电流外)基本上不生成电流以弯曲可变形基板37。图17A和17B所示的结构消除了生成用于弯曲可变形基板37的电流的需要，因为利用施加在电容器电极之间的力来弯曲可变形基板37。这有效地减少数据写入功率(即，在写入操作中消耗的功率)。
同样在图17A和17B所示的磁存储器1E的结构中，在自旋器件元件14的记录层23中生成的张力ε取决于自旋器件元件14的布置。基于该考虑，同样在图17A和17B所示的磁存储器1F中，自旋器件元件14被布置成使得自旋器件元件14的中心面D在+X和-X方向上相对于固定端30a和30b之间的中心面C位移。这允许将应力施加到记录层23，使得在记录层23上，仅压缩或拉伸应力是主要的。详细地，在图17A和17B所示的磁存储器1F中，面向自旋器件元件14的-X方向的末端14a在-X方向上相对于固定端30a和30b之间的中心面C位移，而面向自旋器件元件14的+X方向的末端14b在+X方向上相对于中心面C位移。自旋器件元件14的末端14a与中心面C的距离比末端14b与中心面C的距离更近。因此，自旋器件元件14的中心面D在+X方向上相对于固定端30a和30b之间的中心面C位移。
为进一步增加在记录层23中生成的张力，优选的是整个自旋器件元件14(或整个记录层23)在-X或+X方向上从中心面C位移。
(磁存储器的制造方法)
图18是示出在一个实施例中，制造图15A和15B所示的磁存储器1D的示例性方法的流程图，并且图19A至19E是示出制造磁存储器1D的方法的剖视图。
在磁存储器1D的制造中，如图19A所示，晶体管电路被集成在半导体衬底41中(步骤S41)。尽管图19A仅示出集成在半导体衬底41中的晶体管42，但本领域的技术人员将意识到在实际实施方式中，可以将晶体管电路的大量晶体管集成在半导体衬底41中。
如图19B所示，固定基体11和牺牲层51形成在半导体衬底41上(步骤S42)。如稍后所述，在稍后的过程中，去除牺牲层51以形成未填充有固体物质的空间17。
然后，如图19C所示，在固定基体11和牺牲层51的上表面上形成可变形基板12(步骤S43)。利用衬底接合技术，可变形基板12可以与固定基体11和牺牲层51的上表面耦合。
如图19D所示，接下来，在固定基体11的上表面上形成压电层24并且进一步形成电极层26(步骤S44)。压电层24被形成为与可变形基板12的侧面接触。电极层26被形成为与压电层24的与可变形基板12的侧面接触的表面相反的表面接触。应注意到可以在该过程中，形成与压电层24耦合的附加的电极层(未示出)，在该附加的电极层上，生成相对于电极层26的电势差。
然后，形成接触19A和接触53以穿透可变形基板12和固定基体11。如上所述，接触19A被用于将稍后的过程中形成的下电极13与在半导体衬底41中集成的晶体管42连接。另一方面，接触53被用于将在稍后的过程中形成的上电极15与在半导体衬底41中集成的互连和/或元件连接。
如图19E所示，接下来，在可变形基板12的上表面上形成下电极13并且在下电极13的上表面上形成自旋器件元件14(步骤S45)。下电极13被形成为与接触19A接触，并且由此经由接触19A与在半导体衬底41中集成的晶体管42电气地连接。
在形成自旋器件元件14中，顺序地形成参考层21、间隔层22和记录层23，并且在自旋器件元件14的侧面上形成介电层16以保护自旋器件元件14。尽管为简化起见，在图19E中未示出，但如上所述，底层可以插入到下电极13和参考层21之间。
然后，在自旋器件元件14的记录层23的上表面上形成上电极15。尽管为简化起见，在图19E中未示出，但盖层可以插入到记录层23和上电极15之间。在该过程中，形成接触以将上电极15与在前一过程中形成的接触53连接，并且由此形成接触19B以将上电极15与在半导体衬底41中集成的互连和/或元件连接。
接下来，去除牺牲层51的至少一部分以形成未填充有固体物质的空间17(在步骤S46)。经由与待形成空间17的区域连通的开口，通过蚀刻有选择地移除牺牲层51来形成空间17。通过使用溶液的湿法刻蚀技术或通过使用等离子气体的干法刻蚀技术来实现牺牲层51的蚀刻。上述过程完成图15A和15B所示的磁存储器1D。
如上所述，在本实施例中，通过牺牲层51首先被形成并且稍后通过刻蚀被去除的过程，实现与可变形基板12的下表面接触的空间17(其未填充有固体物质)的形成。
图20是示出在一个实施例中制造图17A和17B所示的磁存储器1F的示例性方法的流程图，并且图21A至21F是示出制造磁存储器1F的方法的剖视图。
在制造磁存储器1F中，如图21A所示，晶体管电路被集成到半导体衬底41中(步骤S51)。然后，在半导体衬底41上形成固定基体11A和牺牲层51A(步骤S52)。如稍后所述，在稍后的过程中去除牺牲层51A以形成未填充有固体物质的空间17A。
如图21B所示，接下来，形成电容器电极36(步骤S53)。形成电容器电极36的平板部36a以覆盖固定基体11A和牺牲层51A，并且形成接触部36b以实现平板部36a与在半导体衬底41中集成的互连和/或元件电气连接。
如图21C所示，然后，在电容器电极36的上表面和固定基体11的上表面的未被覆盖电容器电极36的一部分上形成固定基体11B和牺牲层51B(步骤S54)。如稍后所述，在后续的过程中去除牺牲层51B以形成未填充有固体物质的空间17B。
如图21D所示，接下来，在固定基体11B和牺牲层51B的上表面上形成介电层38并且在介电层38的上表面上进一步形成电容器电极层39(步骤S55)。电容器电极层39被形成为隔着介电层38和牺牲层51B与电容器电极36相对。
然后，在电容器电极层39的上表面上形成主体40，这完成可变形基板37，如图21E所示(步骤S56)。
然后，形成介电层20以覆盖可变形基板37的侧表面并且形成接触19A和接触53以穿透固定基体11A,11B和介电层20。如上所述，接触19A被用于将在稍后的过程中形成的下电极13与在半导体衬底41中集成的晶体管42连接。另一方面，接触53被用于将在稍后的过程中形成的上电极15与在半导体衬底41中集成的互连和/或元件连接。
如图21F所示，接下来，在可变形基板37的上表面上形成下电极13并且在下电极13的上表面上形成自旋器件元件14(步骤S57)。下电极13被形成为与接触19A接触，并且由此经由接触19A与在半导体衬底41中集成的晶体管42电气地连接。
在形成自旋器件元件14中，顺序地形成参考层21、间隔层22和记录层23并且进一步在自旋器件元件14的侧面上形成介电层16以保护自旋器件元件14。尽管为简化起见，在图19E中未示出，如上所述，但底层可以插入到下电极13和参考层21之间。
然后，上电极15形成在自旋器件元件14的记录层23的上表面上。尽管为简化起见，在图19E中未示出，但盖层可以插入到记录层23和上电极15之间。在该过程中，形成接触以将上电极15与在前一过程中形成的接触53连接，由此形成接触19B以将上电极15与在半导体衬底41中集成的互连和/或元件连接。
接下来，去除牺牲层51A和51B的至少一部分以形成未填充有固体物质的空间17A和17B(步骤S58)。经由与待形成空间17A和17B的区域连通的开口，通过蚀刻(湿法刻蚀或干法刻蚀来有选择地去除牺牲层51A和51B，形成空间17A和17B。上述过程完成图17A和17B所示的磁存储器1F。
如上所述，在本实施例中，通过牺牲层51A和51B首先被形成，稍后通过蚀刻被去除的过程，实现形成分别与电容器电极36和可变形基板37接触的(未填充有固体物质的)空间17A和17B。
通过首先将包含晶体管的晶体管电路和包含自旋器件元件(存储单元)的存储部集成到单独的晶片中，然后接合这些晶片的制造过程来制造本实施例中的磁存储器。图22A-22C是示出这种制造过程的一个示例的剖视图。图22A-22C示出图15C和15D的磁存储器1D的制造方法。
如图22A所示，制备集成晶体管电路(包括晶体管42)的半导体衬底41并且单独地制备图22B所示的存储部。在形成存储部中，在固定基体11的上表面上形成可变形基板12、压电层24和电极层26，在可变形基板12上形成下电极13，在下电极13上形成自旋器件元件14，以及在自旋器件元件14上形成上电极15。进一步形成接触19A和19B通过固定基体11。接下来，通过将图22A所示的半导体衬底41与图22B所示的存储部的固定基体11接合来完成图22C所示的磁存储器1D。
该过程允许通过不同于上文在制备图22B所示的存储部中所述的方法来形成未填充有固体物质的空间17。详细地，在制备图22B所示的结构中，能使用包含下述的过程：首先形成利用公用晶片工艺，在固定基体11上形成可变形基板12的结构的结构构件，然后利用干法刻蚀、湿法刻蚀等的光刻工艺来去除固定基体11的不必要部分构成。接合半导体衬底41和固定基体11，使得接触19A和19B与在图22所示的半导体衬底41中形成的接触连接。这实现自旋器件元件磁存储器1D与半导体衬底41中集成的元件(诸如晶体管42)的电气连接。
(存储单元阵列构造)
如上所述，根据本实施例的磁存储器被配置成利用可变形基板弯曲将写入信号馈送到自旋器件元件14，这有效地减轻数据稳定性和数据写入功率之间的冲突；然而，对每个自旋器件元件14(即第个存储单元)单独地制备可变形基板和弯曲该可变形基板的机构的结构不是优选的，因为这种结构不期望地减小磁存储器的集成密度。
解决该问题的一种方法是在一个可变形基板上形成多个自旋器件元件14(存储单元)。在下文中，可以将在同一可变形基板上形成的多个自旋器件元件14(存储单元)称为“块”。该结构有效地提高集成密度，尽管在该结构中存储单元以块为单位处于半选状态。在下文中，描述在存储单元阵列中的每个可变形基板上形成多个自旋器件元件14(存储单元)的实施例。
图23A是示出存储单元阵列的每个块的构造的一个示例的透视图。压电层24和25与可变形基板12的面向X轴方向的侧面耦合。压电层24和25与待支撑的固定基体11的上表面耦合。电极层26与压电层24的与可变形基板12耦合的表面相反的表面耦合，并且电极层27与压电层25的与可变形基板12的耦合的表面相反的表面耦合。在其上生成相对于电极层26的电势差的附加的电极层(未示出)可以与压电层24耦合。类似地，在其上生成相对于电极层27的电势差的附加的电极层(未示出)可以与压电层25耦合。压电层24，25以及电极层26和27被形成为在Y轴方向延伸。在该结构中，可变形基板12的面向X轴方向的侧面用作固定端。另一方面，可变形基板12的面向Y轴方向的侧面不与任何构件耦合。这意味着可变形基板12面向的Y轴方向的侧面用作自由端。可变形基板12的面向Y轴方向的侧面用作自由端的结构有利地允许增加可变形基板12的位移。可变形基板12的下表面面向未填充有固体物质的空间17。
在可变形基板12的上表面上，按行和列排列多个自旋器件元件14。应注意到在一个可变形基板12上形成多个自旋器件元件14。在图23A所示的构造中，一个块包括8行和2列的自旋器件元件14。还应注意到为简化该图，图23A未示出与每个自旋器件元件14耦合的下电极和上电极。
由于随着自旋器件元件14接近可变形基板12的固定端，自旋器件元件14中的张力大小增加，所以优选的是相对地减少固定端之间的方向(即，Y轴方向)中排列的自旋器件元件14的数量以及相对地增加与固定端之间的方向(即，Y轴方向)垂直的方向中排列的自旋器件元件14的数量。在图23A所示的结构中满足该需求，其中，按在X轴方向上的2列和在Y轴方向上的8行来排列自旋器件元件14。
在图23A所示的结构中，通过利用与压电层24和25耦合的电极(电极层26,27和附加的电极层(未示出))将电场施加到压电层24和25，可以弯曲可变形基板12以使在可变形基板12上形成的自旋器件元件14处于“半选”状态。在使可变形基板12上形成的自旋器件元件14处于“半选”状态的状态中，通过将写入信号馈送到所选择的自旋器件元件14，可以实现将数据写入自旋器件元件14中的所选择的一个中。
图23B是示出包括在存储单元阵列中如图23A所示构造的按行和列排列的多个块的存储单元阵列的结构的一个示例的平面图。在该布置中，在其每一个上形成多个自旋器件元件14的可变形基板12同样按行和列排列。
在Y轴方向上彼此相邻的每两个可变形基板12由间隙61分隔。间隙61是未填充有固体物质的空间，正如空间17。图23C是示意性地示出图23B所示的截面A-A的结构的剖视图。在Y轴方向上彼此相邻的两个可变形基板12隔着间隙61相对。间隙61被形成为与空间17连通。在该结构中，可变形基板12的面向Y轴方向的侧面被构造为自由端。此外，在Y轴方向上彼此相邻的两个可变形基板12被机械地分隔，这允许使在Y轴方向上相邻的两个单独块的存储单元单独地地处于半选状态。
图23A所示的块的各个组件的尺寸的一个示例如下：可变形基板12的长度在X轴方向上(从一个固定端到另一固定端)测量为30-200nm，并且可变形基板12的长度在Y轴方向上(从一个自由端到另一自由端)测量为150nm至3μm。优选的是可变形基板12的固定端之间的距离短于自由端之间的距离。这是因为如图9A所示，在固定端之间的方向中反转应力的符号，这使得在固定端之间放置多个存储单元(自旋器件元件)同时在自由端之间的方向中减小应力的变化是不切实际的，并且这允许在自由端之间放置大量的存储单元(自旋器件元件)。在固定端之间放置1至4个，最优选地2个存储单元，同时在自由端之间放置多个存储单元，例如1至上千个存储单元是可行的。
在如图23B和23C所示的在Y轴方向上相邻的两个可变形基板12由间隙61分隔的结构中，优选地将与自旋器件元件14连接的互连布线成绕过间隙61。图24是示出在将与自旋器件元件14连接的互连布线成绕过间隙61的布置中每个块的结构的一个示例的平面图，以及图25是示出按行和列排列由此构造的块的存储单元阵列的结构的一个示例的平面图。
在存储单元阵列中布置字线62和比特线比特线63。每个字线62与耦合到对应的自旋器件元件14的上表面的上电极连接并且在X轴方向上延伸。每个字线62位于对应的自旋器件元件14上方。另一方面，每个比特线63整体上与耦合到对应的自旋器件元件14的下表面的下电极连接并且在Y轴方向中延伸。每个比特线63位于对应的自旋器件元件14下方，在图24和25中，每个比特线63相应地由虚线表示。同样地将比特线63布线成以绕过间隙61。比特线63可以被嵌入可变形基板12以及压电层24和25中。
图26是示出存储单元阵列中的每个块的结构的另一示例的透视图。在图26所示的结构中，压电层32和33与固定基体11的上表面耦合，并且电极层34和35分别形成在压电层32和33的上表面上。附加的电极层(未示出)可以与压电层32耦合，在其上生成相对于电极层34的电势差。相应地，附加的电极层(未示出)可以与压电层33耦合，在其上生成相对于电极层35的电势差。压电层32,33以及电极层34和35被形成为在Y轴方向上延伸。可变形基板12与电极层34和35的上表面耦合。压电层32和电极层34的叠层结构以及压电层33和电极层35的叠层结构彼此分离。在可变形基板12的上表面上以行和列排列多个自旋器件元件14。可变形基板12的下表面面向未填充有固体物质的空间17。
图26所示的块的各个封装的尺寸的一个示例如下：可变形基板12的长度(从一个固定端到另一固定端)在X轴方向上测量为30-200nm，以及可变形基板12的长度(从一个自由端到另一自由端)在Y轴方向上测量为150nm至3μm。优选的是可变形基板12的固定端之间的距离短于自由端之间的距离，正如图23A所示的结构。在固定端之间放置1至4个存储单元，最优选地放置2个存储单元，同时在自由端之间放置多个存储单元，例如放置1至上千个存储单元是可行的。
图26所示的结构被配置成通过利用与压电层32和33耦合的电极(电极层34,35和附加的电极层(未示出))将电场施加到压电层32和33来弯曲可变形基板12，并且由此使在可变形基板12上形成的自旋器件元件14处于“半选”状态。在使可变形基板12上形成的自旋器件元件14处于“半选”状态的情况下，将写入信号馈送到所选择的自旋器件元件14，可以实现将数据写入自旋器件元件14的所选择的一个。
图27是示出包括以行和列排列的如图26所示地构造的多个块的存储单元阵列的结构的一个示例的平面图。在图27所示的结构中，各自如图26所示构造的块按以行和列排列。在该布置中，在其每一个上形成多个自旋器件元件14的可变形基板12同样以行和列排列。
在Y轴方向上彼此相邻的每两个可变形基板12由间隙61分隔。作为未填充有固体物质的空间，间隙61被形成为与同样作为未填充有固体物质的空间的空间17连通。在该结构中，在Y轴方向上彼此相邻的两个可变形基板12被机械地分隔，这允许分离地使在Y轴方向上相邻的两个单个块的存储单元处于半选状态。
图26和27所示的存储单元阵列的结构允许减小在X轴方向上相邻的两个可变形基板12之间的距离，因为压电层32,33以及电极层34和35位于可变形基板12的下方。这有效地提高存储单元的集成密度。
同样在图26和27所示的存储单元阵列结构中，在Y轴方向上相邻的两个可变形基板12由间隙61分隔，并且与自旋器件元件14连接的互连被布线成绕过间隙61。图28是示出在当与自旋器件元件14连接的互连被形成为绕过间隙61时的情况下，每个块的结构的一个示例的平面图，并且图29是示出由此构造的块以行和列排列的存储单元阵列的结构的一个示例的平面图。
同样在图28和29所示的结构中，每个字线62连接到与对应的自旋器件元件14的上表面耦合的上电极并且在X轴方向上延伸。这意味着每个字线62位于对应的自旋器件元件14的上方。另一方面，每个比特线63整体上连接到与对应的自旋器件元件14的下表面耦合的下电极并且在Y轴方向上延伸。每个比特线63位于对应的自旋器件元件14的下方；在图28和29中，每个比特线63因此由虚线所示。比特线63被布线成绕过间隙61。比特线63可以被嵌入可变形基板12中。
图30是存储单元阵列的每个块的结构的又一示例的透视图。在图30所示的结构中，压电层64形成在固定基体11的上表面上，并且电极层65形成在压电层64的上表面上。附加的电极层(未示出)可以与压电层64耦合，在该其上生成相对于电极层65的电势差。压电层64和电极层65这两者被形成为在Y轴方向上延伸。可变形基板12与电极层65的上表面耦合。多个自旋器件元件14在可变形基板12的上表面上以行和列排列。
在图30所示的结构中，在X轴方向上的中间位置处，压电层64和电极层65的叠层结构与可变形基板12的下表面耦合。在此应注意到，可变形基板12的下表面部分地与压电层64和65的叠层结构耦合，并且因此可变形基板12的下表面面向未填充有固体物质的空间17。
当弯曲可变形基板12时，通过使用电极层65(以及与压电层64耦合的附加的电极层)施加电场，通过此在压电层64中生成张力。可以通过使用压电层64的张力来弯曲可变形基板12，以使在可变形基板12上形成的自旋器件元件14处于“半选”状态。在可变形基板12上形成的自旋器件元件14处于“半选”状态的情况下，通过将写入信号馈送到所选择的旋器件元件14，可以实现将数据写入自旋器件元件14的所选择的一个。
应注意到固定基体11、压电层64、电极层65和可变形基板12形成图30所示的结构中的悬臂结构。悬臂结构的使用有效地增加可变形基板12的位移，允许将更大张力施加到自旋器件元件14。
同样在使用上述存储单元阵列结构的情况下，理由通过使用电流感应的磁场来实现将数据写入每个自旋器件元件14(存储单元)中。在这种情况下，写入电流线被布置在每个自旋器件元件14附近。图31是示出通过使用电流感应的磁场实现数据写入的存储单元阵列的每个块的结构的一个示例的透视图，并且图32是示出该结构的平面图。
图31和32中所示的块的结构几乎与图23所示的结构类似。区别在于写入电流线67被布置在固定基体11的下方。在图31和32所示的结构中，在Y轴方向上排列写入电流线67。每个写入电流线67被形成为在X轴方向上延伸。
当使用图31和32所示的结构时，如下所述实现数据写入：在数据写入中，通过将电场施加到压电层24和25来弯曲可变形基板12，以使在可变形基板12上的自旋器件元件14处于“半选”状态。在使可变形基板12上形成的自旋器件元件14处于“半选”状态的情况下，通过生成通过写入电流线67中接近被选自旋器件元件14的对应的一个的写入电流，将电流感应的磁场施加到所选择的自旋器件元件14，通过此可以实现将数据写入所选择的自旋器件元件14。
在替选的实施例中，通过将写入电流线布置在每个块中的自旋器件元件14(存储单元)附近并且生成通过该写入电流线的电流来将电流感应的磁场施加到自旋器件元件14，通过此以块为单位实现数据擦除。图33是示出当以块为单位实现数据擦除时每个块的结构的一个示例的透视图，并且图34是示出该结构的平面图。
图33和34所示的块的结构与图23A所示的结构几乎类似。不同之处在于写入电流线68被布置在可变形基板12的下方。写入电流线68被布置成在Y轴方向上延伸。调整写入电流线68的位置，使得电流感应的磁场能被施加到该块的自旋器件元件14。
当使用图33和34所示的结构时，通过下述过程以块为单位实现数据擦除：在数据擦除中，通过将电场施加到压电层24和25来弯曲可变形基板12，以使可变形基板12上的自旋器件元件14处于“半选”状态。在使可变形基板12上形成的自旋器件元件14处于“半选”状态的情况下，通过生成通过写入电流线68的电流来将电流感应的磁场施加到自旋器件元件14，通过此将特定数据(例如数据“0”)写入所有自旋器件元件14中，实现数据擦除。
(磁存储器的封装)
如上所述，为了增加可变形基板的位移，上述实施例的磁存储器被配置成使得可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。因此，以封装过程来封装磁存储器，使得可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。
图35是示出封装一个实施例的磁存储器的封装的结构的一个示例的剖视图。图35示出封装图15所示的磁存储器1D的封装的结构。然而，本领域的技术人员将意识到，可以以类似的方式封装不同结构的磁存储器。
在图35所示的封装结构中，磁存储器1D的半导体衬底41的下表面与安装衬底71的上表面耦合。盖72进一步与安装衬底71耦合以完全地覆盖磁存储器1D。安装衬底71和盖72彼此耦合，使得在其间形成密闭空间73。在一个实施例中，耦合安装衬底71和盖72，使得密闭空间73不填充有固体物质。在密闭空间73中密封诸如空气和氮的气体，并且在密闭空间73可以中密封其他流体。替选地，密闭空间73可以被真空化。这允许密闭封装中的磁存储器1D，使得保持可变形基板12的下表面面向未填充有固体物质的空间17的状态。
尽管不期望地增加成本，密闭空间73的真空化带来下述优点：首先，对于实现可变形基板12的高速操作并且减少功耗，密闭空间73的真空化是有利的，因为真空消除由空气在可变形基板12的机械操作中引起的阻尼效应(如果空气存在，这不期望地导致空气阻尼效应)。密闭空间73的真空化也避免周围空气温度对可变形基板12的影响，提高可变形基板12的机械操作的稳定性。优选地选择使空气留在密闭空间73中以减少成本的结构或真空化密闭空间73以提高性能的结构，由应用而定。替选地，将诸如氦的轻元素气体密封在密闭空间73中。
在一个实施例中，单片地集成——即，在同一半导体衬底上集成——磁存储器和处理电路(逻辑电路)。图36是示出由此构造的半导体集成电路的结构的剖视图。图36示出单片地集成处理电路和图15所示的磁存储器1D的半导体集成电路的结构。
在图36所示的半导体集成电路中，半导体衬底41包括存储部74和处理电路部75。用在磁存储器1D中的晶体管被集成到半导体衬底41的存储部74中。在图36中，示出与磁存储器1D的下电极13连接的晶体管42。另一方面，用在处理电路中的晶体管被集成到处理电路部75中。在图36中，示出处理电路的晶体管43。
同样在当单片地集成磁存储器和处理电路(逻辑电路)时的情况下，封装半导体集成电路，使得磁存储器的可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。图37A是示出封装图36中所示的半导体集成电路的封装的一个示例的剖视图。
同样在图37A所示的封装结构中，半导体衬底41的下表面与安装衬底71的上表面耦合。盖72进一步与安装衬底71耦合，使得在安装衬底71和盖72之间形成密闭空间73。在一个实施例中，耦合安装衬底71和盖72，使得密闭空间73不填充有固体物质。这允许将图36所示的SIM密闭到封装中，使得保持可变形基板12的下表面面向未填充有固体物质的空间17的状态。
当密闭空间73填充有诸如空气的气体或被真空化时，不期望地恶化来自在半导体衬底41的处理电路部75中集成的处理电路的热辐射。为避免热辐射的恶化，如图37B所示，优选地由诸如金属的高导热性材料形成的导热构件79与处理电路部75耦合。优选地，导热构件79进一步与盖72耦合。在这种情况下，优选地由诸如金属的高导热性材料形成盖72。
在替选实施例中，为了对特定应用提供产品，磁存储器和处理电路(逻辑电路)被集成在单独的芯片中并且芯片通过适当的连接装置(诸如接合线)彼此电气地连接。图38是示出由此构造的半导体装置的剖视图。图38示出图15中所示的磁存储器1D和处理电路被集成在单独的芯片中的半导体装置。
图38所示的半导体装置包括存储芯片76和处理电路芯片77。磁存储器1D被集成在存储芯片76中并且处理电路被集成在处理电路芯片77中。处理电路包括在半导体衬底44中集成的晶体管45。存储芯片76和处理电路芯片77与一个或多个导线78电气地连接。尽管在图38中仅示出一根导线78，本领域的技术人员将意识到存储芯片76和处理电路芯片77可以与所需的多根导线78连接。
尽管在当磁存储器和处理电路被集成在单独芯片中时的情况下，预期地封装半导体装置，使得磁存储器的可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。图39A是示出封装图38所示的半导体装置的封装的结构的剖视图。
在图39A所示的封装的结构中，存储芯片76和处理电路芯片77被安装在安装衬底71上。更具体地，存储芯片76的半导体衬底41和处理电路芯片77的半导体衬底44的下表面与安装衬底71的上表面耦合。盖72进一步与安装衬底71耦合，使得在安装衬底71和盖72之间形成密闭空间73。在一个实施例中，耦合安装衬底71和盖72，使得密闭空间73包括未填充有固体物质的空腔。这允许将图38所示的半导体装置密闭在封装中，使得保持可变形基板12的下表面面向未填充有固体物质的空间17的状态。
正如图38A所示的封装的情形，当密闭空间73填充有诸如空气的气体或真空化时，不期望地恶化来自在处理电路芯片77中集成的处理电路的热辐射。为避免热辐射的这种恶化，如图39B所示，优选地由诸如金属的高导热性材料形成的导热构件79与处理电路芯片77耦合。优选地，导热构件79进一步与盖72耦合。在这种情况下，优选地由诸如金属的高导热材料，形成盖72。
本发明的实施例还被描述为下述补充说明：
(补充说明1)
一种磁存储器，包括：
可变形基板；
至少一个自旋器件元件，其与该可变形基板耦合并且将数据存储为磁化方向；以及
弯曲机构，其弯曲该可变形基板，
其中，该可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间。
(补充说明2)
一种到磁存储器中的数据写入方法，该磁存储器包括：可变形基板，与该可变形基板耦合并且将数据存储为磁化方向的至少一个自旋器件元件；以及弯曲机构，其中，该可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间，并且该方法包括：
在由该弯曲机构弯曲该可变形基板的情况下，通过将写入信号馈送到自旋器件元件来将数据写入到该自旋器件元件中。
(补充说明3)
一种制造磁存储器的方法，包括：
在集成晶体管的半导体衬底上形成牺牲层；
在牺牲层上形成可变形基板；
在可变形基板上形成自旋器件元件，该自旋器件元件将数据存储为磁化方向；
形成被配置成弯曲可变形基板的弯曲机构；以及
通过去除牺牲层的至少一部分来形成未填充有固体物质的空间，使得可变形基板的下表面面向该空间。
(补充说明4)
根据补充说明3的方法，其中，弯曲机构被配置成通过压电效应来弯曲可变形基板。
(补充说明5)
根据补充说明4的方法，其中，弯曲机构的形成包括：
形成与可变形基板耦合的压电效应。
(补充说明6)
根据补充说明4的方法，其中，弯曲机构的形成包括形成电容器电极，
其中，可变形基板包括与电容器电极相对的电极层，
其中，弯曲机构被配置成当在电容器电极和电极层之间施加电压时，通过使用在电容器电极和电极层之间施加的力来弯曲可变形基板。
(补充说明7)
根据补充说明4的方法，其中，隔着可变形基板与相对未填充有固体物质的空间地放置自旋器件元件。
(补充说明8)
根据补充说明7的方法，其中，自旋器件元件与可变形基板的上表面耦合，以及
其中，可变形基板的下表面面向未填充有固体物质的空间。
(补充说明9)
一种半导体装置，包括：
磁存储器；以及
封装，该封装将磁存储器并入在该封装中形成的密闭空间中，
其中，该磁存储器包括：
可变形基板；
至少一个自旋器件元件，其与该可变形基板耦合并且将数据存储为磁化方向；
弯曲机构，其弯曲该可变形基板，
其中，该密闭空间包括该可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间的空腔。
(补充说明10)
根据补充说明9的半导体装置，
其中，磁存储器被集成在半导体集成电路的存储部中，以及
其中，逻辑电路被集成在半导体集成电路的处理电路部中，存储部和处理电路部单片地集成在半导体集成电路中，以及
其中，半导体集成电路被并入封装的密闭空间中。
(补充说明11)
根据补充说明10的半导体装置，其中，密闭空间填充有有气体或被真空化。
(补充说明12)
根据补充说明11的半导体装置，进一步包括与半导体集成电路的处理电路部耦合并且由高导热材料形成的导热构件。
(补充说明13)
根据补充说明12的半导体装置，其中，封装包括：
安装衬底，在其上安装半导体集成电路；以及
盖，其与安装衬底耦合以在所述安装衬底和所述盖之间形成密闭空间，
其中，导热构件与盖耦合。
(补充说明14)
根据补充说明9的半导体装置，进一步包括逻辑电路，
其中，磁存储器集成在第一芯片中，并且
其中，逻辑电路集成在与第一芯片分开制备的第二芯片中，第一和第二芯片利用至少一根导线彼此电气地连接，
其中，第一和第二芯片并入到封装的密闭空间中。
(补充说明15)
根据补充说明14的半导体装置，其中，密闭空间被真空化或填充有有气体。
(补充说明16)
根据补充说明15的半导体装置，进一步包括与第一芯片耦合并且由高导热材料形成的导热构件。
(补充说明17)
根据补充说明16的半导体装置，其中，该封装包括：
安装衬底，其安装第一芯片和第二芯片；以及
盖，其与安装衬底耦合以在所述安装衬底和所述盖之间形成密闭空间，
其中，导热构件与盖耦合。
尽管上文具体地描述了本发明的实施例，但本发明不必解释为限定到上述实施例。对本领域的技术人员来说，通过各种改进实现本发明是显而易见的，而不会背离本发明的范围。

Claims (20)

1.一种磁存储器，包括：
半导体衬底，在所述半导体衬底中集成有晶体管；
与所述半导体衬底分开设置的可变形基板；
至少一个自旋器件元件，所述至少一个自旋器件元件与所述可变形基板耦合并且包括存储一比特数据的记录层，其中，所述记录层的第一磁化方向与所述一比特数据的第一数据值相关联，并且所述记录层的与所述第一磁化方向相反的第二磁化方向与所述一比特数据的第二数据值相关联；以及
弯曲机构，所述弯曲机构弯曲所述可变形基板，
其中，所述可变形基板面向未填充有固体物质的空间，所述空间被提供在所述可变形基板与所述半导体衬底之间。
2.根据权利要求1所述的磁存储器，其中，所述弯曲机构被配置成利用压电效应来弯曲所述可变形基板。
3.根据权利要求1所述的磁存储器，其中，所述自旋器件元件被定位成隔着所述可变形基板与未填充有固体物质的所述空间相对。
4.根据权利要求3所述的磁存储器，其中，所述自旋器件元件与所述可变形基板的上表面耦合，以及
其中，所述可变形基板的下表面面向未填充有固体物质的所述空间。
5.根据权利要求1所述的磁存储器，其中，所述弯曲机构包括与所述可变形基板耦合的压电层。
6.根据权利要求1所述的磁存储器，其中，所述可变形基板包括：
核心层；
与所述核心层耦合的压电层；
与所述压电层耦合的电极层；以及
覆盖所述电极层和所述核心层的介电层，
其中，所述压电层作为用于弯曲所述可变形基板的所述弯曲机构来操作。
7.根据权利要求1所述的磁存储器，其中，所述弯曲机构包括电容器电极，
其中，所述可变形基板包括电极层，
其中，所述电容器电极与所述电极层相对，以及
其中，所述弯曲机构被配置成当在所述电容器电极和所述电极层之间施加电压时，通过利用作用在所述电容器电极和所述电极层之间的力来弯曲所述可变形基板。
8.根据权利要求1所述的磁存储器，其中，所述可变形基板包括面向未填充有固体物质的所述空间的可变形部分，并且
其中，所述可变形基板的所述可变形部分具有一对固定端和一对自由端，使得在所述固定端之间的第一方向垂直于在所述自由端之间的第二方向。
9.根据权利要求8所述的磁存储器，其中，所述自旋器件元件包括将数据存储为所述磁化方向的记录层，以及
其中，所述记录层具有面向所述第一方向的第一端和面向与所述第一方向相反的第三方向的第二端，
其中，所述自旋器件元件被布置成使得所述可变形部分的中心面与所述记录层的所述第一端之间的距离不同于所述可变形部分的所述中心面与所述记录层的所述第二端之间的距离，所述中心面被定义为垂直于所述第一方向并且距所述可变形部分的所述固定端相等距离的平面。
10.根据权利要求8所述的磁存储器，其中，所述自旋器件元件包括将数据存储为所述磁化方向的记录层，并且
其中，所述自旋器件元件被布置成使得整个所述记录层位于所述可变形部分的所述固定端中的一个与所述可变形部分的中心面之间，所述中心面被定义为垂直于所述第一方向并且距所述可变形部分的所述固定端相等距离的平面。
11.根据权利要求1所述的磁存储器，其中，所述至少一个自旋器件元件的数量为多个，并且
其中，所述多个自旋器件元件与所述可变形基板耦合。
12.一种到根据权利要求1所述的磁存储器中的数据写入方法，
所述数据写入方法包括：
在由所述弯曲机构弯曲所述可变形基板的状态下，通过将写入信号馈送到所述自旋器件元件，来将数据写入到所述自旋器件元件中，
其中，所述可变形基板面向未填充有固体物质的空间，所述空间被提供在所述可变形基板与所述半导体衬底之间。
13.根据权利要求12所述的数据写入方法，其中，在将数据写入到所述自旋器件元件中的步骤中，通过利用压电效应来弯曲所述可变形基板。
14.根据权利要求12所述的数据写入方法，其中，所述弯曲机构包括与所述可变形基板耦合的压电层，以及
其中，在将数据写入到所述自旋器件元件中的步骤中，通过将电场施加到所述压电层来弯曲所述可变形基板。
15.根据权利要求12所述的数据写入方法，其中，所述弯曲机构包括电容器电极，
其中，所述可变形基板包括电极层，
其中，所述电容器电极与所述电极层相对，并且
其中，在将数据写入到所述自旋器件元件中的步骤中，通过在所述电容器电极和所述电极层之间施加电压来弯曲所述可变形基板。
16.根据权利要求12所述的数据写入方法，其中，所述自旋器件元件包括：
具有固定的磁化的参考层；
具有可逆的磁化的记录层；以及
非磁性间隔层，所述参考层和所述记录层隔着所述非磁性间隔层彼此相对，
其中，在写入数据的步骤中，生成在所述参考层和所述记录层之间流动的写入电流，以及
其中，基于将被写入到所述自旋器件元件中的数据来确定所述写入电流的方向。
17.根据权利要求12所述的数据写入方法，其中，所述磁存储器进一步包括布置在所述自旋器件元件附近的写入电流线，
其中，在写入数据的步骤中，通过生成流过所述写入电流线的写入电流，来将电流感应的磁场施加到自旋器件元件，以及
其中，所述写入电流的方向取决于将被写入到所述自旋器件元件中的数据。
18.根据权利要求12所述的数据写入方法，其中，所述弯曲机构包括与所述可变形基板耦合的压电层，并且
其中，所述自旋器件元件包括：
具有固定的磁化的参考层；
具有可逆的磁化的记录层；以及
非磁化间隔层，所述参考层和所述记录层隔着所述非磁化间隔层彼此相对，
其中，在写入数据的步骤中，在通过将电场施加到所述压电层使所述可变形基板弯曲的情况下，生成在所述参考层和所述记录层之间流动的写入电流，并且
其中，基于将被写入到所述自旋器件元件的数据来确定所述写入电流的方向。
19.根据权利要求12所述的数据写入方法，其中，所述弯曲机构包括与所述可变形基板耦合的压电层，并且
其中，所述磁存储器进一步包括布置在所述自旋器件元件附近的写入电流线，
其中，在写入数据的步骤中，在通过将电场施加到所述压电层使所述可变形基板弯曲的情况下，生成流过所述写入电流线的写入电流，来将电流感应的磁场施加到所述自旋器件元件，以及
其中，基于将被写入所述自旋器件元件中的数据来确定所述写入电流的方向。
20.一种半导体装置，包括：
磁存储器；以及
封装，所述封装将所述磁存储器并入在所述封装中形成的密闭空间中，
其中，所述磁存储器包括：
半导体衬底，在所述半导体衬底中集成有晶体管；
与所述半导体衬底分开设置的可变形基板；
至少一个自旋器件元件，所述至少一个自旋器件元件与所述可变形基板耦合并且包括存储一比特数据的记录层，其中，所述记录层的第一磁化方向与所述一比特数据的第一数据值相关联，并且所述记录层的与所述第一磁化方向相反的第二磁化方向与所述一比特数据的第二数据值相关联；
弯曲机构，所述弯曲机构弯曲所述可变形基板，
其中，所述密闭空间包括所述可变形基板的上表面和下表面中的至少一个面向未填充有固体物质的空间的空腔，
其中，所述可变形基板面向未填充有固体物质的空间，所述空间被提供在所述可变形基板与所述半导体衬底之间。
CN201580074919.8A 2015-03-06 2015-07-30 磁存储器、将数据写入磁存储器的方法及半导体装置 Active CN107210264B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015045194A JP6824504B2 (ja) 2015-03-06 2015-03-06 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2015-045194 2015-03-06
PCT/JP2015/071719 WO2016143157A1 (ja) 2015-03-06 2015-07-30 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN107210264A CN107210264A (zh) 2017-09-26
CN107210264B true CN107210264B (zh) 2019-12-06

Family

ID=56851121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580074919.8A Active CN107210264B (zh) 2015-03-06 2015-07-30 磁存储器、将数据写入磁存储器的方法及半导体装置

Country Status (4)

Country Link
US (2) US9847374B2 (zh)
JP (1) JP6824504B2 (zh)
CN (1) CN107210264B (zh)
WO (1) WO2016143157A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824504B2 (ja) * 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
US10833253B2 (en) * 2016-02-05 2020-11-10 International Business Machines Corporation Low magnetic moment materials for spin transfer torque magnetoresistive random access memory devices
WO2018236366A1 (en) * 2017-06-21 2018-12-27 Intel Corporation COLOSSAL MAGNETORESISTANCE FOR MAGNETIC READING
US10170696B1 (en) * 2017-10-26 2019-01-01 International Business Machines Corporation MnN and Heusler layers in magnetic tunnel junctions
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
KR20220050707A (ko) * 2020-10-16 2022-04-25 삼성전자주식회사 반도체 소자 및 그 동작방법
CN113672053A (zh) * 2021-08-23 2021-11-19 浙江大学 一种基于机械结构的可编辑可读写数据存储器
KR102665796B1 (ko) * 2023-01-19 2024-05-10 삼육대학교산학협력단 가변 저항 메모리 소자 및 그 제조 방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055178A (en) 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
WO2000042614A1 (de) 1999-01-13 2000-07-20 Infineon Technologies Ag Schreib-/lesearchitektur für mram
US7453719B2 (en) 2003-04-21 2008-11-18 Nec Corporation Magnetic random access memory with improved data reading method
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
EP1548702A1 (en) * 2003-12-24 2005-06-29 Interuniversitair Microelektronica Centrum Vzw Method for ultra-fast controlling of a magnetic cell and related devices
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP2007200928A (ja) * 2006-01-23 2007-08-09 Sharp Corp 磁気メモリ素子、磁気メモリ、及び磁気記録再生装置
JP4987616B2 (ja) 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP4568303B2 (ja) 2007-06-19 2010-10-27 株式会社東芝 磁気ランダムアクセスメモリ
JP2010079974A (ja) 2008-09-25 2010-04-08 Toshiba Corp 半導体記憶装置
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US7852665B2 (en) 2008-10-31 2010-12-14 Seagate Technology Llc Memory cell with proportional current self-reference sensing
US8159864B2 (en) 2008-12-08 2012-04-17 Qualcomm Incorporated Data integrity preservation in spin transfer torque magnetoresistive random access memory
JP2011003241A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体記憶装置
US8077501B2 (en) 2009-09-11 2011-12-13 Grandis, Inc. Differential read and write architecture
WO2011078018A1 (ja) 2009-12-24 2011-06-30 日本電気株式会社 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP2012009786A (ja) * 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP5235964B2 (ja) * 2010-09-30 2013-07-10 株式会社東芝 歪検知素子、歪検知素子装置、および血圧センサ
JP5794892B2 (ja) 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US8207757B1 (en) 2011-02-07 2012-06-26 GlobalFoundries, Inc. Nonvolatile CMOS-compatible logic circuits and related operating methods
US8921962B2 (en) 2011-04-19 2014-12-30 Virginia Commonwealth University Planar multiferroic/magnetostrictive nanostructures as memory elements, two-stage logic gates and four-state logic elements for information processing
JP5828378B2 (ja) * 2011-06-20 2015-12-02 セイコーエプソン株式会社 圧力センサーデバイスの製造方法
EP2538235B1 (de) * 2011-06-24 2013-07-31 Christian-Albrechts-Universität zu Kiel Magnetostriktives Schichtsystem
US8665638B2 (en) 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
JP2013026337A (ja) 2011-07-19 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
JP2013026600A (ja) 2011-07-26 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP2013062336A (ja) 2011-09-13 2013-04-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
US8576617B2 (en) 2011-11-10 2013-11-05 Qualcomm Incorporated Circuit and method for generating a reference level for a magnetic random access memory element
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
JP5653379B2 (ja) * 2012-03-23 2015-01-14 株式会社東芝 磁気記憶素子、磁気メモリ及び磁気記憶装置
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US8964458B2 (en) 2012-04-13 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current
US9076953B2 (en) * 2012-05-09 2015-07-07 Qualcomm Incorporated Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP5711705B2 (ja) * 2012-09-10 2015-05-07 株式会社東芝 圧力検知素子及びその製造方法
WO2014049638A1 (ja) * 2012-09-25 2014-04-03 ルネサスエレクトロニクス株式会社 半導体装置、振動素子、及び半導体装置の製造方法
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US9070692B2 (en) 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
JP6824504B2 (ja) * 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置

Also Published As

Publication number Publication date
JP6824504B2 (ja) 2021-02-03
US9847374B2 (en) 2017-12-19
WO2016143157A1 (ja) 2016-09-15
JP2016164944A (ja) 2016-09-08
CN107210264A (zh) 2017-09-26
US20160260771A1 (en) 2016-09-08
US20180083066A1 (en) 2018-03-22
US10032829B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
CN107210264B (zh) 磁存储器、将数据写入磁存储器的方法及半导体装置
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
JP5867030B2 (ja) 記憶素子、記憶装置
CN108701758B (zh) 磁阻元件和电子设备
EP2673807B1 (en) Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8339840B2 (en) Storage element and memory
JP3831353B2 (ja) 磁気ランダムアクセスメモリ
US8039913B2 (en) Magnetic stack with laminated layer
JP2016164944A5 (zh)
US10276785B2 (en) Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
WO2004006335A1 (ja) 磁気ランダムアクセスメモリ
US10002655B2 (en) Memory cell structure of magnetic memory with spin device elements
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
WO2002103798A1 (fr) Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci
JP2018037616A (ja) 磁気トンネル接合素子
JP2013115399A (ja) 記憶素子、記憶装置
JP4618989B2 (ja) 磁気記憶半導体装置
US11264559B2 (en) Multilayered magnetic free layer structure for spin-transfer torque (STT) MRAM
US20080272448A1 (en) Integrated circuit having a magnetic tunnel junction device
US20180226572A1 (en) Magnetic element, pressure sensor, magnetic head and magnetic memory
US11283010B2 (en) Precessional spin current structure for magnetic random access memory with novel capping materials
JP2003168834A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
KR20190104865A (ko) 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant