CN107196628A - 动态比较器噪声性能的控制方法及系统 - Google Patents

Abstract

本发明提供一种动态比较器噪声性能的控制方法及系统，该方法包括：减小动态比较器输入端的共模输入电压V_CMO；如果所述共模输入电压V_CMO的值在所述动态比较器前级电路共模输出电压的范围内，则判断所述动态比较器的判决错误率P_error是否低于10％；如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能的控制，否则，继续减小所述共模输入电压V_CMO。且该方法还包括：通过增大所述动态比较器放大级的跨导g_m，减小所述动态比较器的尾电流I_D的值，延长时钟信号边沿上升时间T_rise，来完成所述动态比较器的噪声性能的控制。本发明提供的方法能优化动态比较器噪声性能，实现电路设计周期的缩短和电路性能的提高。

Description

动态比较器噪声性能的控制方法及系统

技术领域

本发明属于集成电路设计领域，尤其具体涉及一种动态比较器噪声性能的控制方法及系统。

背景技术

随着CMOS工艺技术的不断进步，市场对低功耗应用的需求与日俱增，器件尺寸正逐步缩小，电源电压也逐步降低，电路随机误差(器件热噪声和闪烁噪声)对系统性能的影响相比确定性误差(失调、迟滞等)而言更加凸显。动态比较器用以在周期性时钟信号的控制下比较输入信号与参考电压的相对大小，并将判决结果以数字逻辑电平的方式进行输出。比较器的确定性误差和随机误差是影响其判决准确度的主要因素，而电路随机误差主要表现为器件的噪声性能。

实际应用中，动态比较器的准确度能直接影响模数转换器、存储器的位线检测器及无线收发机等对噪声性能要求较高的系统。如何有效降低噪声性能对动态比较器电路性能的影响，提高动态比较器的精度，对集成电路设计有着重要的意义。

动态比较器属于非线性时变的电路系统，传统设计流程按比较器的工作原理将其工作过程分为采样和再生两个阶段，在各个阶段下基于器件的线性时不变小信号和大信号模型进行分析和仿真。然而，与典型可抽象为线性时不变模型的电路(如放大器)所不同的是，比较器的线性行为在不同阶段、不同时刻下是变化的，也就是说，动态比较器实质上可抽象为一个线性时变系统。此外，考虑到动态比较器工作的周期性，将其抽象为一个线性周期时变(LPTV)系统更有助于对其噪声性能及判决精度的分析。

发明内容

本发明提供一种动态比较器噪声性能的控制方法及系统，使动态比较器噪声性能得到最大程度的改善，同时实现动态比较器设计周期的缩短和 电路性能的提高。

为达到上述目的，本发明提供以下技术方案：

一种动态比较器噪声性能的控制方法，其特征在于，包括：

减小动态比较器输入端的共模输入电压V_CMO；

如果所述共模输入电压V_CMO的值在所述动态比较器前级电路共模输出电压的范围内，则判断所述动态比较器的判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能的控制，否则，继续减小所述共模输入电压V_CMO。

优选的，如果所述共模输入电压V_CMO的值不在所述动态比较器前级电路共模输出电压的范围内，则增大所述动态比较器放大级的跨导g_m；

如果所述动态比较器放大级器件的栅极对地电容不超过设定值，则判断所述判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能控制，否则，继续增大所述动态比较器放大级的跨导g_m。

优选的，所述增大所述动态比较器放大级电路的跨导g_m的值，包括：增大所述动态比较器放大级电路的器件宽长比。

优选的，如果所述动态比较器放大级器件的栅极对地电容超过设定值，则减小所述动态比较器的尾电流I_D的值；

如果所述动态比较器的再生增益没有降低，则判断所述判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成完成所述动态比较器的噪声性能的控制，否则，继续减小所述动态比较器的尾电流I_D的值。

优选的，所述减小所述动态比较器的尾电流I_D的值，包括：减小尾电流源器件的宽长比。

优选的，如果所述动态比较器的再生增益降低，则延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％。

优选的，所述延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％，包括：判断所述动态比较器的最小可辩识电压差是否高于设定阈值，如果是，则完成所述动态比较器噪声性能的控制，否则继续延 长时钟信号边沿上升时间T_rise。

一种动态比较器噪声性能的控制系统，其特征在于，包括：电压调整模块、跨导调整模块、尾电流调整模块、时钟调整模块和控制处理模块；

所述电压调整模块的输出端与所述动态比较器的第一输入端相连，所述电压调整模块的控制端与所述控制处理模块的第一输出端相连；

所述跨导调整模块的输出端与所述动态比较器的第二输入端相连，所述跨导调整模块的控制端与所述控制处理模块的第二输出端相连；

所述尾电流调整模块的输出端与所述动态比较器的第三输入端相连，所述尾电流调整模块的控制端与所述控制处理模块的第三输出端相连；

所述时钟调整模块的输出端与所述动态比较器的第四输入端相连，所述时钟调整模块的控制端与所述控制处理模块的第四输出端相连；

所述控制处理模块的输入端与所述动态比较器的输出端相连；

所述电压调整模块用于减小所述动态比较器的共模输入电压V_CMO；

所述跨导调整模块用于增大所述比较器放大级电路的跨导g_m的值；

所述尾电流调整模块用于减小所述动态比较器的尾电流I_D的值；

所述时钟调整模块用于调节时钟信号边沿上升时间T_rise；

所述控制处理模块用于优化所述动态比较器噪声性能。

优选的，所述跨导调整模块，具体用于通过增大所述动态比较器的放大级电路器件的宽长比增大所述动态比较器放大级电路的跨导g_m的值。

优选的，所述尾电流调整模块，具体用于通过减小所述动态比较器尾电流源器件的宽长比减小所述动态比较器的尾电流I_D的值。

本发明提供的一种动态比较器噪声性能的控制方法及系统，通过对动态比较器的电路参数(共模输入电压和时钟信号边沿上升时间)和器件参数(宽长比)的调整，能使动态比较器噪声性能得到最大程度的优化，实现动态比较器的电路设计周期的缩短和电路性能的提高。

附图说明

为了更清楚地说明本发明的具体实施例，下面将对实施例中所需要使用的附图作简单地介绍。

图 1：是本发明实施例提供的一种锁存型动态比较器结构图；

图 2：是本发明实施例提供的一种动态比较器的差分输出信号随时间的变化曲线图；

图 3：是本发明提供的一种动态比较器噪声性能的控制方法；

图 4：是本发明实施例提供的一种动态比较器噪声性能随共模输入电压变化的仿真结果图；

图 5：是本发明实施例提供的一种动态比较器器噪声性能随输入对管器件尺寸变化的仿真结果图；

图 6：是本发明实施例提供的一种动态比较器噪声性能随尾电流源器件宽长比的变化曲线图；

图 7：是本发明实施例提供的一种动态比较器噪声性能随时钟信号边沿上升时间的变化曲线图；

图 8：是本发明实施例提供的一种动态比较器噪声性能优化的控制流程图；

图 9：是本发明还提供一种动态比较器噪声性能的控制系统结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明实施例的方案，下面结合附图和实施方式对本发明实施例作进一步的详细说明。

如 图 1所示，为本发明实施例提供的一种锁存型动态比较器结构图。其中，MN1、MN2、MN3、MN4和MN5为NMOST，MP1、MP2、MP3和MP4为PMOST，V_DD为直流电源，V_in+和V_in-是比较器的差分输入端，V_out+和V_out-是比较器的差分输出端，V_X和V_Y是比较器的两个中间节点，clk是比较器的时钟控制信号，用以控制动态比较器进行周期性地工作。MN1和MN2的栅极分别与比较器的输入信号V_in+和V_in-连接，MN1和MN2的源端相连并与MN5的漏极连接；MN5的栅极接时钟控制信号clk，源极接至地；MN3和MN4的源极分别与MN1和MN2的漏极相连并标记为V_X和V_Y，MN3的栅极与MP3的栅极相连并与MN4和MP4的漏极连接在一起，作为比较器的输出端V_out+，MN4的栅极与MP4的栅极相连并与MN3和MP3的漏极连接在一起，作为比较器的输出端V_out-；MP1和MP2的栅 极接clk，漏极分别与输出端V_out-和V_out+连接，MP1、MP2、MP3、MP4的源极接电源V_DD。设计中，处于对称位置的MN1和MN2的器件尺寸相等，同理，MN3和MN4、MP1和MP2、MP3和MP4的器件尺寸也分别相等。为方便表示，用C_out+和C_out-分别表示电路输出节点V_out+和V_out-的对地电容，且C_out＝C_out+＝C_out-；用C_X和C_Y分别表示电路中间节点V_X和V_Y的对地电容，且C_XY＝C_X＝C_Y。I_D代表流过MN5的电流，也就是动态比较器的尾电流。

作为一个线性周期时变(LPTV)系统，动态比较器的线性响应随时间的变化而变化。按照图 1中动态比较器的工作原理，可以将其工作过程分为四个阶段：复位、采样、再生和判决。各个工作阶段中，如图 2所示，为本发明实施例提供的一种动态比较器的差分输出信号随时间的变化曲线图，在时间轴上，用t₀、t₁、t₂和t_obs标记各个阶段的起止时刻。比较器判决正确与否关键取决于t_obs时刻的噪声累积情况，换言之，动态比较器虽然是一个时变系统，对于其噪声性能的衡量，则仅需关注t_obs时刻的瞬态噪声即可。

在t₀～t₁时段，比较器处于复位阶段，时钟控制信号clk为低电平，复位开关管MP1和MP2导通，分别将输出端V_out-和V_out+充电至电源电压V_DD，将中间节点V_X和V_Y上拉至V_DD-V_THN，其中，V_THN代表 NMOST的阈值电压。该阶段V_out+/V_out-和V_X/V_Y电容节点累积的噪声主要是热噪声。假定t₁时刻V_out+/V_out-和V_X/V_Y电容节点的噪声功率分别为

σ²(V_n,out)＝4KT/C_OUT (1)

σ²(V_n,XY)＝4KT/C_XY (2)

式中，K是波尔兹曼常数，T是热力学温度，V_n,out代表输出端V_out+/V_out-节点的噪声电压，V_n,XY代表 V _X/V_Y节点的噪声电压。

在t₁时刻，时钟控制信号clk由低电平切换到高电平，比较器开始进入采样阶段。中间节点V_X和V_Y通过输入对管MN1和MN2开始放电，放电速度的快慢取决于输入信号V_in+和V_in-的电压差；同样，输出节点V_out+和V_out-也开始通过MN4和MN3放电，速度的快慢取决于V_X和V_Y的电压差。放电过程一直持续到t₂时刻输出端V_out+和V_out-的电压值低于V_DD-V_THP， V_THP代表 PMOST的阈值电压。在采样阶段，主要的噪声源来自MN1/MN2和MN3/MN4的沟道噪声，其噪声功率分别为

σ²(i_nN(1,2))＝4KTγ·g_mN(1,2) (3)

σ²(i_nN(3,4))＝4KTγ·g_mN(3,4) (4)

式中，γ为噪声系数，对于长沟道器件，γ＝2/3，短沟道器件的γ值更大一些，假定MN1的跨导为g_mN1，MN2的跨导为g_mN2，MN3的跨导为g_mN3，MN4的跨导为g_mN4，用g_mN(1,2)代表 MN1/MN2的跨导，且g_mN(1,2)＝g_mN1＝g_mN2，同理，g_mN(3,4)代表 MN3/MN4的跨导，且g_mN(3,4)＝g_mN3＝g_mN4。

在t₂时刻，输出节点的电压降至V_DD-V_THP，MP3、MP4开启，此后比较器进入再生放大阶段。MN1和MN2工作在线性区，导通电阻相对其它器件非常小，考虑再生放大阶段比较器的小信号模型时，可以近似认为V_X和V_Y为零电位，因此MN1和MN2的沟道噪声被屏蔽，该阶段的主要噪声源来自MN3/MN4和MP3/MP4的沟道噪声，其噪声功率为

σ²(i_n(3,4),r)＝σ²(i_nN(3,4),r)+σ²(i_nP(3,4),r)＝4KTγ·(g_mN(3,4),r+g_mP(3,4),r) (5)

式中，g_mN(3,4),r和g_mP(3,4),r分别代表再生阶段MN3/MN4和MP3/MP4的跨导，i_nN(3,4),r代表再生阶段MN3/MN4的噪声电流，i_nP(3,4),r代表再生阶段MP3/MP4的噪声电流，i_n(3,4),r则代表再生阶段MN3/MN4和MP3/MP4的总噪声电流。

综上所述，动态比较器各个噪声源在不同时刻的主要噪声类型已经清楚，无论各个噪声源从各个时刻到t_obs时刻经历怎样的周期性线性时变过程，通过优化与噪声源有关的设计参数，动态比较器整体的噪声性能会得到改善。由上述表达式(1)～(5)可知，降低噪声主要在于优化寄生电容C_out和C_XY，以及优化跨导g_mN(1,2,3,4)、g_mN(3,4),r和g_mP(3,4),r上，同时考虑到动态比较器的周期时变特性。

如 图 3所示，为本发明提供的一种动态比较器噪声性能的控制方法，包括：

减小动态比较器输入端的共模输入电压V_CMO；如果所述共模输入电压V_CMO的值在所述动态比较器前级电路共模输出电压的范围内，则判断所述动态比较器的判决错误率P_error是否低于10％；如果所述判决错误率P_error 低于10％，则完成所述动态比较器的噪声性能的控制，否则，继续减小所述共模输入电压V_CMO。

具体地，结合本发明实施例提供的动态比较器作进一步说明，根据g_m＝(2I_D)/(V_GS-V_TH)(其中V_GS是栅源电压差，V_TH是器件的阈值电压)可知，在尾电流I_D一定的情况下，跨导g_m与共模输入电压呈反比关系。于是，可以从共模输入电压变化对比较器噪声性能产生影响的角度进行分析，如图 4所示，为本发明实施例提供的动态比较器噪声性能随共模输入电压变化的仿真结果图，其横轴代表比较器的差分输入ΔV_in，纵轴代表不同输入下比较器判决错误的概率其中SNR代表比较器输入端的信噪比)。由上可知，在不影响系统正常工作的前提下，尽可能地减小动态比较器的共模输入电平，也就是前级电路的输出共模电平，将有利于减小动态比较器的噪声。判决错误的概率越低，表明比较器的等效输入噪声越小，噪声性能越好。一般认为当P_error为10％时所对应的输入电压即为比较器的等效输入噪声值。比如，当等效输入噪声的设计指标为0.2mV时，从图 4可以看出，共模输入电压V_CMO＝0.6V时，ΔV_in＝0.2mV所对应的比较器的判决错误率低于10％，因此，减小共模输入电压值至0.6V即可满足设计指标。

进一步，如果所述共模输入电压V_CMO的值不在所述动态比较器前级电路共模输出电压的范围内，则增大所述动态比较器放大级的跨导g_m；如果所述动态比较器放大级器件的栅极对地电容不超过设定值，则判断所述判决错误率P_error是否低于10％；如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能控制，否则，继续增大所述动态比较器放大级的跨导g_m。

具体地，从图 4可以看出，确定了比较器的共模输入电压值后还应判断在该V_CMO下，比较器的前级电路能否正常工作，也就是判断前级电路的输出共模电平能否调整至0.6V，如果可以，噪声性能得到改善，比较器的等效输入噪声通过减小共模输入电压V_CMO便可以达到设计指标；如果前级电路的输出共模电平无法调整至0.6V，则需增大动态比较器放大级电路的跨导g_m的值。

进一步，所述增大所述动态比较器放大级电路的跨导g_m的值，包括：增大所述动态比较器放大级电路的器件宽长比。

在实际应用中，在尾电流I_D一定的情况下，根据(其中μ代表载流子的迁移率，C_ox代表单位面积的栅氧化层电容)可知，器件的宽长比与器件的跨导相关，可以从器件宽长比的变化对动态比较器噪声性能产生影响的角度进行分析，如图 5所示,为本发明实施例提供的一种动态比较器器噪声性能随输入对管器件尺寸变化的仿真结果图。可知，在面积允许的范围内，可以调整输入对管的器件尺寸以使噪声性能达到设计指标。但是，增大器件的宽长比也就意味着增大了器件的栅极电容，若比较器的前级电路对负载有要求，则应将由增大尺寸带来的负载效应计入考虑。同理，以等效输入噪声为0.2mV的设计指标为例，从图 5可以看出，当器件尺寸由1×3.6μ/0.18μ变化至5×3.6μ/0.18μ时，ΔV_in＝0.2mV所对应的判决错误率均低于10％，也就是说，对于比较器最小可辨识电压差为0.5mV的设计指标要求，比较器输入对管器件的尺寸选取面积较小的1×3.6μ/0.18μ即可满足。在调整器件的宽长比时，需要将器件的栅极对地电容，即对前级电路的负载效应考虑在内。

进一步，如果所述动态比较器放大级器件的栅极对地电容超过设定值，则减小所述动态比较器的尾电流I_D的值；如果所述动态比较器的再生增益没有降低，则判断所述判决错误率P_error是否低于10％；如果所述判决错误率P_error低于10％，则完成完成所述动态比较器的噪声性能的控制，否则，继续减小所述动态比较器的尾电流I_D的值。

在实际应用中，如果增大器件的尺寸不会影响前级电路的正常工作，则比较器的噪声性能可以通过增大输入对管器件的宽长比得到优化；否则，需通过减小尾电流。

进一步，所述减小所述动态比较器的尾电流I_D的值，包括：减小尾电流源器件的宽长比。

具体地，改变尾电流I_D，也就是改变尾电流源器件的宽长比，影响比较器再生放大的增益。如图 6所示，为本发明实施例提供的一种动态比较器噪声性能随尾电流源器件宽长比的变化曲线图。可知，减小尾电流源器 件的宽长比，会使再生阶段比较器的增益G_r降低，继而会使比较器的检测灵敏度降低(能够正确判决的最小输入电压增大)，影响系统的精度。在尾电流I_D的减小没有导致再生增益G_r明显降低，继而影响比较器的检测灵敏度时，减小尾电流源器件的宽长比可以明显改善比较器的噪声性能，使得比较器的判决错误率明显降低。比如，当尾电流源器件的宽长比减小为1.8μ/0.18μ时，虽然比较器的噪声性能得到改善，但其检测灵敏度的降低也更为突显，比较器可正确判决的最小输入电压增大，因此，二者的综合作用下，对于较小的输入电压，尾电流源器件尺寸减小到一定程度后，比较器判决错误率不再降低。比如，当要求比较器的最小可辨识电压差为0.5mV时，为留有一定的裕度，确定比较器的等效输入噪声的设计指标为0.2mV，此时如果减小共模输入电压和增大跨导都不能使得噪声性能得到改善，由图 6可知，应将尾电流源器件的尺寸设置为1.8μ/0.18μ，以使ΔV_in＝0.2mV所对应的判决错误率低于10％。如果比较器的等效输入噪声设计指标是低于0.2mV的其它值，则应继续减小尾电流源器件的宽长比。

进一步，如果所述动态比较器的再生增益降低，则延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％。

进一步，所述延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％，包括：判断所述动态比较器的最小可辩识电压差是否高于设定阈值，如果是，则完成所述动态比较器噪声性能的控制，否则继续延长时钟信号边沿上升时间T_rise。

具体地，若尾电流I_D的减小没有导致再生增益G_r明显降低，则减小所述动态比较器的尾电流I_D的值可行，比较器的噪声性能通过减小尾电流源器件的宽长比就可以满足设计指标要求；反之，若尾电流I_D的减小导致再生增益G_r明显降低，继而使得较小的ΔV_in所对应的判决错误率过高时，比较器的噪声性能应通过延长时钟信号边沿上升时间T_rise得到进一步地改善。延长时钟信号边沿上升时间T_rise，该方法可行是因为动态比较器是时间周期性工作的，同时，从图 2可知，采样阶段和再生放大阶段信号的变化与时钟信号的边沿有很大的关系。如图 7所示，为本发明实施例提供的一种动态比较器噪声性能随时钟信号边沿上升时间的变化曲线图。在时钟 信号处于高电平期间内，比较器需经历采样和再生的工作过程，若时钟边沿上升时间过长，会出现时钟信号还未上升至逻辑高电平所代表的电源电压V_DD时，比较器已经从采样阶段过度到再生阶段，此时尾电流源器件的栅极电压相对较小，导致尾电流I_D较小，同样会影响再生放大的增益，进而影响比较器的灵敏度。因此，图 7中输入电压较小时，延长时钟信号边沿上升时间反而会使比较器的判决错误率升高。同样，对于0.2mV的等效输入噪声设计指标，图 7所示的三种时钟信号边沿上升时间均可满足要求(ΔV_in＝0.2mV所对应的判决错误率均低于10％)；设计指标低于0.2mV时，应继续延长时钟信号的边沿上升时间，但同时也要注意过长的上升时间是否会影响到比较器的灵敏度，尽可能地选取一个最优值，使得比较器的噪声性能得到最大程度地改善。

综上所述，动态比较器噪声性能优化可通过以下步骤实现：：

步骤1：减小动态比较器输入端的共模输入电压；

步骤2：增大动态比较器放大级电路器件的宽长比；

步骤3：减小尾电流源器件的宽长比；

步骤4：延长时钟信号边沿上升时间。

具体地，如图 8所示，为本发明实施例提供的一种动态比较器噪声性能优化的控制流程图，包括以下步骤：

a1：适当减小共模输入电压，并执行a2；

a2：判断比较器的前级电路在该共模电压下是否正常工作(也就是判断前级电路的输出共模电压能否调整至该值)，如果可以正常工作，进入a3，否则跳至步骤a4；

a3.判断此时动态比较器的噪声性能是否达到设计指标要求，如果达到，结束优化流程，否则，将重复a1，即继续减小共模输入电压，直至比较器的噪声性能达到设计指标要求而结束优化流程，或者共模输入电压的减小使得比较器的前级电路无法正常工作而进入a4；

a4：适当增大动态比较器输入对管MN1/MN2的宽长比，并执行a5；

a5：判断输入对管的栅极到地电容是否会对比较器的前级电路造成严重的负载效应，如果负载效应较小，进入a6，否则跳至a7；

a6：判断此时动态比较器的噪声性能是否达到设计指标要求，如果达到，结束优化流程，否则，将重复a4，即继续增大MN1/MN2的宽长比，直至比较器的噪声性能达到设计指标要求而结束优化流程，或者MN1/MN2的栅极到地电容使得比较器的前级电路因负载过大而无法正常工作，进入a7；

a7：适当减小MN5的宽长比，并执行a8；

a8：判断此时比较器的灵敏度，即比较器的最小可辨识电压差是否高于设计指标，如果低于设计指标，进入a9，否则跳至a10；

a9：判断此时动态比较器的噪声性能是否达到设计指标要求，如果达到，结束优化流程，否则，将重复a7，即继续减小MN5的宽长比，直至比较器的噪声性能达到设计指标要求而结束优化流程，或者比较器的最小可辨识电压差高于设计指标而进入a10；

a10：适当延长比较器时钟控制信号的边沿上升时间后，并执行a11；

a11：判断此时比较器的灵敏度，即比较器的最小可辨识电压差是否高于设计指标，如果低于设计指标，进入a12，否则结束优化流程；

a12：判断此时动态比较器的噪声性能是否达到设计指标要求，如果达到，结束优化流程，否则，将重复a10，即继续延长时钟信号边沿上升时间，直至比较器的噪声性能达到设计指标要求或者比较器的最小可辨识电压差高于设计指标值而结束优化流程。

可见，本发明提供一种动态比较器噪声性能的控制方法，通过对比较器的共模输入电压、放大级电路的跨导、尾电流及时钟信号边沿上升时间的调整，使动态比较器噪声性能得到最大程度的改善，实现动态比较器电路设计周期的缩短和电路性能的提高。

相应地，本发明还提供一种动态比较器噪声性能的控制系统，如图 9所示，为本发明提供的一种动态比较器噪声性能的控制系统结构示意图，包括：电压调整模块、跨导调整模块、尾电流调整模块、时钟调整模块和控制处理模块。所述电压调整模块的输出端与所述动态比较器的第一输入端相连，所述电压调整模块的控制端与所述控制处理模块的第一输出端相连。所述跨导调整模块的输出端与所述动态比较器的第二输入端相连，所 述跨导调整模块的控制端与所述控制处理模块的第二输出端相连。所述尾电流调整模块的输出端与所述动态比较器的第三输入端相连，所述尾电流调整模块的控制端与所述控制处理模块的第三输出端相连。所述时钟调整模块的输出端与所述动态比较器的第四输入端相连，所述时钟调整模块的控制端与所述控制处理模块的第四输出端相连。所述控制处理模块的输入端与所述动态比较器的输出端相连。所述电压调整模块用于减小所述动态比较器的共模输入电压V_CMO。所述跨导调整模块用于增大所述动态比较器放大级电路的跨导g_m的值；所述尾电流调整模块用于减小所述动态比较器的尾电流I_D的值；所述时钟调整模块用于调节时钟信号边沿上升时间T_rise；所述控制处理模块用于优化所述动态比较器噪声性能。

进一步，所述跨导调整模块，具体可以通过增大所述动态比较器的放大级电路器件的宽长比增大所述动态比较器放大级电路的跨导g_m的值。

进一步，所述尾电流调整模块，具体可以通过减小所述动态比较器尾电流源器件的宽长比减小所述动态比较器的尾电流I_D的值。

可见，本发明提供一种动态比较器噪声性能的控制系统，通过动态比较器的电路参数和器件参数进行调整，能使动态比较器噪声性能得到最大程度的改善，实现动态比较器的电路设计周期的缩短和电路性能的提高。

以上依据图示所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种动态比较器噪声性能的控制方法，其特征在于，包括：

减小动态比较器输入端的共模输入电压V_CMO；

如果所述共模输入电压V_CMO的值在所述动态比较器前级电路共模输出电压的范围内，则判断所述动态比较器的判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能的控制，否则，继续减小所述共模输入电压V_CMO。

2.根据权利要求1所述的动态比较器噪声性能的控制方法，其特征在于，如果所述共模输入电压V_CMO的值不在所述动态比较器前级电路共模输出电压的范围内，则增大所述动态比较器放大级的跨导g_m；

如果所述动态比较器放大级器件的栅极对地电容不超过设定值，则判断所述判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成所述动态比较器的噪声性能控制，否则，继续增大所述动态比较器放大级的跨导g_m。

3.根据权利要求2所述的动态比较器噪声性能的控制方法，其特征在于，所述增大所述动态比较器放大级电路的跨导g_m的值，包括：增大所述动态比较器放大级电路的器件宽长比。

4.根据权利要求2所述的动态比较器噪声性能的控制方法，其特征在于，如果所述动态比较器放大级器件的栅极对地电容超过设定值，则减小所述动态比较器的尾电流I_D的值；

如果所述动态比较器的再生增益没有降低，则判断所述判决错误率P_error是否低于10％；

如果所述判决错误率P_error低于10％，则完成完成所述动态比较器的噪声性能的控制，否则，继续减小所述动态比较器的尾电流I_D的值。

5.根据权利要求4所述的动态比较器噪声性能的控制方法，其特征在于，所述减小所述动态比较器的尾电流I_D的值，包括：减小尾电流源器件的宽长比。

6.根据权利要求4所述的动态比较器噪声性能的控制方法，其特征在于，如果所述动态比较器的再生增益降低，则延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％。

7.根据权利要求6所述的动态比较器噪声性能的控制方法，其特征在于，所述延长时钟信号边沿上升时间T_rise，直到所述判决错误率P_error低于10％，包括：判断所述动态比较器的最小可辩识电压差是否高于设定阈值，如果是，则完成所述动态比较器噪声性能的控制，否则继续延长时钟信号边沿上升时间T_rise。

8.一种动态比较器噪声性能的控制系统，其特征在于，包括：电压调整模块、跨导调整模块、尾电流调整模块、时钟调整模块和控制处理模块；

所述电压调整模块的输出端与所述动态比较器的第一输入端相连，所述电压调整模块的控制端与所述控制处理模块的第一输出端相连；

所述跨导调整模块的输出端与所述动态比较器的第二输入端相连，所述跨导调整模块的控制端与所述控制处理模块的第二输出端相连；

所述尾电流调整模块的输出端与所述动态比较器的第三输入端相连，所述尾电流调整模块的控制端与所述控制处理模块的第三输出端相连；

所述时钟调整模块的输出端与所述动态比较器的第四输入端相连，所述时钟调整模块的控制端与所述控制处理模块的第四输出端相连；

所述控制处理模块的输入端与所述动态比较器的输出端相连；

所述电压调整模块用于减小所述动态比较器的共模输入电压V_CMO；

所述跨导调整模块用于增大所述动态比较器放大级电路的跨导g_m的值；

所述尾电流调整模块用于减小所述动态比较器的尾电流I_D的值；

所述时钟调整模块用于调节时钟信号边沿上升时间T_rise；

所述控制处理模块用于优化所述动态比较器噪声性能。

9.根据权利要求8所述的动态比较器噪声性能的控制系统，其特征在于，所述跨导调整模块，具体用于通过增大所述动态比较器的放大级电路器件的宽长比增大所述动态比较器放大级电路的跨导g_m的值。

10.根据权利要求8所述的动态比较器噪声性能的控制系统，其特征在于，所述尾电流调整模块，具体用于通过减小所述动态比较器尾电流源器件的宽长比减小所述动态比较器的尾电流I_D的值。