CN107195532B - 半导体制造方法 - Google Patents

半导体制造方法 Download PDF

Info

Publication number
CN107195532B
CN107195532B CN201710128639.1A CN201710128639A CN107195532B CN 107195532 B CN107195532 B CN 107195532B CN 201710128639 A CN201710128639 A CN 201710128639A CN 107195532 B CN107195532 B CN 107195532B
Authority
CN
China
Prior art keywords
semiconductor wafer
metal film
nozzles
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710128639.1A
Other languages
English (en)
Other versions
CN107195532A (zh
Inventor
右田达夫
庄子史人
小木曾浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107195532A publication Critical patent/CN107195532A/zh
Application granted granted Critical
Publication of CN107195532B publication Critical patent/CN107195532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施方式提供一种不会产生镀覆遗漏不良的半导体制造方法。所述方法具备如下步骤：在晶片(Wafer)的一主面上，利用第1镀覆处理形成第1金属膜；一边从与晶片的一主面离开配置的清洗器朝一主面上喷射清洗液，一边使清洗器及晶片的至少一个旋转，而清洗第1金属膜的表面；以及在第1金属膜上，利用第2镀覆处理形成第2金属膜。在清洗器，设有沿一方向配置的多个喷嘴。多个喷嘴和与晶片的中心位置对向的位置偏离配置，且在晶片的周缘部侧比晶片的中心侧配置更多。配置在晶片的周缘部侧的喷嘴对从一方向倾斜的方向的第1范围内喷射清洗液，配置在晶片的中心侧的喷嘴中的1个对包含晶片的中心位置的第2范围内喷射清洗液。

Description

半导体制造方法
[相关申请]
本申请享有以日本专利申请2016-50105号(申请日：2016年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明涉及一种半导体制造方法。
背景技术
已知有将形成有半导体元件或集成电路的芯片在衬底上积层多段，而减小半导体装置的占用面积的技术。有时为了谋求所积层的各芯片间的电导通，而形成被称为TSV(Through Silicon Via：硅穿孔)的贯通电极。
对导孔填埋金属通常是利用电场镀覆等镀覆处理进行。在贯通电极的镀覆处理中，有时为了提高导电性或耐久性等，而积层多层金属。在此情况下，重复进行如下处理：在浸没在镀覆液中形成一层量的金属膜之后，用水清洗金属膜的表面去除镀覆液，然后，浸没在下一镀覆液中形成新的金属膜。
然而，当用水清洗金属膜的表面时，会在金属膜的表面形成氧化膜。因此，必须在以某种方式去除氧化膜之后，形成下一金属膜，但是依构成金属膜的金属材料，有时难以去除氧化膜。在此情况下，变成在氧化膜之上，利用镀覆处理形成新的金属膜，但是因为氧化膜与金属膜接触性欠佳，所以有产生镀覆遗漏不良的忧虑。
发明内容
本发明的实施方式提供一种不会产生镀覆遗漏不良的半导体制造方法。
本发明的一形态的半导体制造方法具备如下步骤：在半导体晶片的一主面上，利用第1镀覆处理形成第1金属膜；
一边从与所述半导体晶片的所述一主面离开配置的清洗器朝所述一主面上喷射清洗液，一边使所述清洗器及所述半导体晶片的至少一个旋转，而清洗所述第1金属膜的表面；以及
在所述第1金属膜上，利用第2镀覆处理形成第2金属膜；且
在所述清洗器，设有沿一方向配置的多个喷嘴；
所述多个喷嘴和与所述半导体晶片的中心位置对向的位置偏离配置，且在所述半导体晶片的周缘部侧比所述半导体晶片的中心侧配置更多；
配置在所述半导体晶片的周缘部侧的喷嘴对从所述一方向倾斜的方向的第1范围内喷射所述清洗液；
配置在所述半导体晶片的中心侧的喷嘴中的1个对包含所述半导体晶片的中心位置的第2范围内喷射所述清洗液。
附图说明
图1是清洗步骤所使用的清洗装置的剖视图。
图2是表示本实施方式的清洗器的喷嘴的配置的图。
图3是表示从图2的各喷嘴喷射的水的喷射范围的图。
图4是表示一比较例的清洗器的喷嘴的配置的图。
图5是表示从图4的各喷嘴喷射的水的喷射范围的图。
图6是表示部分使用本实施方式的半导体制造方法制造的半导体装置的概略构成的剖视图。
图7是图6所示的贯通电极的详细剖视图。
具体实施方式
以下，对本发明的实施方式进行详细说明。本实施方式中，利用镀覆处理形成在半导体晶片上形成的贯通电极或凸块电极、接触件等各种电极。更具体来说，本实施方式考虑利用镀覆处理积层多层金属膜而形成各种电极。在利用镀覆处理积层多层金属膜时，重复进行如下处理：在利用镀覆处理形成一层量的金属膜之后，进行水洗金属膜的表面的清洗步骤，随后利用镀覆处理形成下一层金属膜。
图1是在所述清洗步骤使用的清洗装置1的剖视图。在图1的清洗装置1中，将半导体晶片2以其清洗对象面2a朝下的方式固定。清洗对象面2a是形成贯通电极或凸块电极等的一主面。
半导体晶片2由支撑机构从图1的正背方向支撑，但是在图1中省略支撑装置的图示。在半导体晶片2的上方配置有未图示的上盖，在清洗半导体晶片2时，将半导体晶片2密封在图示的清洗腔室4内，从而防止水飞溅至清洗装置1的外侧。
在清洗对象面2a的下方，配置有在一方向上延伸的线状的清洗器5。在半导体晶片2与清洗器5之间，设有间隙。在清洗器5，沿一方向设有多个喷嘴6。各喷嘴6朝上方喷射清洗液(例如水)，而清洗对向配置的半导体晶片2的清洗对象面2a。
在清洗器5的长度方向(一方向)的中央部，安装有旋转轴7与旋转驱动部8，清洗器5被设为绕旋转轴7自由旋转。也就是说，清洗器5以与半导体晶片2的清洗对象面2a维持固定的距离的状态，沿清洗对象面2a旋转。
将半导体晶片2以其中心位置的法线2b与清洗器5的旋转轴7大致一致的方式定位并固定。由此，清洗器5绕半导体晶片2的中心位置旋转。清洗器5一边绕旋转轴7旋转，一边从各喷嘴6朝半导体晶片2的清洗对象面2a喷射水，而对整个清洗对象面2a进行清洗。另外，旋转轴7是只要清洗器5能够绕半导体晶片2的中心位置相对地旋转即可，也可将清洗器5固定并使半导体晶片2旋转，或者也可使清洗器5与半导体晶片2双方旋转。
在清洗器5，安装有用来对喷嘴6供给水的未图示的供水管、或用来排出清洗后的水的未图示的排出管、对旋转驱动部8进行电源供给的未图示的电源供给电缆等。
清洗器5的长度方向的全长虽然设计成略小于半导体晶片2的直径，但是如后所述，因为各喷嘴6对特定的角度范围喷射水量均匀的水，所以能够清洗半导体晶片2的整个清洗对象面2a。
本实施方式的清洗器5的特征在于，能够以固定的水量均匀地清洗半导体晶片2的整个清洗对象面2a。该特征是通过清洗器5的喷嘴6的配置与水从喷嘴6的喷射方向来实现。另外，从各喷嘴6喷射的每单位时间的水量能够进行调整，但是水量的调整假定为以所有喷嘴6为对象进行，并不意图针对各喷嘴6的每一个而个别地调整水量。
图2是表示本实施方式的清洗器5的喷嘴6的配置的图，图3是表示从图2的各喷嘴6喷射的水的喷射范围的图。在喷嘴6的上表面、也就是与半导体晶片2的清洗对象面2a对向的面，以不规则的间隔配置有多个喷嘴6。更具体来说，多个喷嘴6避开与半导体晶片2的中心位置对向的位置而配置。在图2及图3的例中，以配置在清洗器5的长度方向的中央的旋转轴7的轴中心为基准点rp，在一侧LS与另一侧RS各配置相同数量的3个喷嘴6。一侧LS的3个中的2个喷嘴6配置在半导体晶片2的周缘侧，剩下的1个喷嘴6配置在半导体晶片2的中心侧。同样，另一侧RS的3个中的2个喷嘴6配置在半导体晶片2的周缘侧，剩下的1个喷嘴6配置在半导体晶片2的中心侧。
此处，所谓基准点rp是清洗器5的旋转轴7中心，理想为与通过半导体晶片2的中心位置的法线2b交叉的点。
如图3所示，从基准点rp配置在一侧LS的3个喷嘴6之中，半导体晶片2的周缘侧的2个朝从清洗器5的长度方向(一方向)倾斜的方向的第1范围r1内喷射水，半导体晶片2的中心侧的1个朝清洗器5的长度方向的第2范围r2内喷射水。同样，从基准点rp配置在另一侧RS的3个喷嘴6之中，半导体晶片2的周缘侧的2个朝从清洗器5的长度方向倾斜的方向的第1范围r1内喷射水，半导体晶片2的中心侧的1个朝清洗器5的长度方向的第2范围r2内喷射水。而且，在2个第2范围r2中的至少一个第2范围r2内包含基准点rp。这样一来，各喷嘴6对半导体晶片2的清洗对象面2a呈大致扇状地喷射水。图3所示的6个矩形范围r1、r2表示水从各喷嘴6的喷射范围的概略。
此外，在基准点rp的一侧LS与另一侧RS的任一侧，水从周缘侧的各2个喷嘴6的喷射方向皆相互平行。也就是说，周缘侧的各2个喷嘴6朝从一方向倾斜相同角度的方向喷射水。由此，来自各喷嘴6的水彼此不会冲突，而能够使飞溅到半导体晶片2的清洗对象面2a上的水量无论哪一部位皆为均匀。如果来自多个喷嘴6的水彼此冲突，那么水会不规则地飞溅到晶片的清洗对象面2a上，依部位不同而产生的水量不均也变大，但是在本实施方式中，能够使水的飞溅范围内的水量为均匀。
进而，在基准点rp的一侧LS与另一侧RS的任一侧，水从半导体晶片2的中心侧的各1个喷嘴6的喷射范围皆略微重合。此外，在基准点rp的一侧LS与另一侧RS的任一侧，水从中心侧的1个喷嘴6的喷射范围皆与水从周缘侧的2个喷嘴6的喷射范围略微重合。由此，能够极力抑制从多个喷嘴6喷射出的水彼此重合的范围，而抑制附着在半导体晶片2的清洗对象面2a的水量依部位不同而产生的不均。
图4是表示一比较例的清洗器5的喷嘴6的配置的图，图5是表示从图4的各喷嘴6喷射的水的喷射范围的图。在图4的例中，在半导体晶片2的中心侧比周缘侧配置有更多喷嘴6。此外，从位于清洗器5的长度方向的中央的基准点rp偏向另一侧RS配置喷嘴6。进而，如图5所示，各喷嘴6对从清洗器5的长度方向倾斜的方向的特定范围r3内喷射水。
由此，在一比较例的清洗器5中，半导体晶片2的清洗对象面2a的中央侧的水量变得比周缘侧多。此外，因为水从各喷嘴6的喷射方向共通，且各喷嘴6在清洗器5的长度方向上不规则地配置，所以半导体晶片2的清洗对象面2a内的水量依部位而大幅度变动。因此，于在水量较多的清洗对象面2a的中心附近，存在应进行镀覆处理的通孔的情况下，在该通孔内的镀覆金属膜的表面形成较厚的氧化膜，从而与随后利用镀覆处理形成的新金属膜的接触性变差。
只要像一比较例这样，在半导体晶片2的中心侧配置更多喷嘴6，那么就难以使半导体晶片2的清洗对象面2a上的水量无论哪一部位皆均匀。因此，在本实施方式中，在半导体晶片2的中心侧，尽量不配置喷嘴6。此外，使从各喷嘴6喷射的水彼此不冲突。
使用本实施方式的清洗装置1，能够以适度的水量，且不论哪一部位皆均匀的水量对利用镀覆处理形成的金属膜的整个表面进行清洗，而消除在金属膜的表面局部附着过多的水分，从而在金属膜的表面形成较厚的氧化膜的忧虑。
因此，即使在利用镀覆处理形成多层金属膜的情况下，在形成各金属膜之后，也能够将形成在最上面的金属膜的表面适度地清洗至不会形成较厚的氧化膜的程度，从而与利用下一步骤的镀覆处理形成的金属膜的密接性变好。因此，依据本实施方式，能够高品质且可靠性良好地制造积层有多层金属膜的贯通电极或凸块电极、接触电极等。
图6是表示部分使用本实施方式的半导体制造方法制造的半导体装置21的概略构成的剖视图。图6具备积层有多个半导体芯片22的芯片积层体23、贯通芯片积层体23的贯通电极24、供芯片积层体23安装的安装衬底25以及支撑芯片积层体23的支撑衬底26。安装衬底25与支撑衬底26对向配置，在安装衬底25与支撑衬底26之间配置有芯片积层体23，支撑衬底26与芯片积层体23的周围被树脂封装部件27覆盖。
半导体芯片22例如为NAND(NOR-AND，与非)闪存型存储芯片，但是半导体芯片22的具体种类并不特别限定。芯片积层体23介隔突出电极28倒装安装在安装衬底25上。在安装衬底25的背面侧，配置有突出电极29。在所积层的贯通电极24的下方，配置有接口芯片30。
贯通电极24与突出电极28、29的至少一个能够使用本实施方式的半导体制造方法，利用镀覆处理制作。
图7是图6所示的贯通电极24的详细剖视图，表示设置在图6的芯片积层体23中的一个半导体芯片22内的贯通电极24的截面构造。
半导体芯片22具有半导体衬底31、配置在半导体衬底31之上的层间绝缘膜32及配置在层间绝缘膜32之上的保护膜33。在半导体芯片22为NAND闪存型存储芯片的情况下，将存储单元或周边电路在层间绝缘膜32内分离配置。
贯通电极24以贯通半导体衬底31的方式形成。在层间绝缘膜32内，配置有多层配线层34。多层配线层34从半导体衬底31侧朝向上方，具有最下层连接配线层35、下层连接配线层36、上层连接配线层37及最上层连接配线层38。
最下层连接配线层35为积层构造，从半导体衬底31侧朝向上方，依序积层有第1导电层39、第2导电层40及第3导电层41。第3导电层41的上表面与覆盖绝缘层42相接，第3导电层41与下层连接配线层36是利用贯通覆盖绝缘层42与层间绝缘膜32的多个接触件43而电连接。
同样，下层连接配线层36与上层连接配线层37是利用贯通层间绝缘膜32的多个接触件44而电连接。此外，上层连接配线层37与最上层连接配线层38是利用贯通层间绝缘膜32的多个接触件45而电连接。最上层连接配线层38与贯通保护膜33的表面电极46相接。
贯通电极24配置在贯通半导体衬底31的导孔的内侧部分。导孔的侧壁被侧壁绝缘膜47覆盖。在侧壁绝缘膜47之上，利用所述镀覆处理，形成有金属膜。通过进行所谓保形镀覆作为镀覆处理，能够使金属膜从导孔的底面侧与侧壁侧的双方成长，而能够在短时间内以金属膜填埋导孔内。此时，虽然也有在导孔的中央部，形成在积层方向延伸的接缝状的空间部，但是利用保形镀覆，能够以金属膜确实地封闭空间部的上部侧，而即使在导孔的内部残留有空间部，也不会成为电特性上的障碍。
导孔内的金属膜的材料例如为Ni。贯通电极24的上部与第3导电层41相接。在贯通电极24的与第3导电层41的接触部附近，能够利用镀覆处理形成例如铜的金属膜，且在该铜的金属膜之上，利用镀覆处理形成例如锡的金属膜。
这样一来，在利用镀覆处理使贯通电极24为例如镍、铜及锡的积层构造的情况下，在形成各金属膜之后，必须使用所述清洗装置1，清洗去除附着在金属膜的表面的镀覆液。此时，依据本实施方式的半导体制造方法，消除来自清洗器5的水过多地附着在金属膜的表面的忧虑，而不会在金属膜的表面形成较厚的氧化膜。因此，能够提高构成贯通电极24的金属膜彼此的接触性。
另外，在制造半导体装置21时，在形成贯通电极24之后，存在进行热处理的步骤。因为该热处理，而配置在贯通电极24内的空间部与侧壁绝缘膜47之间的金属膜产生裂痕，从而有贯通电极24的导电性能下降等，而贯通电极24的可靠性下降的忧虑。为了防止裂痕，只要将金属膜的膜厚增大即可，但是为使贯通电极24用的导孔直径微细化，不能过于增大。
本发明人对金属膜的膜厚相对于贯通电极24的通孔直径的比率进行各种改变，研究不产生裂痕的最小比率，结果发现其为15.6％。另外，该数字是将形成有贯通电极24的半导体装置21在封装后的状态下验证的值。如果将比率设为15.6％以上，那么即使进行了热处理，也不会在金属膜产生裂痕，而贯通电极24的可靠性提高。
这样一来，在本实施方式中，在利用镀覆处理积层多层金属膜的情况下，每当在半导体晶片2上形成各金属膜时，均以均匀且适度的水量清洗半导体晶片2的整个清洗对象面2a，因此，在进行下一镀覆步骤前，不会在金属膜的表面形成较厚的氧化膜，而金属膜彼此的接触性变好。由此，在例如在导孔内积层多层金属膜的情况下，能够进行所谓保形镀覆，而能够在短时间内进行多层金属膜的积层。
更具体来说，在本实施方式中，具备在半导体晶片2的一方向上延伸，且长度方向的全长小于半导体晶片2的直径的线状的清洗器5，且通过将清洗器5的喷嘴6的配置设为像图3那样，而能够以适度且均匀的水量清洗半导体晶片2的整个清洗对象面。
此外，在本实施方式中，在导孔内形成金属膜时，将金属膜的厚度相对于导孔的孔径的比率设为15.6％以上，因此，能够防止金属膜产生裂痕的不良状况。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，能够在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 清洗装置
2 半导体晶片
4 清洗腔室
5 清洗器
6 喷嘴
7 旋转轴
8 旋转驱动部
21 半导体装置
22 半导体芯片
23 芯片积层体
24 贯通电极
25 安装衬底
26 支撑衬底
27 树脂封装部件
28、29 突出电极
30 接口芯片
31 半导体衬底
32 层间绝缘膜
33 保护膜
34 多层配线层
35 最下层连接配线层
36 下层连接配线层
37 上层连接配线层
38 最上层连接配线层
39 第1导电层
40 第2导电层
41 第3导电层
42 覆盖绝缘层
43、44、45 接触件
46 表面电极
47 侧壁绝缘膜

Claims (7)

1.一种半导体制造方法，其特征在于，具备如下步骤：
在半导体晶片的一主面上，利用第1镀覆处理形成第1金属膜；
一边从与所述半导体晶片的所述一主面离开配置的清洗器朝所述一主面上喷射清洗液，一边使所述清洗器及所述半导体晶片的至少一个旋转，而清洗所述第1金属膜的表面；以及
在所述第1金属膜上，利用第2镀覆处理形成第2金属膜；且
在所述清洗器，设有沿一方向配置的多个喷嘴；
所述多个喷嘴和与所述半导体晶片的中心位置对向的位置偏离配置，且在所述半导体晶片的周缘部侧比所述半导体晶片的中心侧配置更多；
配置在所述半导体晶片的周缘部侧的喷嘴对从所述一方向倾斜的方向的第1范围内喷射所述清洗液；
配置在所述半导体晶片的中心侧的喷嘴中的1个对包含所述半导体晶片的中心位置的第2范围内喷射所述清洗液。
2.根据权利要求1所述的半导体制造方法，其特征在于：所述一方向是与通过所述半导体晶片的中心位置的法线交叉且在与所述一主面平行的方向上延伸的方向。
3.根据权利要求2所述的半导体制造方法，其特征在于：所述多个喷嘴是以与通过所述半导体晶片的中心位置的法线交叉的点为基准点，在所述一方向的一侧与另一侧各配置相同数量。
4.根据权利要求3所述的半导体制造方法，其特征在于：在所述一方向的所述一侧与所述另一侧各自的所述半导体晶片的周缘侧，配置2个以上喷嘴，这些2个以上喷嘴的每一个对从所述一方向倾斜相同角度的所述第1范围内喷射所述清洗液。
5.根据权利要求1至4中任一项所述的半导体制造方法，其特征在于：所述清洗器以所述一方向的中心位置为旋转轴，在所述半导体晶片的周围旋转；
所述半导体晶片被固定。
6.根据权利要求1至4中任一项所述的半导体制造方法，其特征在于具备如下步骤：
在形成所述第2金属膜之后，一边从所述清洗器朝所述一主面上喷射清洗液，一边使所述清洗器或所述半导体晶片旋转，而清洗所述第2金属膜的表面；以及
在所述第2金属膜上，利用第2镀覆处理形成第3金属膜。
7.根据权利要求1至4中任一项所述的半导体制造方法，其特征在于：
具备在形成在所述半导体晶片的孔的内壁部分形成绝缘膜的步骤；且
在所述第1镀覆处理中，在形成在所述孔的内部的侧壁的所述绝缘膜上形成所述第1金属膜，所述孔内部的所述第1金属膜的膜厚相对于所述孔直径的比例为15.6％以上。
CN201710128639.1A 2016-03-14 2017-03-06 半导体制造方法 Active CN107195532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016050105A JP2017168528A (ja) 2016-03-14 2016-03-14 半導体製造方法
JP2016-050105 2016-03-14

Publications (2)

Publication Number Publication Date
CN107195532A CN107195532A (zh) 2017-09-22
CN107195532B true CN107195532B (zh) 2020-09-18

Family

ID=59787984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710128639.1A Active CN107195532B (zh) 2016-03-14 2017-03-06 半导体制造方法

Country Status (4)

Country Link
US (1) US9941165B2 (zh)
JP (1) JP2017168528A (zh)
CN (1) CN107195532B (zh)
TW (1) TWI673828B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP6631687B1 (ja) * 2018-12-25 2020-01-15 株式会社Sumco 半導体ウェーハの洗浄槽および洗浄方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023166A1 (en) * 1999-07-20 2001-09-20 Huynh Cuc Kim Wafer carrier rinsing mechanism
CN1833314A (zh) * 2003-08-07 2006-09-13 株式会社荏原制作所 基片处理装置、基片处理方法和基片固定装置
CN1900358A (zh) * 2005-07-06 2007-01-24 应用材料公司 用于将金属无电镀沉积到半导体衬底上的装置
CN202307830U (zh) * 2011-10-20 2012-07-04 中芯国际集成电路制造(上海)有限公司 单片晶圆湿法刻蚀装置
CN103707179A (zh) * 2012-10-03 2014-04-09 株式会社荏原制作所 基板清洗装置及研磨装置
CN105312268A (zh) * 2014-07-29 2016-02-10 盛美半导体设备（上海）有限公司 晶圆清洗装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238747B1 (en) * 1999-09-07 2001-05-29 Advanced Micro Devices, Inc. Mechanism for dispensing liquid onto an integrated circuit wafer with minimized back-splash
US6659116B1 (en) * 2000-06-26 2003-12-09 Lam Research Corporation System for wafer carrier in-process clean and rinse
JP2002305174A (ja) 2001-04-06 2002-10-18 Seiko Epson Corp 半導体ウェハの洗浄方法
US8177993B2 (en) * 2006-11-05 2012-05-15 Globalfoundries Singapore Pte Ltd Apparatus and methods for cleaning and drying of wafers
US7767025B2 (en) * 2007-09-30 2010-08-03 Intel Corporation Nozzle array configuration to facilitate deflux process improvement in chip attach process
KR20100020718A (ko) 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
KR101732975B1 (ko) 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
JP5972537B2 (ja) 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US10083893B2 (en) 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
US9613864B2 (en) * 2014-10-15 2017-04-04 Micron Technology, Inc. Low capacitance interconnect structures and associated systems and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023166A1 (en) * 1999-07-20 2001-09-20 Huynh Cuc Kim Wafer carrier rinsing mechanism
CN1833314A (zh) * 2003-08-07 2006-09-13 株式会社荏原制作所 基片处理装置、基片处理方法和基片固定装置
CN1900358A (zh) * 2005-07-06 2007-01-24 应用材料公司 用于将金属无电镀沉积到半导体衬底上的装置
CN202307830U (zh) * 2011-10-20 2012-07-04 中芯国际集成电路制造(上海)有限公司 单片晶圆湿法刻蚀装置
CN103707179A (zh) * 2012-10-03 2014-04-09 株式会社荏原制作所 基板清洗装置及研磨装置
CN105312268A (zh) * 2014-07-29 2016-02-10 盛美半导体设备（上海）有限公司 晶圆清洗装置

Also Published As

Publication number Publication date
JP2017168528A (ja) 2017-09-21
TW201806079A (zh) 2018-02-16
US9941165B2 (en) 2018-04-10
CN107195532A (zh) 2017-09-22
US20170263499A1 (en) 2017-09-14
TWI673828B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US9595434B2 (en) Apparatus and methods for manufacturing semiconductor devices and treating substrates
CN1321437C (zh) 半导体器件的制造方法、半导体器件、电路基板和电子设备
KR102411064B1 (ko) 관통전극을 갖는 반도체 소자 및 그의 제조방법
KR102009372B1 (ko) 도금 처리 장치, 도금 처리 방법 및 기억 매체
CN104979334A (zh) 半导体器件及方法
CN107195532B (zh) 半导体制造方法
CN101114592A (zh) 半导体装置及其制造方法
US9924596B2 (en) Structural body and method for manufacturing same
US20110097853A1 (en) Via forming method and method of manufacturing multi-chip package using the same
US10340204B2 (en) Semiconductor devices having through electrodes and methods for fabricating the same
CN116490971A (zh) 具内置emi屏蔽的封装结构
US7217353B2 (en) Method and apparatus for plating substrate
US20120110839A1 (en) Method of manufacturing wiring board
US20130256879A1 (en) Wiring substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same
CN114551415A (zh) 半导体封装
US7955974B2 (en) Formation of a through-electrode by inkjet deposition of resin pastes
TWI695473B (zh) 半導體裝置及製造方法
JP5373656B2 (ja) 導体層の形成方法及び半導体装置の製造方法
KR101517819B1 (ko) 반도체 웨이퍼 제조장치 및 그 방법
JP2017092301A (ja) 半導体装置の製造装置、それを用いた半導体装置の製造方法及び半導体装置
TW202437287A (zh) 包含去耦電容器之層疊式封裝總成
TW202435421A (zh) 半導體封裝總成
KR101247721B1 (ko) 비아 형성방법
JP2014007424A (ja) 導体層の形成方法、半導体装置の製造方法及び基板の洗浄装置
KR20140001275A (ko) 반도체 웨이퍼 제조장치 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220130

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.