CN107181466A - 时钟产生电路 - Google Patents

时钟产生电路 Download PDF

Info

Publication number
CN107181466A
CN107181466A CN201710138150.2A CN201710138150A CN107181466A CN 107181466 A CN107181466 A CN 107181466A CN 201710138150 A CN201710138150 A CN 201710138150A CN 107181466 A CN107181466 A CN 107181466A
Authority
CN
China
Prior art keywords
signal line
circuit
traveling wave
wave oscillator
oscillator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710138150.2A
Other languages
English (en)
Other versions
CN107181466B (zh
Inventor
扬·朱索·德迪克
大卫·蒂莫西·恩赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN107181466A publication Critical patent/CN107181466A/zh
Application granted granted Critical
Publication of CN107181466B publication Critical patent/CN107181466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1805—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a coaxial resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
    • H03B5/1852—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14211—Voltage-controlled oscillator [VCO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014—Structural aspects of oscillators
    • H03B2200/0016—Structural aspects of oscillators including a ring, disk or loop shaped resonator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文公开了时钟产生电路，特别是旋转行波振荡器电路。这种电路包括：成对的信号线路，其被连接在一起以形成闭合环路，并且被布置成使得它们限定至少一个过渡部分，在所述过渡部分中，所述成对的信号线路的第一部分中的两条线路从所述成对的信号线路的第二部分中的两条线路的一个横向侧跨到所述成对的信号线路的第二部分中的两条线路的另一横向侧。

Description

时钟产生电路
技术领域
本发明涉及时钟产生电路，特别是用于产生和提供正交时钟信号的时钟产生电路。这样的正交时钟信号可以分别具有相对相位0°、90°、180°和270°。
背景技术
正交时钟信号可以例如在可以例如需要四相交错的基本上正弦的时钟信号的DAC(数字模拟转换器)电路或ADC(模拟数字转换器)电路中被需要。当然，这样的时钟产生电路也可以用在除了DAC电路和ADC电路之外的应用中。
需要产生正交时钟信号的ADC电路的示例可以在EP 2211468中找到，EP 2211468通过引用合并到本申请中。也需要产生正交时钟信号的DAC电路的示例可以在EP 2849345中找到，同样地，EP 2849345通过引用合并到本申请中。EP 2211468中的ADC包括采样器(参见例如该文献的图10)，其可以执行四路时间交错或四相时间交错，以便将输入电流分成四个时间交错的采样流。因此，需要输出彼此相位相差90°的四个时钟信号的正交时钟信号产生。采样器产生四个流，这四个流实际上是源自(并且一起组成)输入电流的电流脉冲的四个时间交错流，每个流具有总采样率的四分之一的采样率。
图1中总结了用于产生这样的正交信号的以前考虑过的方法A、B和C。
第一种方法A使用2F LC振荡器(例如，F＝32GHz，2F＝64GHz)来产生差分时钟信号。然后使用数字划分器产生所需的四个相位。与该方法相关的缺点包括划分器所需的功率以及难以实现所需的相位精度。
第二种方法B使用1F LC振荡器来产生差分时钟信号，然后使用多相滤波器(PPF)产生所需的四个相位。例如，在EP 2849338中考虑了用于这样的PPF电路中的缓冲器的设计。然而，PPF电路相对复杂，并且在相位精度上存在困难。功率消耗也是一个问题。
第三种方法C使用耦接的I/Q振荡器。然而，关于如何耦接这样的振荡器和如何控制相位偏移存在困难。还存在与提供这样的电路相关联的功率代价。
发明内容
期望提供一种时钟信号产生电路，特别是用于产生正交时钟信号的时钟信号产生电路。期望提供避免上述缺点中的一个或多个的这样的时钟信号产生电路。
根据本发明的第一方面的实施方式，提供一种旋转行波振荡器(RTWO)电路，其包括：成对的信号线路，所述成对的信号线路被连接在一起以形成闭合环路，并且被布置成使得它们限定至少一个过渡部分或布置，其中成对的信号线路的第一部分中的两条线路从该对信号线路的第二部分中的两条线路的一个横向侧跨到该对信号线路的第二部分中的两条线路的另一横向侧。
成对的信号线路可以被认为总体上遵循以下路径：所述路径在过渡部分处跨过其本身，以便该对信号线路的第一部分中的两条线路从该对信号线路的第二部分中的两条线路的一个横向侧过渡到该对信号线路的第二部分中的两条线路的另一横向侧。闭合环路的这种布置使得能够从该布置的同一侧取得正交信号，例如四个正交信号，以便每个正交信号可以在接近取得其他正交信号的点的点处取得。
当与没有这种过渡部分的RTWO相比时，本发明的实施方式被布置成使得路径的相对两侧上的两个点在过渡部分处相遇(没有互连)。也就是说，过渡部分的第一部分和第二部分在没有过渡部分的情况下将处于路径的相对两侧。
根据本发明的另一方面的实施方式，提供了一种旋转行波振荡器(RTWO)电路，其包括：成对的信号线路，所述成对的信号线路被连接在一起以形成闭合环路，并且被布置成均遵循限定8字形状的路径。信号线路可以限定至少一个过渡部分，在所述过渡部分中，该对信号线路的第一部分中的两条线路从该对信号线路的第二部分中的两条线路的一个横向侧过渡或者跨到该对信号线路的第二部分中的两条线路的另一横向侧。过渡部分可以处于8字形状的交叉部分处。
因此，根据上述方面的电路的配置限定了以8字形状布置的闭合环路。8字形形状的中心交叉限定了路径穿过其自身的过渡部分，以便产生可以被称作的两个半路径环路。
应当理解，即使提供了多于一个过渡部分，例如奇数例如三个，总体配置仍然可以被称为8字形状，其中三个中间过渡部分对应于传统的8字形或“8”形的交叉。优选地，该电路(仅)具有奇数个过渡部分，并且优选地(仅)一个。
RTWO电路的闭合信号线路环路可以是没有中断的单个环路。优选地，过渡部分的第一部分中的线路在过渡部分处不与过渡部分的第二部分中的线路互连，即它们彼此交叉。因此，信号线路环路是连续的，并且过渡部分处的信号线路仅仅彼此交叉通过，并且第一部分中的线路与第二部分中的线路之间没有(导电)互连。也就是说，在过渡部分处的信号线路的交叉导体之间没有直接的电(导电)连接。
因此，整个RTWO操作不被过渡部分干扰或影响，仅受可以分接一组四个正交时钟信号的位置的影响。例如，由成对的信号线路形成的闭合环路可以是单个闭合环路，该单个闭合环路不通过互连形成子环路。
因此，该对信号线路可以均遵循在过渡部分处自身交叉的连续路径。该路径可以被布置成限定8字形状，其中过渡部分处于8字形的中央交叉部分处。
该对信号线路可以总体上彼此并排或平行布置，以便它们总体上遵循相同的路径。在遵循该路径的方面，信号线路环路和过渡部分的布置使得当在沿着路径的点处相邻信号线路之间出现电位差时，所得到的行波可在顺时针方向上围绕作为过渡部分的一侧的该路径的半环路行进，然后在逆时针方向上围绕过渡部分的另一侧上的路径的半环路行进。
在优选实施方式中，该对信号线路是传输线路。此外，它们优选地可以充当成对的差分传输线路。
RTWO电路的布置可以使得在使用时围绕闭合信号线路环路行进的行波的频率与闭合环路的长度成比例，假设信号线路沿着它们的长度是均匀的。因此，信号线路环路的长度可以将产生的时钟信号的频率限定为1F。因此，可以设置(或在设计期间调节)信号线路环路的长度，以设置将在使用的电路中设置或产生的行波的频率。例如，信号线路环路(传输线路)的长度可以加倍以将频率减半。
在过渡部分处，信号线路可以优选地被布置成使得第一部分的每条信号线路越过第二部分的一条信号线路上方并且越过第二部分的另一条信号线路下方。因此，过渡部分可以关于其中心对称。信号线路可以布置成使得在过渡部分处，第一部分中的两条线路基本上垂直于第二部分中的两条线路。然而，这种垂直交叉仅是线路可以相对于彼此交叉的角度的一个示例。
闭合环路可以被布置成使得成对的信号线路被配置为平衡布置，使得围绕闭合环路行进的行波在过渡部分的任一侧将花费等量的时间。因此，闭合环路的一个半环路中的信号线路的长度和/或特性阻抗可以与闭合环路的另一个半环路中的信号线路的长度和/或特性阻抗相同。
此外，闭合路径环路可以优选地关于过渡部分基本对称。也就是说，过渡部分的一侧上的半路径环路可以使得信号线路与过渡部分的另一侧上的半路径环路中的信号线路具有相同的长度并且遵循相同的图案。
当使用时，在第一部分中从成对的信号线路分接的信号的相对相位可以分别为0°和180°，并且在第二部分中从成对的信号线路分接的信号的相对相位可以分别为90°和270°。
因此，成对的信号线路可以被配置为对称布置，使得围绕闭合环路行进的行波的一组相对相位0°、90°、180°和270°将出现在沿着信号线路的落在虚拟线上的相应的一组虚拟点处，所述虚拟线优选地是直虚拟线。也就是说，相隔90°的信号可以取自这样的一组点，其中一个半环路的信号线路与另一个半环路的信号线路相邻，即紧接着沿着信号线路的过渡部分的任一侧。这样的虚拟线可以朝向过渡部分移动，以便正交信号点更靠近在一起，直到它们在过渡部分中会聚为止，例如在信号线路彼此交叉处。
成对的信号线路的对称布置可以使得其提供多组虚拟点，每组虚拟点位于它们自己的虚拟线上，所述虚拟线彼此大体上平行。虚拟线优选地是直虚拟线，其中信号线路的四个相应部分彼此平行地延伸并且垂直于虚拟线。在信号线路的四个部分遵循在过渡部分处会聚的路径的部分的情况下，这样的虚拟线可以是非直线的或弯曲的。应当理解，当这组点从过渡部分的一侧交叉到另一侧时，一个半路径环路中的两个点通到另一个半路径环路，反之亦然。
信号线路可以被配置成沿其长度具有均匀的性质。可以基于信号线路的长度和/或它们的相对空间布局来限定平衡布置和/或对称布置。
RTWO电路的闭合环路可以布置成使得其关于过渡部分基本上对称。也就是说，沿着路径环路延伸的信号线路的布置可以沿着通过过渡部分的中心绘制的虚拟垂直和/或水平线基本上成镜像。因此，闭合路径的半环路可以基本上对称于过渡部分的任一侧。如本文稍后描述的“真实”交叉连接部分和“虚拟”交叉连接部分之间的差异可能扰乱这种对称性。
根据本发明的另一方面的实施方式，提供了一种数字模拟转换器(DAC)电路或模拟数字转换器(ADC)电路，其包括根据本发明的前述方面的旋转行波振荡器电路。因此，实现本发明的RTWO电路可以设置有DAC电路和/或ADC电路。
根据本发明的另一方面的实施方式，提供了一种IC芯片，例如倒装芯片，其包括这样的旋转行波振荡器电路或这样的数字模拟转换器(DAC)电路或模拟数字转换器(ADC)电路。也就是说，本发明的实施方式的RTWO电路可以设置在IC芯片上。集成电路可以具有一个或多个层，例如金属层，其中信号线路环路(例如传输线路的导体)跨多个这样的层而形成。
本发明扩展至在范围上与本发明的上述方面相对应的方法方面。
附图说明
现在将通过示例的方式参考附图，在附图中：
如上所述，图1示出了用于正交时钟产生的已知方法；
图2是示例RTWO的示意图；
图3是表示根据本发明的一般实施方式的RTWO电路的示意图；
图4是示出根据本发明实施方式的真实连接部分和虚拟连接部分的放大视图的示意图；
图5是示出根据本发明的实施方式的过渡部分的放大视图的示意图；
图6是示出可以从图3至图5的RTWO电路取得正交时钟信号的示例性位置的示意图；以及
图7是表示根据本发明另一实施方式的RTWO电路的示意图。
具体实施方式
本发明人已经研究了对应于图1的方法A、B和C的电路。然而，他们已经将相当远的旋转行波振荡器(RTWO)识别为适合于考虑到上述ADC电路和DAC电路的正交信号产生。
图2是用于产生正交相位信号的示例RTWO 1的示意图。RTWO 1包括成对的信号线路2和3以及多个再生元件4。
信号线路2具有端部A和B并且信号线路3具有端部C和D。信号线路2和3端部对端部地连接，其中端部B连接到端部C，并且端部D连接到端部A，以形成信号线路的闭合环路或无尽环路。应当理解，这样的信号线路可以被实现为(理想的、无损的)传输线路，并且本公开内容将会被相应地理解。
注意，该对信号线路2和3总体上遵循本身形成无尽环路的路径5。因此，信号线路的环路(信号线路环路)围绕由路径5限定的环路(路径环路5)有效地传播两次。
该电路本质上对应于差分信号线路的开环，即从端部A和C围绕到端部B和D，但是其中端部在交叉连接部分7处交叉连接，使得信号线路变成信号线路的无尽环路或闭合环路。如果交叉连接部分7被移除并且施加在差分线路的两端之一上的电压例如穿过端部A和端部C，则电压波将开始围绕环路行进到端部B和D。在交叉连接部分7就位的情况下，并且如果没有损耗，则波(考虑例如上升沿)将无限地围绕信号线路环路行进，从而在每次波返回至其起始点时提供完整的时钟周期。
为了抵抗损耗，在围绕路径环路的一些位置处分布有多个再生元件4，并且所述多个再生元件4连接在相邻的线路之间。再生元件4可以是或者包括反向并联的反相器对(如图2所示)，其有效地提供增益并且驱动行波，从而克服损耗并帮助锁定旋转。在路径环路5上的任何点处，当波围绕信号线路环路行进时，意图是，如果在该点处从信号线路2和3的两个相邻导体取得或分接信号，那么那些信号将是彼此180°异相(由反向并联的反相器对支持)。因此，随着电压信号波围绕环路行进，在路径环路5上的任何点处可得到差分时钟信号(即，通过在该点处取得或分接来自相邻信号线路2和3的信号)。
这种电路的优点在于，它可以以所需的频率(即1F)工作，并且不需要增加电路来处理相位误差或遭受它们相关联的功率代价。时钟信号的频率可以由信号线路环路的电气尺寸来确定，即，考虑到环路的信号线路特性，行波完成一圈信号线路环路需要多久。通常，信号线路沿其长度具有均匀的性质，以便线路的长度与时钟频率成比例。
围绕信号线路行进的波的相位从信号线路上的一个点绕到信号线路上的同一点完成一个360°周期。从0°的起始点，行波的相位在再次达到360°/0°之前将随着其围绕环路移动而增大。因此，可以通过在信号线路环路上的不同点处获取时钟信号来获得正交时钟信号。
由于在路径环路上的任何点处从相邻信号线路2和3取得的时钟信号之间的相位差为180°，并且信号线路环路的一个完整周期(即，路径环路5的两个圈)为360°，所以在路径环路5上彼此直接相对的点将是90°异相。因此，为了获得正交时钟信号，必须从路径环路5的一侧取得两个时钟信号(例如，0°和180°)，并且必须从路径环路5的相对一侧取得另外两个时钟信号(例如，90°和270°)。图2示出沿着路径环路5的两个示例性位置，其中可以取得正交时钟信号，然而这些仅是示例。
如上所述，正交时钟信号需要从路径环路5的相对两侧取得，并且因此当布置RTWO振荡器1的布局和基于从RTWO振荡器1分接的时钟信号进行操作的其它电路的布局时会出现问题。例如，可能有必要将四个时钟信号输入到单个电路块，例如对应于EP 2211468中公开的采样器(参见该文献的图9和图10)的在图2中所示的采样器8。因此，将来自路径环路5的相对两侧的时钟信号提供到同一电路块导致设计问题，不仅在到期望的电路块8的走线或信号线路的布线方面，而且还在相关联的损耗、阻抗和在高频率处具有不同长度的信号线路的其他特性以及对这些时钟信号的相对相位的相关联的影响方面。
图3是实现本发明的RTWO电路10的示意图。为了便于比较，以相同的方式表示具有图2中的相应元件的RTWO电路10的这些元件。因此，RTWO电路10包括成对的信号线路2和3以及多个再生元件4(简单地示为框)。如图2所示，信号线路2具有端部A和B，并且信号线路3具有端部C和D。信号线路2和3也如图2所示端部对端部连接，即其中端部B连接到端部C并且端部D连接到端部A，以形成信号线路的闭合环路或无尽环路。同样，这样的信号线路可以被实现为(理想的、无损的)传输线路，并且本公开内容将被相应地理解。
类似于图2的RTWO电路1，注意，图3的RTWO电路10中的成对的信号线路2和3总体上遵循本身形成无尽环路的路径5。因此，信号线路的环路(信号线路环路)有效地围绕由路径5限定的环路(路径环路5)行进。然而，注意，RTWO电路10的路径5限定了8字形状，即“8”形状，因为路径5与其自身交叉形成两个半路径环路。
闭合的信号线路环路被布置成具有过渡部分15，在该过渡部分15中，该对信号线路的第一部分中的闭合信号线路环路的信号线路2和信号线路3都从在该对信号线路的第二部分中的两个信号线路的一个横向侧过渡到或跨到该对信号线路的第二部分中的两个信号线路的另一个横向侧，如图3所示。因此，RTWO电路10的闭合信号线路环路被布置成使得信号线路2和信号线路3都在过渡部分15处彼此交叉通过。
在图3中的RTWO电路10中，该对信号线路2和3因此都总体上遵循限定8字形状的路径5，其中过渡部分15在路径5的交叉部分处。在过渡部分15处，第一部分中的信号线路不与第二部分中的信号线路互连或交叉连接。也就是说，虽然信号线路2和3彼此交叉通过，但是没有电(即导电)互连，并且在本实施方式中的闭合信号线路环路是与图2中相同的意义上的单个连续环路，其中无中断。
为了避免在过渡部分处的这种交叉连接，过渡部分中的交叉涉及线路中的一个线路在与其交叉的线路的上方或下方通过，其中交叉的线路在该点处例如使用具有分层结构的集成电路中的多个金属层来彼此绝缘。这样的金属层通常通过过孔层分开，并且因此除了形成过孔的位置以外彼此绝缘。下面将更详细地探讨可能的配置。
与图2的RTWO一样，RTWO电路10中的信号线路2和3在出现在图3中的顶部的连接部分7处互连。这是路径环路5中的唯一的互连点，在该点处，两个信号线路2和3(相应的传输线路的两个导体)在电路10中互连。这是为了产生如上所述的闭合的或无尽的信号线路环路并且遵守RTWO的基本操作。多个再生元件4位于如图3中示意性所示的路径环路5周围，如图2中的RTWO一样。如上所述，这些再生元件4抵挡在信号线路环路中的损耗，并且例如可以是反向并联的反相器对。为了简单起见，再生元件4在图3中表示为如已经提及的框。它们的确切数目和位置对于本发明不是关键。本领域的技术人员将知道，RTWO将包括位于信号线路2和3的导体之间的一个或更多个再生元件4。
为了保持路径5的两个半环路中的传输线路(信号线路)的长度相同并且因此提供对该布置的对称性，可以在不包含“真实”交叉连接部分7的半路径环路中设置“虚拟”交叉连接部分16。在图3的情况下，这在下部的半路径环路中示出。“虚拟”交叉连接部分16对应于“真实”交叉连接部分7，并因此可以位于另一半环路中的相应位置处，即，与“真实”交叉连接部分7关于如图3所示的水平对称虚线相对。注意，还可以画出另一条对称线，其垂直地穿过过渡部分15并且穿过“真实”交叉连接部分7和“虚拟”交叉连接部分16。
注意，在“虚拟”交叉连接部分16中没有实际的交叉连接，因此而得名。“虚拟”交叉连接部分16中的导线的长度被配置为与“真实”交叉连接部分7中的导线的长度相同，再次以使得整个电路10能够具有大致对称的布局。
图4是示出了图3的“真实”交叉连接部分7和“虚拟”交叉连接部分16的放大视图的示意图。从图4可以看出，信号导线实际上并不在“虚拟”交叉连接部分16处相互交叉或互连，并且该布置仅复制“真实”交叉连接部分7的一般布置，而没有导体彼此连接或交叉。尽管信号线路2和3被示出为在图3和图4中的“虚拟”交叉连接部分16中朝向彼此向内弯曲，但是这些信号线路可以反而例如向外或彼此远离地弯曲，并且实现保持信号线路的长度相同从而保持整个布置的对称性的相同的总体效果。其他变化当然是可能的。
过渡部分15可以如图5所示实现，图5是示出过渡部分15的放大视图的示意图。从图5可以看出，第一部分中的每个信号线路导体在第二部分中的一个导体上方通过并在第二部分中的另一个导体下面通过。在图5中，该对信号线路2和3的第一部分由线路部分21和22表示，并且该对信号线路2和3的第二部分由线路部分23和24表示。这种布置提供在过渡部分15中的对称性，并且确保第一部分中的导体的长度彼此相同，并且与第二部分中的导体中的每一个的长度相同。此外，“一个在上，一个在下”布置使得对于每个导体和交叉点，对衬底的以及线路之间的寄生电容保持相同。
从图3可以看出，根据本发明的一般实施方式的布置的一个优点是可以从布置的同一侧取得正交时钟信号，即，彼此相位相差90°的信号可以取自布置的相同物理位置中的一组点或者彼此非常接近的位置。如果想象将指示点(0°、90°、180°和270°)一起沿相同方向向前围绕环路(例如，沿箭头17所示的方向)移动，将注意到它们朝向中心定位的过渡部分15汇合在一起，在该点处它们可以沿着相同的假想垂直线一起出现。
因此，将RTWO电路10布置为具有过渡部分15并且具有如图3中对称布置的信号线路，使得能够使点的集合彼此相邻或彼此接近，而在图2中，它们将位于闭合路径环路的相对两侧。
图6是RTWO电路10的另一示意图，其被提供以示出可以从RTWO电路10取得正交时钟信号的示例性的多组点。多个虚拟线61至64在图6中被简单地示出作为可以沿着相同的垂直线找到信号(其相互间90°异相)处存在的点的集合的可能位置的示例。每个这样的线61至64具有在其上的可以找到正交时钟信号的一组四个点。例如，在线61与信号线路的闭合环路相交处，存在四个指示点611、612、613和614，其中其他线62至64中的每一条上的四个点以类似的方式表示。例如，可以从这些点中取得相位相差90°的时钟信号，例如对于线63，在点631处为0°，在点633处为90°，在点632处为180°，而在点634处为270°，这些相位彼此有关。
如果想象将这些指示的点的集合一起在围绕信号线路的环路的相同方向上移动，例如在由箭头17指示的方向上移动，则在那些点处的信号的相位将相等地增加。也就是说，当垂直线在电路10上侧向平移时，虚拟点围绕信号线路环路一起移动，其中在那些点处发现的相对相位彼此以相同方式增加。因此，点之间的相位差将保持为90°。因此，图3和图6所示的RTWO电路10实际上提供了许多位置，其中可以从一组接近地或类似地定位的点或位置处取得正交时钟信号。
由于正交时钟信号可以取自彼此非常接近的一组位置，所以可以克服与图2的RTWO 1相关联的设计限制。也就是说，与已知的RTWO 1不同，正交信号不需要从路径环路5的相对两侧取得。这意味着整体电路布局的设计变得更容易，特别是考虑到获得一组四个正交时钟信号到公共电路块8。
因此，所得到的电路的布局更好，并且改善了与对信号线路(走线或传输线路)进行布线相关联的问题以及相关联的损耗和阻抗问题，特别是在高频下。因此，本发明的实施方式提供了用于产生正交时钟信号的改进的电路，因为正交时钟信号可以从电路10中的相同物理位置处(或从规则定位的位置处，例如在直线上)取得。例如，参见在图6中落在垂直直线上的点的集合。因此，这样的时钟信号可以使用以类似的方式布置的具有类似长度的信号线路(例如，其中那些线路彼此平行延伸或在规则阵列中，其中线路彼此具有相同的长度、相同的匝数和/或在相同的金属层中延伸等)提供给例如采样器8的电路块。
图7是类似于RTWO电路10的RTWO电路70的示意图。因此，以相同的方式表示相同的元件。
从图7可以看出，这种布置的闭合环路被改变以有效地使该布置的高度加倍，并且(更重要的是)使信号线路的长度加倍。这种布置在使用时导致产生的时钟信号频率是使用图3的RTWO电路10产生的时钟信号频率的一半。因此，可以容易地设计信号线路的长度和布置，以实现期望的时钟频率，同时保持图3中的电路的优点(即，总体对称性和在沿着平行垂直线的点的集合处分接正交时钟信号的能力，这些点可朝向过渡部分靠近在一起)。
路径5的半路径环路的形状可以采用环路本身的形式，例如图3和图7所示的那些。然而，它们当然可以采取其他形状的形式。单个半路径环路的形状不如两个半路径环路基本对称(例如，在信号线路的长度和它们的布置的意义上)和行波花费相同的时间量围绕每个半环路行进重要。实际上，应当理解，越接近过渡部分15，对称性越重要，在接近过渡部分15处，上述点的集合靠近在一起，并且特别是越远离过渡部分15，对称性越不重要，在远离过渡部分15处，上述点的集合不再如此靠近在一起(并且因此从向电路块提供一组正交时钟信号的观点来看不再那么吸引人)。
根据图7所示的实施方式，正交信号仍然可以从如彼此的环路的同一侧取得。然而，走线长度加倍，因此行波耗费两倍的时间来环绕环路行进，这继而使得所产生的时钟信号的频率减半。因此，该布置提供用于产生正交信号的改进装置，其中信号线路的长度与信号的频率成比例。
例如，还可以使用其他方法来控制RTWO的操作频率，比如使用电容器。可以在信号线路之间添加一个或更多个电容部件，以便减慢行波波形并因此调谐RTWO的频率。一些这样的电容部件可以是固定电容。其他可以是可变电容器，其中一些用于(粗略地)使操作频率接近目标值，而其它用于微调操作频率。该过程可以在启动时或运行期间例如动态执行。
本发明的电路可以形成模拟数字转换器(ADC)和/或数字模拟转换器(DAC)的一部分。该电路可以例如与上面讨论的EP 2211468的ADC一起使用。因此，根据本发明的实施方式，正交信号可以取自RTWO的(大致)相同的位置，然后连接到EP 2211468的采样器。
本发明的电路可以实现为集成电路，例如在诸如倒装芯片的IC芯片上。本发明扩展至如上所述的集成电路和IC芯片、包括这种IC芯片的电路板以及包括这种电路板的通信网络(例如，因特网光纤网络和无线网络)和这种网络的网络设备。
在所附权利要求的精神和范围内，本发明可以以许多其它不同的形式实施。

Claims (15)

1.一种旋转行波振荡器电路，包括：成对的信号线路，其被连接在一起以形成闭合环路，并且被布置成使得所述成对的信号线路限定至少一个过渡部分，在所述过渡部分中，所述成对的信号线路的第一部分中的两条线路从所述成对的信号线路的第二部分中的两条线路的一个横向侧跨到所述成对的信号线路的第二部分中的两条线路的另一横向侧。
2.根据权利要求1所述的旋转行波振荡器电路，其中，在所述过渡部分处，所述第一部分中的线路与所述第二部分中的线路交叉，但在所述第一部分中的线路与所述第二部分中的线路之间没有互连。
3.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述成对的信号线路均遵循连续路径，所述连续路径在所述过渡部分处与其自身交叉。
4.根据权利要求3所述的旋转行波振荡器电路，其中，
所述路径限定8字形状，并且
所述过渡部分位于所述8字形状的交叉部分处。
5.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述成对的信号线路总体上彼此并排或平行布置。
6.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述成对的信号线路是一组差分传输线路。
7.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，在所述过渡部分处，所述第一部分中的两条线路基本上垂直于所述第二部分中的两条线路。
8.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述过渡部分被布置成使得所述第一部分中的每条信号线路在所述第二部分的一条信号线路上方跨过，并且在所述第二部分的另一条信号线路下方跨过。
9.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述成对的信号线路被配置成平衡布置，使得围绕所述闭合环路行进的行波在所述过渡部分的任一侧将花费等量的时间。
10.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述成对的信号线路被配置成对称布置，使得围绕所述闭合环路行进的行波的一组相对相位0°、90°、180°和270°将发生在沿着所述信号线路的落在直虚拟线上的相应的一组虚拟点处。
11.根据权利要求10所述的旋转行波振荡器电路，其中，所述对称布置使得其提供多组虚拟点，每组虚拟点位于它们自身的直虚拟线上，所述直虚拟线大体上彼此平行，
可选地，其中，所述信号线路在相应的虚拟点处穿过平行的直虚拟线延伸的部分被布置成彼此平行并且垂直于虚拟线。
12.根据权利要求9至11中任一项所述的旋转行波振荡器电路，其中，所述信号线路被配置成沿其长度具有均匀的性质，并且其中，基于所述信号线路的长度和它们的相对空间布局来限定所述平衡布置和/或对称布置。
13.根据前述权利要求中任一项所述的旋转行波振荡器电路，其中，所述闭合环路关于所述过渡部分基本对称。
14.一种数字模拟转换器电路或模拟数字转换器电路，包括：根据前述权利要求中任一项所述的旋转行波振荡器电路。
15.一种IC芯片，例如倒装芯片，包括：根据权利要求1至13中任一项所述的旋转行波振荡器电路或者根据权利要求14所述的数字模拟转换器电路或模拟数字转换器电路。
CN201710138150.2A 2016-03-11 2017-03-09 旋转行波振荡器电路 Active CN107181466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16160039.0A EP3217543B1 (en) 2016-03-11 2016-03-11 Clock generation circuitry
EP16160039.0 2016-03-11

Publications (2)

Publication Number Publication Date
CN107181466A true CN107181466A (zh) 2017-09-19
CN107181466B CN107181466B (zh) 2022-05-27

Family

ID=55587064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710138150.2A Active CN107181466B (zh) 2016-03-11 2017-03-09 旋转行波振荡器电路

Country Status (4)

Country Link
US (1) US9887667B2 (zh)
EP (1) EP3217543B1 (zh)
JP (1) JP6950207B2 (zh)
CN (1) CN107181466B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058637A (zh) * 2018-01-19 2019-07-26 株式会社索思未来 时钟分配
CN112087225A (zh) * 2020-09-07 2020-12-15 海光信息技术股份有限公司 差分时钟矫正电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754371B1 (en) * 2019-11-13 2020-08-25 Northrop Grumman Systems Corporation Capacitive clock distribution system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006851A1 (en) * 1999-01-22 2003-01-09 John Wood Electronic circuitry
US20100117744A1 (en) * 2008-11-10 2010-05-13 Matsushita Electric Industrial Co., Ltd. Phase error correction in rotary traveling wave oscillators
US20100123523A1 (en) * 2008-11-17 2010-05-20 Matsushita Electric Industrial Co., Ltd. Standing wave oscillators
US20120319783A1 (en) * 2008-05-15 2012-12-20 Andrey Martchovsky Inductance Enhanced Rotary Traveling Wave Oscillator Circuit and Method
US20150372665A1 (en) * 2014-06-24 2015-12-24 Technische Universiteit Delft Quadrature lc tank digitally controlled ring oscillator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) * 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
GB2362045B (en) * 2000-02-23 2004-05-05 Phoenix Vlsi Consultants Ltd Analogue-Controlled phase interpolator
US7545225B2 (en) * 2000-05-11 2009-06-09 Multigig Inc. Regeneration device for rotary traveling wave oscillator
JP2006032805A (ja) * 2004-07-21 2006-02-02 Toshiba Corp 電圧制御発振回路およびそれを用いた半導体集積装置、無線通信装置
WO2008121857A1 (en) * 2007-03-29 2008-10-09 Multigig Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8089322B2 (en) * 2008-05-15 2012-01-03 Stephen M Beccue Inductance enhanced rotary traveling wave oscillator circuit and method
ATE543259T1 (de) 2009-01-26 2012-02-15 Fujitsu Semiconductor Ltd Abtastung
US9143136B2 (en) * 2011-12-14 2015-09-22 Waveworks, Inc. Pumped distributed wave oscillator system
US8796133B2 (en) * 2012-07-20 2014-08-05 International Business Machines Corporation Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections
EP2849338A1 (en) 2013-09-12 2015-03-18 Fujitsu Semiconductor Limited Circuitry useful for clock generation and distribution
EP2849345B1 (en) 2013-09-12 2020-11-04 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof
US9473069B1 (en) * 2015-10-22 2016-10-18 Analog Devices, Inc. Apparatus and methods for phase linearization and interpolation in rotary traveling wave oscillators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006851A1 (en) * 1999-01-22 2003-01-09 John Wood Electronic circuitry
US20120319783A1 (en) * 2008-05-15 2012-12-20 Andrey Martchovsky Inductance Enhanced Rotary Traveling Wave Oscillator Circuit and Method
US20100117744A1 (en) * 2008-11-10 2010-05-13 Matsushita Electric Industrial Co., Ltd. Phase error correction in rotary traveling wave oscillators
US20100123523A1 (en) * 2008-11-17 2010-05-20 Matsushita Electric Industrial Co., Ltd. Standing wave oscillators
US20150372665A1 (en) * 2014-06-24 2015-12-24 Technische Universiteit Delft Quadrature lc tank digitally controlled ring oscillator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHANJUN BAI: "A novel Injection Locked Rotary Traveling Wave Oscillator", 《2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》 *
张华锋: "环形行波振荡器电路模型分析与优化设计", 《浙江大学学报(工学版)》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058637A (zh) * 2018-01-19 2019-07-26 株式会社索思未来 时钟分配
CN110058637B (zh) * 2018-01-19 2023-11-03 株式会社索思未来 时钟分配
CN112087225A (zh) * 2020-09-07 2020-12-15 海光信息技术股份有限公司 差分时钟矫正电路
CN112087225B (zh) * 2020-09-07 2023-05-09 海光信息技术股份有限公司 差分时钟矫正电路

Also Published As

Publication number Publication date
EP3217543A1 (en) 2017-09-13
JP2017162474A (ja) 2017-09-14
US9887667B2 (en) 2018-02-06
JP6950207B2 (ja) 2021-10-13
CN107181466B (zh) 2022-05-27
EP3217543B1 (en) 2018-05-09
US20170264241A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
CN107181466A (zh) 时钟产生电路
US7295076B2 (en) Synchronously coupled oscillator
US6556089B2 (en) Electronic circuitry
US7511588B2 (en) Flux linked LC tank circuits forming distributed clock networks
CN103947104B (zh) 电感增强型旋转行波振荡电路和方法
JP2019525452A (ja) 超伝導チューナブルカプラ
CN102468035A (zh) 平衡-不平衡变压器系统和方法
US8089322B2 (en) Inductance enhanced rotary traveling wave oscillator circuit and method
JP7422220B2 (ja) 容量性クロック分配システム
CN102710219B (zh) 一种无源三平衡变频器
TWI250294B (en) Apparatus for identification of locations of a circuit within an integrated circuit having low speed performance
CN209329125U (zh) 电桥合路器
CN104900720B (zh) 变容管结构
CN106982041A (zh) 利用集总参数设计的180°环形电桥新型拓扑结构以及利用其进行任意功率比输出的方法
CN102622492A (zh) 平面微带Marchand balun等效电路模型的建立方法
CN107026633A (zh) 弹性波装置
GB2358563A (en) Bidirectional data transfer between ICs each possessing a self-oscillating clock distribution system
CN104954012B (zh) 布局结构
CN104348688B (zh) 一种服务器连接方法和系统
CN202634364U (zh) 一种无源三平衡变频器
WO2001067603A1 (en) Electronic pulse generator and oscillator
TW496038B (en) Electronic circuitry
Uwate et al. Complex phase synchronization in an array of oscillators coupled by time-varying resistor
TW480824B (en) Electronic circuitry
GB2399243A (en) Sleep mode in a MOS logic circuit clocked by adiabatic energy-recycling clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant