CN104954012B - 布局结构 - Google Patents

Abstract

本发明公开了一种布局结构，用于一多相位环形振荡器，该布局结构包括多个延迟单元，以单行方式排列，其中每一延迟单元与前一延迟单元相邻或仅间隔一延迟单元；多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；以及多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单元的一输出端；其中，该每一连接线向该多个延迟单元的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度。

Description

布局结构

技术领域

本发明涉及一种布局结构，尤其涉及一种可用于一多相位环形振荡器的布局结构。

背景技术

环形振荡器（ring oscillator）广泛用于数字系统中，用来产生系统时钟。一般来说，一环形振荡器包括奇数个反相器，每一反相器的输入端连接于前一反相器的输出端，以形成一环状结构，使得每一反相器输出的信号在两电位之间不断地上下振荡，而产生时钟信号。多相位环形振荡器（multi-phase ring oscillator）则是在环形振荡器中多个反相器的输出端产生输出信号，以输出多个不同相位的时钟。举例来说，一单端八相位环形振荡器（single-ended8-phase ring oscillator）可输出八个不同相位的时钟，且在理想状况下，每两相邻时钟之间都具有45度的相位差。

请参考图1A，图1A为一常见的八相位环形振荡器10的电路结构的示意图。如图1A所示，八相位环形振荡器10包括四个延迟单元I1～I4及八个输出级S1～S8。在延迟单元I1～I4中，每一延迟单元的输出端都连接至另一延迟单元的输入端，以形成一环形结构。其中，每一延迟单元I1～I4都是差分输入及差分输出的结构，因此，每一延迟单元I1～I4都包括两个输入端及两个输出端，其中，正输入端、负输入端、正输出端及负输出端分别以I+、I-、O+及O-表示。此外，每一延迟单元的一输入端分别通过连接线L1～L8连接至前一延迟单元的一输出端。在每一延迟单元中，两输入端先分别接收互为反相的两振荡信号，并在经过一段延迟时间后，两输出端分别输出互为反相的两振荡信号。在八个输出级S1～S8中，每一输出级的输入端分别连接于四个延迟单元I1～I4的其中一输出端，进而输出八个不同相位的时钟信号P1～P8，如图1B所示。

请参考图2，图2为八相位环形振荡器10的常见布局结构的示意图。如图2所示，延迟单元I1～I4循序排列，且每一延迟单元的两输入端及两输出端都通过一垂直线向上延伸。连接线L1～L8则以横向方式配置，以通过上述垂直线连接每一延迟单元的一输入端与前一延迟单元的一输出端。然而，在图2的布局结构中，连接于延迟单元I4的输出端及延迟单元I1的输入端之间的连接线L7及L8的长度大于其它连接线L1～L6的长度，因此，连接线L7及L8会产生较大的寄生电容而影响了延迟单元I4的输出端，使得延迟单元I4输出的时钟信号P7及P8产生时序的误差，而无法达到每两相邻时钟之间都为45度相位差的理想状况。

请参考图3，图3为八相位环形振荡器10的另一常见布局结构的示意图。如图3所示，延迟单元I1～I4循序排列，且每一延迟单元的两输入端及两输出端都通过一垂直线向上延伸。连接线L1～L8则以横向方式配置，以通过上述垂直线连接每一延迟单元的一输入端与前一延迟单元的一输出端。与图2的不同之处在于，连接线L1～L8各自配置于一水平轴线，且分别向左右延伸至所有延迟单元I1～I4的左端及右端，使得所有连接线L1～L8都具有相同长度。此外，在连接线L1～L8的上方及下方分别铺设一条虚设线（dummy），使所有连接线L1～L8产生的寄生电容都相同，以达到每两相邻时钟之间都为45度相位差的理想状况。然而，图3的布局结构在水平方向总共需要10条连接线，该连接线的长度较长且配置于10条水平轴线上。在此情况下，每一连接线都会产生较大的寄生电容并影响延迟单元的输出时钟，使得多相位环形振荡器的调整范围及操作频率受限，且连接线面积的增加也可能造成布局的面积上升，使成本增加。此外，对于具有差分输入输出结构的N级差分多相位环形振荡器而言，总共需要（2*N+2）条连接线（其中2条为虚设线）。因此，当系统需要更多种相位的时钟使得N的数目增加时，连接线的面积及成本也会同步增加。

有鉴于此，实有必要提出一种多相位环形振荡器的布局结构，可通过长度较短的连接线进行布局以降低连接线面积，同时降低多相位环形振荡器所受到的寄生电容影响。

发明内容

因此，本发明的主要目的即在于提供一种可用于多相位环形振荡器的布局结构，其可通过长度较短的连接线进行布局，以实现每两相邻时钟之间的相位差都相等的理想状况，同时降低连接线的面积以及多相位环形振荡器所受到的寄生电容影响，进而提高多相位环形振荡器的调整范围及操作频率。

本发明公开了一种布局结构，用于一多相位环形振荡器，该布局结构包括多个延迟单元，以单行方式排列，其中每一延迟单元与前一延迟单元相邻或仅间隔一延迟单元；多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；以及多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单元的一输出端；其中，该每一连接线向该多个延迟单元的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度。

附图说明

图1A为一常见的八相位环形振荡器的电路结构的示意图。

图1B为八相位环形振荡器所输出的八个不同相位的时钟信号的示意图。

图2为八相位环形振荡器的常见布局结构的示意图。

图3为八相位环形振荡器的另一常见布局结构的示意图。

图4A为本发明实施例一四相位环形振荡器的电路结构的示意图。

图4B为本发明实施例四相位环形振荡器的布局结构的示意图。

图5为本发明实施例一差分八相位环形振荡器的布局结构的示意图。

图6A及图6B分别为本发明实施例具有5个及6个延迟单元的多相位环形振荡器的布局结构的示意图。

图7为使用现有技术的布局结构与本发明布局结构需使用的水平轴线的数量差异的示意图。

其中，附图标记说明如下：

10 八相位环形振荡器

I1～I6、I1’～I4’ 延迟单元

S1～S8、S1’～S4’ 输出级

I+、I-、I 输入端

O+、O-、O 输出端

L1～L8、L1’～L4’ 连接线

P1～P8 时钟信号

L1_D’、L3_D’、L3_D、L4_D、 虚设连接线

L7_D、L8_D

LH1～LH6 水平轴线

具体实施方式

为方便说明本发明的实施方式，在此先以单端多相位环形振荡器（single-endedmulti-phase ring oscillator）进行说明。请参考图4A，图4A为本发明实施例一四相位环形振荡器40的电路结构的示意图。如图4A所示，四相位环形振荡器40包括四个延迟单元I1’～I4’及四个输出级S1’～S4’。在延迟单元I1’～I4’中，每一延迟单元的输出端都耦接至另一延迟单元的输入端，以形成一环形结构。其中，每一延迟单元I1’～I4’都是单端输入及单端输出的结构，因此，每一延迟单元I1’～I4’都包括一输入端及一输出端，其中，输入端及输出端分别以I及O表示。此外，每一延迟单元的输入端I分别通过连接线L1’～L4’耦接至前一延迟单元的输出端O。在每一延迟单元中，输入端I先接收一振荡信号，并且在经过一段延迟时间后，再由输出端O输出另一振荡信号。在四个输出级S1’～S4’中，每一输出级的输入端分别耦接至四个延迟单元I1’～I4’中一延迟单元的输出端O，进而输出四个不同相位的时钟信号。

请参考图4B，图4B为本发明实施例四相位环形振荡器40的布局结构的示意图。如图4B所示，延迟单元I1’～I4’是以I2’、I1’、I3’及I4’的顺序排列，且每一延迟单元的输入端I及输出端O都通过一垂直线向上延伸。连接线L1’～L4’则以横向方式配置，以连结每一延迟单元的输入端I与前一延迟单元的输出端O。图4B的布局结构与图3的布局结构的主要差异在于，在图4B的布局结构中，每一连接线L1’～L4’并非各自位于一水平轴线，而是共享3条水平轴线LA、LB及LC的配置空间。举例来说，连接线L1’连接于延迟单元I1’及I2’之间，且位于水平轴线LB上；连接线L2’连接于延迟单元I2’及I3’之间，且位于水平轴线LC上；连接线L3’连接于延迟单元I3’及I4’之间，且位于水平轴线LB上；连接线L4’连接于延迟单元I4’及I1’之间，且位于水平轴线LA上。此外，连接线L1’的长度足以连接延迟单元I1’及I2’而不超过延迟单元I2’的左端及延迟单元I1’的右端；连接线L2’的长度足以连接延迟单元I2’及I3’而不超过延迟单元I2’的左端及延迟单元I3’的右端；连接线L3’的长度足以连接延迟单元I3’及I4’而不超过延迟单元I3’的左端及延迟单元I4’的右端；连接线L4’的长度足以连接延迟单元I4’及I1’而不超过延迟单元I1’的左端及延迟单元I4’的右端。在图4B中，水平轴线LA上方及水平轴线LC下方分别加上一虚设线（dummy），使得所有连接线L1’～L4’产生的寄生电容大小都相同，以达到每两相邻时钟之间的相位差都相同的理想状况。

在图4B中，每一延迟单元在水平方向的长度都为a。根据图4B的布局结构，由于电路上两相邻延迟单元I2’、I3’及I4’、I1’在布局上的排列都间隔一延迟单元，因此连接线L2’及L4’的长度都接近但不超过3a；另一方面，由于电路上两相邻延迟单元I2’、I3’及I4’、I1’在布局上都相邻排列，因此连接线L1’及L3’的长度都接近但不超过2a。为使连接线L1’及L3’与连接线L2’及L4’等长，在延迟单元I2’及I4’上方分别铺设有长度大约为a的虚设连接线L1_D’及L3_D’，虚设连接线L1_D’耦接至延迟单元I2’的输入端I向上延伸的垂直线，使得虚设连接线L1_D’可视为连接线L1’的延伸，而虚设连接线L3_D’耦接至延迟单元I4’的输入端I向上延伸的垂直线，使得虚设连接线L3_D’可视为连接线L3’的延伸。如此一来，连接线L1’～L4’的长度都接近于3a，使得所有连接线L1’～L4’在延迟单元的输出端上产生的寄生电容大小都相同，以达到每两相邻时钟之间的相位差都相同的理想状况。

值得注意的是，在一多相位环形振荡器中，只要所有的延迟单元以单行方式排列，且每一延迟单元与电路上的前一延迟单元在布局结构上相邻排列或仅间隔一延迟单元时，都可通过本发明的方式，将每一连接线的长度限制在3a（3倍延迟单元长度）以内，以降低连接线长度及连接线之间的寄生电容，进而提升多相位环形振荡器的调整范围及操作频率。相反地，若任一延迟单元与电路上的前一延迟单元在布局结构上排列的间隔超过一个延迟单元时，则连接线的长度必然会增加。举例来说，若图4B中的延迟单元I1’～I4’是以I1’、I2’、I3’及I4’的顺序排列时，延迟单元I4’及I1’之间的连接线L4’的长度会超过3a，若欲控制每两相邻时钟之间的相位差都相同时，其它连接线L1’～L3’的长度也应调整至大于3a，因而无法达到本发明降低电容的效果。

此外，由于每一连接线的长度可限制在3a以内，对单端多相位环形振荡器而言，所有连接线都可配置于3条水平轴线上，而对差分多相位环形振荡器（differential multi-phase ring oscillator）而言，所有连接线都可配置于6条水平轴线上，因而大幅降低连接线铺设的面积，使布局成本降低。

请参考图5，图5为本发明实施例一差分八相位环形振荡器的布局结构的示意图。此布局结构相对应的电路结构可相似或相同于图1A的八相位环形振荡器10，因此，功能相同的组件及信号都以相同符号表示。如图5所示，延迟单元I1～I4是以I4、I1、I3及I2的顺序排列，且每一延迟单元的每一输入端及输出端都通过一垂直线向上延伸。连接线L1～L8则以横向方式配置，以连结每一延迟单元的一输入端与前一延迟单元的一输出端。在图5的布局结构中，每一连接线L1～L8共享6条水平轴线LH1～LH6的配置空间。举例来说，连接线L1及L2连接于延迟单元I1及I2之间，且分别位于水平轴线LH6及LH5上；连接线L3及L4连接于延迟单元I2及I3之间，且分别位于水平轴线LH4及LH3上；连接线L5及L6连接于延迟单元I3及I4之间，且分别位于水平轴线LH2及LH1上；连接线L7及L8连接于延迟单元I4及I1之间，且分别位于水平轴线LH4及LH3上。此外，由于电路上两相邻延迟单元I1、I2及I3、I4在布局上的排列都间隔一延迟单元，因此连接线L1、L2、L5及L6的长度都接近但不超过3a；另一方面，由于电路上两相邻延迟单元I2、I3及I4、I1在布局上都相邻排列，因此连接线L3、L4、L7及L8的长度都接近但不超过2a。为使连接线L3、L4、L7及L8与连接线L1、L2、L5及L6等长，在延迟单元I4及I2上方分别铺设有长度大约为a的虚设连接线L7_D、L8_D、L3_D及L4_D，虚设连接线L7_D及L8_D分别耦接至延迟单元I4的输出端O-及O+向上延伸的垂直线，使得虚设连接线L7_D及L8_D可分别视为连接线L7及L8的延伸，而虚设连接线L3_D及L4_D分别耦接至延迟单元I2的输出端O-及O+向上延伸的垂直线，使得虚设连接线L3_D及L4_D可分别视为连接线L3及L4的延伸。如此一来，连接线L1～L8的长度都接近于3a，使得所有连接线L1～L8在延迟单元的输出端上产生的寄生电容大小都相同，以达到每两相邻时钟之间的相位差都相同的理想状况。

当不同连接线配置于同一条水平轴线时，两条相向的连接线之间会间隔一段距离。如图5所示，两条连接线之间间隔的距离为2d，亦即，连接线的端点到延迟单元边界向上延伸的界线的距离为d。在此情况下，对于在布局结构上间隔一延迟单元排列的电路上两相邻延迟单元而言（如延迟单元I1、I2或I3、I4），连接于该两相邻延迟单元之间的连接线长度为3a-2d。另一方面，对于在布局结构上相邻排列的电路上两相邻延迟单元而言（如延迟单元I2、I3或I4、I1），连接于该两相邻延迟单元之间的连接线长度为2a-2d。此外，每一虚设连接线可作为上述连接于布局结构上相邻的两延迟单元的连接线的延伸，其长度为a-2d。如此一来，连接于布局结构上相邻的两延迟单元的连接线的等效长度为3a-4d。一般来说，两条相向连接线之间的距离2d可设定为一般布局规则下该两条连接线之间需间隔的最小距离，因此，距离d的长度远小于延迟单元的长度a。如此一来，连接于电路上任意两相邻延迟单元的连接线的等效长度都约略等于3a，使得所有连接线在延迟单元的输出端上产生的寄生电容大小都相同（或相近），以达到每两相邻时钟之间的相位差都相同的理想状况。

根据上述图4B及图5的布局结构实施例，本发明的布局结构可归纳为以下数个部分：(1)多个延迟单元，以单行方式排列，其中每一延迟单元与电路上前一延迟单元相邻或仅间隔一延迟单元；(2)多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；(3)多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单元的一输出端；其中，该每一连接线向该多个延迟单元的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度。更具体来说，该多条连接线中每一连接线向该多个延迟单元的排列方向延伸的长度约略等于3a。

此外，在该多个延迟单元中，当一第一延迟单元与该第一延迟单元在电路上的前一延迟单元间隔一延迟单元排列时，连接该第一延迟单元与该第一延迟单元的前一延迟单元的一连接线的长度大致等于3a-2d，其中2d为两条相向的连接线之间需间隔的最小距离；当一第二延迟单元与该第二延迟单元在电路上的前一延迟单元相邻排列时，连接该第二延迟单元与该第二延迟单元的前一延迟单元的一连接线的长度大致等于2a-2d。此外，连接于该第二延迟单元的一输入端的一垂直线或连接于该第二延迟单元的前一延迟单元的一输出端的另一垂直线另连接至一虚设连接线，该虚设连接线的方向大致与该多条连接线相同，更明确来说，该虚设连接线与其它连接线配置于同一条水平轴线。该虚设连接线向该多个延迟单元的排列方向延伸的长度大致等于a-2d，使得连接该第二延迟单元与该第二延迟单元的前一延迟单元的连接线的长度可等效视为3a-4d。如此一来，由于距离d的长度远小于延迟单元的长度a，该多条连接线中所有连接线的长度都约略等于3a，使得该多条连接线在该多个延迟单元中的每一输出端上产生的寄生电容值大致相同。

值得注意的是，本发明的主要精神之一在于提供一种用于多相位环形振荡器的布局结构，该布局结构可通过长度较短的连接线进行布局，以降低多相位环形振荡器所受到的寄生电容影响，同时实现每两相邻时钟之间的相位差都相等的理想状况。本领域的技术人员当可据以进行修饰或变化，而不限于此。举例来说，图4B及图5的实施例中都具有两条虚设线，配置于所有连接线的上下两侧，并包夹所有连接线，使得所有连接线可产生相同的寄生电容。本领域的技术人员当可根据自身需求选择是否配置虚设线，或调整虚设线的配置方式。此外，上述实施例中连接线的配置方式仅为一种布局的概念，不同连接线可能布局在同一层或不同层，且每一连接线的排列顺序也可能不同，端看制程工艺的不同或系统需求而定。

根据本发明的布局结构，只要所有的延迟单元以单行方式排列，且每一延迟单元与电路上的前一延迟单元在布局结构上相邻排列或仅间隔一延迟单元排列时，都可通过上述实施例中的方式，达到降低连接线长度的效果。因此，延迟单元的排列方式可在上述规范之下以任意顺序排列。以图5的延迟单元为例，其排列方式也可变更为I4、I3、I1及I2或I1、I4、I2及I3等。再者，本发明的布局结构可应用于具有任意数目的延迟单元的多相位环形振荡器中，因此可应用于具有任何相位数目的时钟信号的多相位环形振荡器。当多相位环形振荡器包括的延迟单元数目大于或等于4时，即可通过本发明的布局结构达到节省连接线面积及寄生电容的功效。

举例来说，请参考图6A及图6B，图6A及图6B分别为本发明实施例具有5个及6个延迟单元的多相位环形振荡器的布局结构的示意图。如图6A所示，延迟单元I1～I5是以I1、I5、I2、I4及I3的顺序排列，其中，每一延迟单元与电路上相邻的延迟单元之间在布局上都间隔一延迟单元或相邻排列，且每一连接线的长度都不超过3倍延迟单元在水平方向的长度。如图6B所示，延迟单元I1～I6是以I6、I1、I5、I2、I4及I3的顺序排列，其中，每一延迟单元与电路上相邻的延迟单元之间在布局上都间隔一延迟单元或相邻排列，且每一连接线的长度都不超过3倍延迟单元在水平方向的长度。

值得注意的是，即使当多相位环形振荡器应用于较复杂的电路而需要大量相位输出及大量延迟单元时，本发明的布局结构仍然只需要3条（单端多相位环形振荡器）或6条（差分多相位环形振荡器）水平轴线即可完成连接线的布局。若上下各加上一条虚设线时，也只分别需要5条及8条水平轴线。图7绘示了使用现有技术的布局结构与本发明布局结构需使用的水平轴线的数量差异。如图7所示，在现有技术的布局结构（如图3）中，一N级单端多相位环形振荡器需要(N+2)条水平轴线，一N级差分多相位环形振荡器需要(2N+2)条水平轴线，其中都包括2条虚设线。相较之下，根据本发明的布局方式，一N级单端多相位环形振荡器只需要使用(3+2)条水平轴线，一N级差分多相位环形振荡器只需要使用(6+2)条水平轴线，其中也包括2条虚设线。换句话说，只要N的数目大于或等于4，本发明即可达到降低连接线长度及布局面积的效果。连接线长度的降低可同时降低连接线产生的寄生电容，进而提升多相位环形振荡器的调整范围及操作频率。连接线布局面积的降低则有助于降低布局成本。此外，当N的数目愈大时，由于本发明需使用的水平轴线数目不变，所达成的功效会更加明显。

本发明的布局结构可用于任何类型的多相位环形振荡器，该多相位环形振荡器可能用于锁相环（Phase-Locked Loop，PLL），用来产生准确的系统时钟。多相位环形振荡器也可能用于模拟数字转换器（Analog-to-Digital Converter）或任何需要使用多个不同相位的时钟信号的数字系统。

在现有技术中，为达到每两相邻时钟之间的相位差都相同的理想状况，N级单端多相位环形振荡器的布局结构总共需要（N+2）条连接线，而N级差分多相位环形振荡器的布局结构总共需要（2*N+2）条连接线，其中每一连接线的长度较长，且各自配置于一条水平轴线上，使得连接线的布局面积较大并产生较大的寄生电容而影响延迟单元的输出时钟。相较之下，本发明公开了一种可用于多相位环形振荡器的布局结构，其可通过长度较短的连接线进行布局，以实现每两相邻时钟之间的相位差都相等的理想状况，同时降低连接线的面积以及多相位环形振荡器所受到的寄生电容影响，进而提高多相位环形振荡器的调整范围及操作频率。通过本发明的布局结构，任何单端多相位环形振荡器都只需要使用(3+2)条水平轴线，而任何差分多相位环形振荡器都只需要使用(6+2)条水平轴线，可达到降低连接线长度及布局面积的效果。连接线长度的降低可同时降低连接线产生的寄生电容，进而提升多相位环形振荡器的调整范围及操作频率。连接线布局面积的降低则有助于降低布局成本。此外，当多相位环形振荡器的级数愈大时，由于本发明需使用的水平轴线数目不变，所达成的功效会更加明显。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种布局结构，用于一多相位环形振荡器，该布局结构包括：

多个延迟单元，以单行方式排列，其中每一延迟单元与前一延迟单元相邻或仅间隔一延迟单元；

多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；以及

多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单元的一输出端；

其中，该每一连接线向该多个延迟单元的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度；

其中，当该多个延迟单元中的一延迟单元与该延迟单元的前一延迟单元相邻时，耦接于该延迟单元与其前一延迟单元之间的连接线的长度接近于2a，该连接线还耦接于一虚设连接线使得该连接线及该虚设连接线的总长度接近于3a。

2.如权利要求1所述的布局结构，其特征在于，当一第一延迟单元与该第一延迟单元的前一延迟单元间隔一延迟单元排列时，该多条连接线中连接该第一延迟单元与该第一延迟单元的前一延迟单元的一连接线的长度不超过3a，当一第二延迟单元与该第二延迟单元的前一延迟单元相邻排列时，该多条连接线中连接该第二延迟单元与该第二延迟单元的前一延迟单元的一连接线的长度不超过2a。

3.如权利要求2所述的布局结构，其特征在于，该多条连接线中连接该第一延迟单元与该第一延迟单元的前一延迟单元的一连接线的长度等于3a-2d，其中2d为两条相向的连接线之间需间隔的最小距离。

4.如权利要求2所述的布局结构，其特征在于，该多条连接线中连接该第二延迟单元与该第二延迟单元的前一延迟单元的一连接线的长度等于2a-2d，其中2d为两条相向的连接线之间需间隔的最小距离。

5.如权利要求4所述的布局结构，其特征在于，连接于该第二延迟单元的一输入端的一垂直线或连接于该第二延迟单元的前一延迟单元的一输出端的另一垂直线连接至该虚设连接线，该虚设连接线的方向与该多条连接线相同。

6.如权利要求5所述的布局结构，其特征在于，该虚设连接线向该多个延迟单元的排列方向延伸的长度不超过a。

7.如权利要求5所述的布局结构，其特征在于，该虚设连接线向该多个延迟单元的排列方向延伸的长度等于a-2d，其中2d为两条相向的连接线之间需间隔的最小距离。

8.如权利要求1所述的布局结构，其特征在于，当该多相位环形振荡器为一单端多相位环形振荡器时，该多条连接线配置于3条水平轴线上。

9.如权利要求1所述的布局结构，其特征在于，当该多相位环形振荡器为一差分多相位环形振荡器时，该多条连接线配置于6条水平轴线上。

10.如权利要求1所述的布局结构，其特征在于，还包括：

两条虚设线，平行于该多条连接线，该两条虚设线分别配置于该多条连接线的垂直方向的两侧，并包夹该多条连接线。