JP6950207B2 - クロック生成回路 - Google Patents

クロック生成回路 Download PDF

Info

Publication number
JP6950207B2
JP6950207B2 JP2017045937A JP2017045937A JP6950207B2 JP 6950207 B2 JP6950207 B2 JP 6950207B2 JP 2017045937 A JP2017045937 A JP 2017045937A JP 2017045937 A JP2017045937 A JP 2017045937A JP 6950207 B2 JP6950207 B2 JP 6950207B2
Authority
JP
Japan
Prior art keywords
lines
pair
transition
signal
traveling wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017045937A
Other languages
English (en)
Other versions
JP2017162474A (ja
Inventor
ジュソ デェディッチ・イアン
ジュソ デェディッチ・イアン
ティモシー エンライト・デーヴィッド
ティモシー エンライト・デーヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JP2017162474A publication Critical patent/JP2017162474A/ja
Application granted granted Critical
Publication of JP6950207B2 publication Critical patent/JP6950207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1805Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a coaxial resonator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H03B5/1847Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
    • H03B5/1852Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/142HF devices
    • H01L2924/1421RF devices
    • H01L2924/14211Voltage-controlled oscillator [VCO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1425Converter
    • H01L2924/14253Digital-to-analog converter [DAC]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014Structural aspects of oscillators
    • H03B2200/0016Structural aspects of oscillators including a ring, disk or loop shaped resonator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、特に直交位相クロック信号(quadrature clock signal)の生成及び供給のためのクロック生成回路に関する。そのような直交位相クロック信号は、それぞれ相対位相0°、90°、180°及び270°を有することがある。
直交位相クロック信号は、例えばDAC(デジタル−アナログ変換)又はADC(アナログ−デジタル変換)回路で必要とされることがある。これらの回路は、例えば実質的に4相のインターリーブされた(four-phase interleaved substantially)の正弦波クロック信号を必要とすることがある。当然、そのようなクロック生成回路が、DAC及びADC回路以外の用途に用いられる可能性もある。
直交位相クロック信号の生成を必要とするADC回路の例は、参照によって本出願に組み込まれる特許文献1(欧州特許出願第2 211 468号明細書)で見つけることができる。直交位相クロック信号の生成を必要とするDAC回路の例は、特許文献2(欧州特許出願第2 849 345号明細書)で見つけることができる。この文献もやはり参照によって本出願に組み込まれる。特許文献1におけるADCは、入力電流を、4つの時間インターリーブされたサンプルストリームへ分けるように、4ウェイ又は4相の時間インターリーブを実行し得る、サンプラ(例えば特許文献1の図10を参照されたい)を備える。したがって、相互に90°位相がずれた4つのクロック信号を出力する、直交位相クロック信号生成が必要とされる。サンプラは4つのストリームを作成する。この4つのストリームは、入力電流に由来する(及び一緒に入力信号を生成する)電流パルスの4つの時間インターリーブされたストリームである。各ストリームは、全体のサンプルレートの1/4のサンプルレートを有する。
そのような直交位相信号の生成について、以前に検討された方法A、B及びCを図1に要約する。
第1の方法Aは、2F LC発振器(例えばF=32GHz、2F=64GHz)を使用して、差動クロック信号を生成する。次いで、デジタル分割器を使用して、必要とされる4相を生成する。この方法に関連する欠点には、分割器に必要とされる電力だけでなく、必要な位相精度を達成することにおける困難性がある。
第2の方法Bは、1F LC発振器を使用して異なる差動クロック信号を生成し、次いで多相フィルタ(PPF)を使用して、必要とされる4相を生成する。例えばそのようなPPF回路で使用するためのバッファの設計は特許文献3(欧州特許出願第2 849 338号明細書)において検討されている。しかしながら、PPF回路は比較的複雑であり、位相精度には困難性が存在する。電力消費も問題である。
第3の方法Cは、結合I/Q発振器を使用する。しかしながら、どのように、そのような発振器を結合して位相スキューを制御するのかに関する困難性がある。また、そのような回路を提供することに関連する電力ペナルティも存在する。
欧州特許出願第2 211 468号明細書 欧州特許出願第2 849 345号明細書 欧州特許出願第2 849 338号明細書
クロック信号生成回路を、特に直交位相クロック信号の生成のために提供することが望ましい。上述の欠点のうちの1つ以上を回避する、上記クロック信号生成回路を提供することが望ましい。
本発明の第1の側面の実施形態によると、回転型進行波の発振器(RTWO:rotary travelling wave oscillator)回路がある。RTWO回路は1対の信号線を備える。1対の信号線は、閉ループを形成するように一緒に接続されており、かつ、その対(pair)の第1の部分内の双方の信号線が、その対の第2の部分内の双方の信号線の一方の側面(lateral side)から、その対の第2の部分内の双方の線の他方の側面へ交差する、少なくとも1つの転移部(transition section)を規定するように配置される。
1対の信号線は、概して、その対の第1の部分内の双方の信号線が、その対の第2の部分内の双方の信号線の一方の側面から他方の側面への転移(transition)を形成するように、転移部においてそれ自体が交差する連続経路に従うと考えることができる。閉ループのこの配置は、直交位相信号、例えば4つの直交位相信号をその配置の同じ側から取ることを可能にし、その結果、他の直交位相信号を取った点に近い点で各直交位相信号を取ることができる。
そのような転移部のないRTWOと比べると、本発明の実施形態は、経路の反対側にあったであろう2つの点が、転移部で(相互接続なしに)集まるように配置される。すなわち、転移部の第1及び第2の部分は、転移部がなければ、その経路の反対側にあったであろう。
本発明の別の側面の実施形態によると、回転型進行波の発振器(RTWO:rotary travelling wave oscillator)回路がある。RTWO回路は1対の信号線を備える。1対の信号線は、閉ループを形成するように一緒に接続されており、双方の信号線が、8の字型を示す経路に従うように配置される。信号線は、その対の第1の部分内の双方の信号線が、その対の第2の部分内の双方の信号線の一方の側面から他方の側面への転移を形成するか、これらを横断(pass across)する少なくとも1つの転移部を規定し得る。転移部は、8の字型の交差部であってよい。
したがって、上述の側面に係る回路の構成は、8の字型に配置される閉ループを規定する。8の字型の中央の交差は、2つのハーフ経路ループと呼ばれ得るものを作成するよう、経路がそれ自体を横断する転移部を規定する。
2つ以上の転移部が与えられた場合であっても、例えば3つのように奇数の転移部が与えられた場合であっても、全体の構成は依然として8の字型と呼ばれてよく、この場合、3つのうちの真ん中の転移部が、従来の8の字型、すなわち「8」の形の交差に対応することが認識されよう。好ましくは、回路は奇数(のみ)の転移部を有する、好ましくは1つ(のみ)の転移部を有する。
RTWO回路の閉信号線ループは、中断のない単一のループであってよい。好ましくは、転移部の第1の部分内の線は、転移部では、転移部の第2の部分内の線と相互接続されない。すなわち、転移部では相互に交差する。したがって、信号線ループは連続しており、転移部の信号線は単に相互を横断し、第1の部分内の線と第2の部分内の線との間には(導電性の)相互接続は存在しない。すなわち、転移部における信号線の交差コンダクタの間には直接電気(導電性)接続は存在しない。
全体的なRTWOのオペレーションは、転移部によって妨害又は影響されない。単に、1組の4つの直交位相クロック信号がタップオフされ得る場所に過ぎない。例えば1対の信号線によって形成される閉ループは、単一の閉ループであってよく、この単一の閉ループは、相互接続によるサブループを形成しない。
したがって、1対の信号線は、双方とも、転移部でそれ自体が交差する連続経路に従ってよい。経路は、8の字型を示し、転移部は、8の字型の中央の交差部にある。
1対の信号線は一般に、同じ経路に従うように、並んで配置(alongside)されるか相互に並行に配置され得る。経路に従うという観点において、信号線ループ及び転移部の配置は、経路に沿いのある点で隣接する信号線にまたがって電位差が生じるとき、結果として得られる進行波は、時計回りの方向に、転移部の一方の側の経路のハーフループの周囲を進み、次いで転移部の他方の側の経路のハーフループの周囲を反時計回りに進むことができる。
好適な実施形態では、1対の信号線は伝送線である。さらに、これらの1対の信号線は、好ましくは、1対の差動伝送線(differential transmission lines)として機能することができる。
RTWO回路の配置は、使用の際に、閉信号線ループの周囲を進む進行波の周波数が、閉ループの長さに比例するようなものとすることができる。信号線はその長さに沿って一様なものであると想定する。したがって、信号線ループの長さは、1Fとして、生成されたクロック信号の周波数を定義する。したがって、信号線ループの長さは、使用の際に回路内でセットアップ又は生成されていたと思われる進行波の周波数を設定するように、設定(又は設計中に調整)されることができる。例えば信号線ループ(伝送線)の長さを2倍にして周波数を半減させることができる。
転移部では、信号線は好ましくは、第1の部分の各信号線が、第2の部分の一方の信号線の上を行き、第2の部分の他方の信号線の下に行くように配置されることがある。したがって、転移部は、その中央の周囲に対称であり得る。信号線は、転移部で、第1の部分内の双方の信号線が、第2の部分内の双方の信号線と概ね直交するように配置されることがある。しかしながら、そのような直交交差は、線が相互に対して交差することができる角度の単なる一例である。
閉ループは、該閉ループの周囲を進む進行波が、転移部のいずれかの側で等しい時間を費やすことになるように、1対の信号線がバランス調整された配置で構成されるよう、構成される。したがって、閉ループの一方のハーフループ内の信号線の長さ及び/又は特徴なインピーダンスは、閉ループの他方のハーフループ内の信号線のものと同じものとすることができる。
さらに、閉経路ループは、好ましくは、転移部の周囲に対称であることができる。すなわち、転移部の一方の側のハーフ経路ループは、信号線が同じ長さであり、転移部の他の側のハーフ経路ループ内の信号線と同じパターンに従うようなものとすることができる。
使用の際に、第1の部分内の1対の信号線をタップオフした信号の相対位相は、それぞれ0°及び180°であり、第2の部分内の1対の信号線をタップオフした信号の相対位相は、それぞれ90°及び270°である。
したがって、1対の信号線は、閉ループの周囲を進む進行波の0°、90°、180°及び270°という1組の相対位相が、仮想線上、好ましくは仮想直線(straight virtual line)上にある信号線に沿った対応する仮想点(virtual points)で起こり得るように、対称配置で構成されることができる。すなわち、一方のハーフループの信号線が他方のハーフループの信号線に隣接している場合、つまり、信号線に沿った転移部のいずれかの側にすぐ接している場合、90°離れた信号を、そのような点のセットから取ることができる。そのような仮想線を、例えば信号線が交差する転移部に集中するまで、直交位相信号点が一緒に動くように転移部に向かって動かすことができる。
1対の信号線の対称配置は、仮想点の複数のセットを提供するようなものとすることができ、仮想点の各セットは、それ自体の仮想線上にあり、仮想線は、一般に相互に並行である。仮想線は、好ましくは、仮想直線であり、この場合、信号線の4つの対応する部分は相互に並行に走り、仮想線に対して直交する。信号線の4つの部分が、転移部で集中する経路の部分に従う場合、そのような仮想線は非直線であるか、曲がっていてもよい。そのような点のセットは、転移部の一方の側から他方へと交差するので、一方のハーフ経路ループ内にあった2つの点は、他方のハーフ経路ループに渡るか、その逆もある。
信号線は、その長さに沿って一様な特性(uniform properties)を有するように構成され得る。バランス調整及び/又は対称配置は、信号線の長さ及びその相対的な空間レイアウトに基づいて規定されてよい。
RTWO回路の閉ループは、転移部の周囲に概ね対称であるように配置され得る。すなわち、経路ループに沿って走る信号線の配置は概ね、転移部の中央を通って描かれる想像上の垂直及び/又は水平線に沿ってミラーリングされ得る。したがって、閉経路のハーフループは実質的に、転移部のいずれかの側で対称であり得る。本明細書で後述される「実際」及び「ダミー」の交差接続部の間の差は、そのような対称性を妨げる可能性がある。
本発明の別の側面の実施形態によると、本発明の上述の側面に係る回転型進行波の発振回路を備える、デジタル−アナログ変換(DAC)回路又はアナログ−デジタル変換(ADC)回路が提供される。したがって、本発明を具現化するRTWO回路にはDAC及び/ADC回路が提供され得る。
本発明の更なる側面の実施形態によると、上記の回転型進行波の発振回路又はデジタル−アナログ変換回路(DAC)又はアナログ−デジタル変換(ADC)回路を備える、フリップチップのようなICチップが提供される。すなわち、本発明の実施形態のRTWO回路は、ICチップ上に提供されてもよい。集積回路は、1つ以上の層、例えば金属層を有してよく、信号線ループ(例えば伝送線のコンダクタ)は、複数のそのような層にまたがって形成される。
本発明は、本発明の上述の側面を用いる範囲内に対応する方法の側面にも及ぶ。
例として、添付の図面への参照を行う。
上記で説明したような、直交位相クロック生成のための公知の方法を示す図である。 例示のRTWOの概略図である。 本発明の一般的な実施形態に係るRTWO回路を表す概略図である。 本発明の実施形態に係る実際の接続部とダミーの接続部の拡大図を示す概略図である。 本発明の実施形態に係る転移部の拡大図を示す概略図である。 図3から図5のRTWO回路から直交位相クロック信号を取ることができる例示の場所を示す概略図である。 本発明の別の実施形態に係るRTWO回路を表す概略図である。
本発明者らは、図1の方法A、B及びCに対応する回路を検討した。しかしながら、彼らは、上述のADC及びDAC回路を用いることを念頭において直交位相信号生成に適切であるものとして、多少遠い(rather distant)回転型進行波の発振器(RTWO)を特定した。
図2は、直交位相信号を生成するための例示のRTWO1の概略図である。RTWO1は、1対の信号線2及び3と、複数の再生成分(regeneration elements)4を備える。
信号線2は端部A及びBを有し、信号線3は端部C及びDを有する。信号線2及び3は、エンドツーエンドで接続され、すなわち、端部Bが端部Cに接続され、端部Dが端部Aに接続されて、信号線の閉ループ又はエンドレスループを形成する。認識されるように、そのような信号線を、(理想的には無損失の)伝送線として実装することができ、本開示はこれに応じて理解されよう。
1対の信号線2及び3は、一般に、それ自体がエンドレスループを形成する経路5に従うことに留意されたい。したがって、信号線のループ(信号線ループ)は実際上、経路5によって規定されるループ(経路ループ5)の周囲を2周している。
回路は、本質的には、差動信号線(differential signal line)の開ループ、すなわち端部A及びCから端部B及びDまで回る開ループに対応するが、この信号線は、信号線のエンドレスループ又は閉ループとなるように交差接続部7でその端部が交差接続される。交差接続部7が取り除かれ、電圧が差動線の2つの端部のうちの一方の上に、例えば端部AとCにまたがって印加された場合、電圧波は、ループの周囲を端部B及びDに向かって進行を開始したであろう。交差接続部7が適切な位置にあり、損失が存在しなかった場合、波(例えば立ち上がりエッジを想定されたい)は、信号線ループの周囲を無限に進み、波がその開始点に戻るたびに完全なクロックサイクルを提供したであろう。
損失に対抗するために、複数の再生成分4が経路ループの周囲の位置に分散され、隣接する線の間に接続される。再生成分4は、(図2に示されるような)逆行性インバータの対であるか、これを備えてよく、実際上、ゲインを提供して進行波を駆動し、損失を克服し、回転をロックすることを助けることができる。経路ループ5上の任意の点において、波は信号線ループの周囲を進行しているが、その意図は、信号が、その点において信号線2及び3の2つの隣接するコンダクタから取られたか、タップされた場合、これらの信号が(逆行性インバータの対によってサポートされる)相互に180°位相差があったと思われることを意味する。したがって、電圧信号波がループの周囲を進む場合、差動クロック信号が、経路ループ5上の任意の点で(すなわち、その点で、隣接する信号線2及び3から信号を取るかタップすることにより)取得可能である。
そのような回路の利点は、所望の周波数(すなわち、1F)で動作することができ、位相誤差に対処するために回路を追加する必要がなく、あるいは関連するパワーペナルティに困る必要がないことにある。クロック信号の周波数は、信号線ループの電気的サイズによって、すなわち、そのループの信号線の特徴を所与として、進行波が信号線ループの一周を終えるのにどの位かかるかによって決定され得る。典型的に、信号線は、その線の長さがクロック周波数に比例するように、その長さに沿って一様な特性を有するであろう。
信号線の周囲を進行する波の位相は、信号線の周囲(signal line round)上のある点から信号線上の同じ点まで360°の1サイクル(one 360° cycle)を完了する。0°の開始点から、進行波の位相は、再び360°/0°に到達するまで、ループの周囲を動くにつれて増加することになる。したがって、信号線ループ上の異なる点でクロック信号を取ることによって、直交位相クロック信号を取得することが可能である。
経路ループ上の任意の点で隣接する信号線2及び3から取られるクロック信号間の位相差は180°であり、信号線ループの完全な1サイクル(すなわち、経路ループ5の2周)は360°であるので、経路ループ5上で互いに直接対向する点は、90°位相がずれることになる。したがって、直交位相クロック信号を取得するために、2つのクロック信号(例えば0°と180°)を経路ループ5の一方の側から取り、経路ループ5の反対側から2つのクロック信号(例えば90°と270°)を取らなければならない。図2は、直交位相クロック信号を取ることができる経路ループ5沿いの2つの例示の位置を示しているが、これらは単なる例である。
上述のように、直交位相クロック信号を、経路ループ5の反対側から取る必要があり、したがって、RTWO発振器1のレイアウト、並びにそのRTWO発振器1をタップオフするクロック信号に基づいて動作する他の回路を配置するときに、問題が起こる。例えば4つのクロック信号を、図2に示されるサンプラ8のような単一の回路ブロックに入力する必要があることがある。サンプラ8は、特許文献1に開示されるサンプラに対応する(特許文献1の図9及び図10を参照されたい)。したがって、同じ回路ブロックに対して経路ループ5の反対側からクロック信号を得ることは、意図された回路ブロック8への信号線又はトラックへのルーティングだけでなく、高周波数における異なる長さの信号線の関連する損失、インピーダンス及び他の特性、及びこれらのクロック信号の相対位相に対する関連する影響における、設計上の問題を生じることになる。
図3は、本発明を具現化するRTWO回路10の概略図である。比較の容易性のために、図2内で対応する成分を有するRTWO回路10のこれらの成分は、同じ方法で示されている。したがって、RTWO回路10は、1対の信号線2及び3と、(単にボックスとして示される)複数の再生成分4を備える。図2のように、信号線2は端部A及びBを有し、信号線3は端部C及びDを有する。また、信号線2及び3は、図2のようにエンドツーエンドで接続され、すなわち、端部Bが端部Cに接続され、端部Dが端部Aに接続されて、信号線の閉ループ又はエンドレスループを形成する。やはり、そのような信号線を、(理想的には無損失の)伝送線として実装することができ、本開示はこれに応じて理解されるであろう。
図2のRTWO回路1と同様に、図3のRTWO回路10内の1対の信号線2及び3は、概して、それ自体がエンドレスループを形成する経路5に従うことに留意されたい。したがって、信号線のループ(信号線ループ)は、実際上、経路5によって規定されるループ(経路ループ5)の周囲を進む。しかしながら、RTWO回路10の経路5は、経路5がそれ自体交差して2つのハーフ経路ループを形成するという点で、8の字型、すなわち「8」の形を示していることに留意されたい。
閉信号線ループは、転移部15を有するように構成される。図3からわかるように、転移部15では、信号線の対の第1の部分内の閉信号線ループの信号線2及び3の双方が、その対の第2の部分内の双方の信号線の一方の側面から、その対の第2の部分内の双方の信号線の他方の側面への遷移を形成するか、その一方の側面から他方の側面へと交差する。したがって、RTWO回路10の閉信号線ループは、双方の信号線2及び3が、転移部15で相互に横断するように配置される。
図3のRTWO回路10では、1対の信号線2及び3の双方が、概して、経路5の交差部に転移部15がある、8の字型を示す経路5に従う。転移部15では、第1の部分の信号線は、第2の部分の信号線と相互接続又は交差接続しない。すなわち、信号線2及び3は相互を横断するが、電気的な(すなわち、導電性の)相互接続は存在せず、本実施形態の閉信号線ループは、図2に示されるものと同じ意味で、中断のない単一の連続ループである。
転移部におけるそのような交差接続を回避するために、転移部における交差は、その線のうちの一方が、交差している線の上又は下を進むことを要する。交差する線は、例えば層構造を有する集積回路内の複数の金属層を使用して、その点において相互から絶縁(隔離)される。そのような金属層は典型的に、層を介することにより分離され、バイアスが形成される場合を除いて相互から絶縁される。可能性のある構成は、以下でより詳細に提示されることになる。
図2のRTWOと同様に、RTWO回路10の信号線2及び3は、図3の上部に現れる接続部7で相互接続される。これは、経路ループ5内のその場所で2つの信号線2及び3(対応する伝送線の2つのコンダクタ)が回路10内で相互接続する点に過ぎない。これは、上述のように、閉信号線ループ又はエンドレス信号ループを作り、RTWOの基本動作を順守するためである。複数の再生成分4は、図3内では概略的に示されるが、図2のRTWOのように、経路ループ5の周囲に配置される。上述のように、これらの再生成分4は、信号線ループにおける損失に対抗し、例えば逆行性インバータの対とすることができる。再生成分4は、すでに述べたとおりであり、簡潔性のために、図3ではボックスとして表されている。これらの正確な数及び位置は、本発明にとって本質的ではない。RTWOは、信号線2及び3のコンダクタの間に配置される1つ以上の再生成分4を備えることがあることは当業者に公知であろう。
経路5の2つのハーフループ内の伝送線(信号線)の長さを同じに保ち、したがって、配置に対称性を与えるために、「実際」の交差接続部7を含んでいないハーフ経路ループ内に「ダミー」の交差接続部16を提供することができる。図3の場合には、これは、下の方のハーフ経路ループ内に示されている。「ダミー」の交差接続部16は、「実際」の交差接続部7に対応し、したがって、他方のハーフループ内の対応する位置、すなわち、図3に示される対称の水平の破線の周囲に「実際」の交差接続部7と反対に配置されてよい。転移部15を垂直に通過し、「実際」及び「ダミー」の交差接続部7及び16の双方を通過する、もう1つの対称線も描かれていることに留意されたい。
「ダミー」の交差接続部16内には、その名のとおり、実際の交差接続が存在しないことに留意されたい。「ダミー」の交差接続部16内のワイヤの長さは、「実際」の交差接続部7内のワイヤの長さと同じであり、やはり回路10全体が、概ね対称のレイアウトを有することを可能にするように構成され得る。
図4は、図3の実際の交差接続部7及び「ダミー」の交差接続部16の拡大図を示す概略図である。図4からわかるように、信号線は、実際には、「ダミー」の交差接続部16で相互に交差又は相互接続せず、その配置は単に、「実際」の交差接続部7の一般的な位置を複製し、相互を接続又は交差するコンダクタはない。信号線2及び3は、図3及び図4では、ダミー交差接続部16内で相互に内側に向かってカーブしているように図示されているが、これらの信号線は、例えば代わりに相互から外側に向かって、あるいは相互から離れるようにカーブして、信号線の長さを維持するという同じ全体的な効果及び全体的な配置の対称性を達成する可能性もある。当然に他の変形も可能である。
転移部15は、図5に図示されるように実装されてもよい。図5は、転移部15の拡大図を示す概略図である。図5からわかるように、第1の部分内の各信号線コンダクタは、第2の部分内の一方のコンダクタの上を通り、第2の部分内の他のコンダクタの下を通る。図5では、1対の信号線2及び3の第1の部分が、線部分21及び22によって示されており、1対の信号線2及び3の第2の部分が、線部分23及び24によって示されている。この配置は、転移部15における対称性を提供し、第1の部分のコンダクタの長さが相互に同じであり、第2の部分内のコンダクタの各々の長さと同じであることを保証する。さらに、「1つは上に、1つは下に(one over,one under)」という配置は、基板及び線間に対する寄生容量を、各コンダクタ及び交差点について同じに保つ。
図3からわかるように、本発明の一般的な実施形態による配置の1つの利点は、直交位相クロック信号を、配置の同じ側から取ることができること、すなわち、相互に対して90°の位相差がある信号を、配置の同じ物理的な位置、あるいは相互から非常に近い位置の1組の点から取ることができることにある。指示された点(0°、90°、180°及び270°)を一緒に、ループの周囲を同じ方向(例えば矢印17によって示される方向)に前方に動かすことを想像する場合、これらは一緒に、中央に配置される転移部15に向かい、この転移部において、これらの点が一緒に、同じ想像上の垂直線に沿って見えることがあることが認識されよう。
したがって、図3のように転移部15及び対称に配置される信号線を有するようにRTWO回路10を配置することは、点のセットが相互に隣に又は相互に近接することを可能にする。一方、図2では、これらは、閉経路ループの反対側にあったであろう。
図6は、RTWO回路10の別の概略図であり、直交位相クロック信号をRTWO回路10から取ることができる、複数の例示の点のセットを示すために提供されている。図6において、複数の仮想線61〜64は単に、点のセットが存在する可能性のある場所の例として示されている。その点のセットが存在する場所では、相互に90°の位相差がある信号を、同じ垂直線に沿って見つけることができる。そのような各線61〜64は、その線上に示される1組の4つの点を有している。直交位相クロック信号をその点の上で見つけることができる。例えば線61が信号線の閉ループと交差する場合、4つの指示点611、612、613及び614が存在し、他の線62〜64の各々の上の4つの点も同様に示されている。90°位相が離れているクロック信号をこれらの点から取ることができ、例えば線63について、点631では0°、点633では90°、点632では180°及び点634では270°である。なお、これらの位相は相互に対してである。
これらの指示点が一緒に、信号線のループの周囲を同じ方向に、例えば矢印17で示される方向に移動することを想定する場合、これらの点における信号の位相は、等しく増加することになる。すなわち、垂直線が回路10の上を横向きに動かされると、仮想点は一緒に信号線ループの周囲を移動し、これらの点で見つかる相対位相が、相互に同じ方法で増加する。したがって、点の間の位相差は90°のままである。したがって、図3及び図6に図示されるRTWO回路10は、実際に、直交位相クロック信号を、密接に又は同様に配置される点又は位置のセットから取ることができる多くの場所を提示する。
直交位相クロック信号を、相互に非常に近い位置のセットから取ることができるので、図2のRTWO1に関連付けられる設計上の制限を克服することができる。すなわち、公知のRTWO1とは異なり、直交位相信号を、経路ループ5の反対側から取る必要がない。これは、特に、一般的な回路ブロック8への4つの直交位相クロック信号のセットを得ることを念頭に入れた課題とともに、全体的な回路レイアウトの設計をより容易にする。
したがって、結果として得られる回路のレイアウトは、はるかに良いものであり、信号線(トラック又は伝送線)をルーティングすることに関連する問題、及び特に高周波数における関連する損失とインピーダンスが低減される。したがって、本発明の実施形態は、直交位相クロック信号を、回路10内の同じ物理的位置から(又は直線の上のように、標準的に配置される位置から)取ることができるので、直交位相クロック信号を生成するための改善された回路を提供する。例えば図6の垂直の直線上に位置する点のセットを参照されたい。したがって、そのようなクロック信号は、同様の長さの信号線を使用してサンプラ8のような回路ブロックに提供され、同様の方法でレイアウトされる(例えばこれらの線は相互に並行に走るか、あるいは線が同じ長さ、同じ角(turns)のセットを有する標準のアレイ内に走るか、かつ/又は相互に同じ金属層内に走る等)。
図7は、RTWO回路10と同様のRTWO回路70の概略図である。したがって、類似する要素は同じ方法で示されている。
図7からわかるように、配置の閉ループは、配置の高さを実際上2倍にし、(より重要なことには)信号線の長さを2倍にするように変更されている。この配置の結果、使用の際に、生成されたクロック信号周波数が得られる。この生成されたクロック信号周波数は、図3のRTWO回路10を使用して生成されたものの半分である。したがって、信号線の長さ及び配置は、図3における回路の利点(すなわち、並行な垂直線に沿った点のセットにおいて直交位相クロック信号をタップオフする一般的な対称性及び能力である。これらの点は、転移部に向かってすぐ近くで利用可能である)を保持しつつ、所望のクロック周波数を達成するために容易に設計され得る。
経路5のハーフ経路ループの形状は、図3及び図7に示されるもののように、これら自体のループの形をとってよい。しかしながら、当然に他の形状の形をとってもよい。2つのハーフ経路が(例えば信号線の長さ及びその配置の意味において)実質的に対称であり、進行波が各ハーフループの周囲を移動するのに同じ時間を要する限りにおいて、個々のハーフ経路ループの形状は重要ではない。実際、対称性は、上述の点のセットがすぐ近くである場合に、転移部15により近いことがより重要であり、上述の点のセットがもはやあまり近くない(したがって、回路ブロックに直交位相クロック信号のセットを供給するという観点からもはやあまり魅力的ではない)場合、転移部から離れていることは特に重要ではないことが認識されよう。
図7に図示される実施形態によると、直交位相信号を、依然として相互にループの同じ側から取ることができる。しかしながら、トラック長は2倍にされ、したがって、進行波もループの周囲を進行できるように2倍の長さをとっており、これにより、生成されたクロック信号の周波数を半減する。したがって、この配置は、直交位相信号を生成するための改善されたデバイスを提供し、信号線の長さは、信号の周波数に比例する。
RTWOの動作周波数は、他の方法を使用して、例えばキャパシタを使用して制御されてもよい。1つ以上の容量コンポーネントは、進行波形をスローダウンさせ、したがって、RTWOの周波数を調整するために、信号線の間に追加されてよい。一部のそのような容量コンポーネントは固定容量とすることができる。他のものは可変のキャパシタであってよく、その一部は、動作周波数を目標値に(粗く)近づけるために使用され、他は、動作周波数を微調整するために使用される。この処理は、スタートアップ時に、あるいはランタイム中に、例えば動的に行われてよい。
本発明の回路は、アナログ−デジタルコンバータ(ADC)及び/又はデジタル−アナログコンバータ(DAC)の一部を形成し得る。回路は、例えば上述の特許文献1のADCとともに用いられてよい。したがって、直交位相信号を、本発明の実施形態に係るRTWOの(ほぼ)同じ位置から取ることができ、特許文献1のサンプラに接続することができる。
本発明の回路は、集積回路として、例えばフリップチップのようなICチップ上に実装されてよい。本発明は、上述のように集積回路及びICチップ、そのようなICチップを備える回路基板、通信ネットワーク(例えばインターネット光ファイバネットワーク及び無線ネットワーク)及びそのような回路基板を備える、そのようなネットワークのネットワーク装置に及ぶ。
本発明は、添付の特許請求の範囲の精神及び範囲内にある多くの他の異なる形で具現化されてよい。

Claims (11)

  1. 回転型進行波の発振回路であって、
    1対の信号線であって、閉ループを形成するように一緒に接続されており、かつ、当該対の第1の部分内の双方の線が、当該対の第2の部分内の双方の線の一方の側面から当該対の第2の部分内の双方の線の他方の側面に交差する、少なくとも1つの転移部を規定するように配置される、1対の信号線を具備し、
    前記1対の信号線は双方とも、前記転移部においてそれ自体が交差する連続経路に従い、
    前記経路は、8の字型を示し、前記転移部は、前記8の字型の交差部であり、
    前記1対の信号線は、前記閉ループの周囲を進む進行波が、前記転移部のいずれかの側で等しい時間を費やすことになるように、バランス調整された配置で構成され、
    前記1対の信号線は、前記閉ループの周囲を進む進行波の0°、90°、180°及び270°という1組の相対位相が、仮想直線上にある前記信号線に沿った対応する仮想点で起こり得るよう、対称配置で構成される
    回転型進行波の発振回路。
  2. 前記転移部において、前記第1の部分の前記線は、これらの線の間の相互接続なしに、前記第2の部分内の前記線と交差する、
    請求項1に記載の回転型進行波の発振回路。
  3. 前記1対の信号線は一般に、並んで配置されるか相互に並行に配置される、
    請求項1又は2に記載の回転型進行波の発振回路。
  4. 前記1対の信号線は、1組の差動伝送線である、
    請求項1乃至3のいずれか1項に記載の回転型進行波の発振回路。
  5. 前記転移部において、前記第1の部分内の双方の線が、前記第2の部分内の双方の線に概ね垂直である、
    請求項1乃至4のいずれか1項に記載の回転型進行波の発振回路。
  6. 前記転移部は、前記第1の部分内の各信号線が、前記第2の部分内の一方の信号線の上及び前記第2の部分内の他方の信号線の下で交差するように配置される、
    請求項1乃至5のいずれか1項に記載の回転型進行波の発振回路。
  7. 前記対称配置は、前記仮想点の複数のセットを提供し、前記仮想点の各セットは、それ自体の仮想直線上にあり、前記仮想直線は、一般に相互に並行であり、
    任意選択で、対応する仮想点で並行な前記仮想直線を通過する前記信号線の部分は、相互に並列であり、かつこれらの仮想線と垂直に配置される、
    請求項に記載の回転型進行波の発振回路。
  8. 前記信号線は、その長さに沿って一様な特性を有するように構成され、バランス調整及び/又は対称配置は、前記信号線の長さ及びその相対的な空間レイアウトに基づいて規定される、
    請求項1又は7に記載の回転型進行波の発振回路。
  9. 前記閉ループは、前記転移部の周囲に概ね対称である、
    請求項1乃至のいずれか1項に記載の回転型進行波の発振回路。
  10. 請求項1乃至のいずれか1項に記載の回転型進行波の発振回路を備える、デジタル−アナログ変換回路又はアナログ−デジタル変換回路。
  11. 請求項1乃至のいずれか1項に記載の回転型進行波の発振回路又は請求項10に記載のデジタル−アナログ変換回路又はアナログ−デジタル変換回路を備える、ICチップ。
JP2017045937A 2016-03-11 2017-03-10 クロック生成回路 Active JP6950207B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16160039.0 2016-03-11
EP16160039.0A EP3217543B1 (en) 2016-03-11 2016-03-11 Clock generation circuitry

Publications (2)

Publication Number Publication Date
JP2017162474A JP2017162474A (ja) 2017-09-14
JP6950207B2 true JP6950207B2 (ja) 2021-10-13

Family

ID=55587064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017045937A Active JP6950207B2 (ja) 2016-03-11 2017-03-10 クロック生成回路

Country Status (4)

Country Link
US (1) US9887667B2 (ja)
EP (1) EP3217543B1 (ja)
JP (1) JP6950207B2 (ja)
CN (1) CN107181466B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514956B1 (en) * 2018-01-19 2023-04-19 Socionext Inc. Clock distribution
US10754371B1 (en) * 2019-11-13 2020-08-25 Northrop Grumman Systems Corporation Capacitive clock distribution system
CN112087225B (zh) * 2020-09-07 2023-05-09 海光信息技术股份有限公司 差分时钟矫正电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) * 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
JP4414102B2 (ja) * 1999-01-22 2010-02-10 マルチギグ リミテッド 電子回路
GB2362045B (en) * 2000-02-23 2004-05-05 Phoenix Vlsi Consultants Ltd Analogue-Controlled phase interpolator
US7545225B2 (en) * 2000-05-11 2009-06-09 Multigig Inc. Regeneration device for rotary traveling wave oscillator
JP2006032805A (ja) * 2004-07-21 2006-02-02 Toshiba Corp 電圧制御発振回路およびそれを用いた半導体集積装置、無線通信装置
WO2008121857A1 (en) * 2007-03-29 2008-10-09 Multigig Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8089322B2 (en) * 2008-05-15 2012-01-03 Stephen M Beccue Inductance enhanced rotary traveling wave oscillator circuit and method
US8742857B2 (en) * 2008-05-15 2014-06-03 Analog Devices, Inc. Inductance enhanced rotary traveling wave oscillator circuit and method
US20100117744A1 (en) * 2008-11-10 2010-05-13 Matsushita Electric Industrial Co., Ltd. Phase error correction in rotary traveling wave oscillators
US20100123523A1 (en) * 2008-11-17 2010-05-20 Matsushita Electric Industrial Co., Ltd. Standing wave oscillators
EP2270985B1 (en) 2009-01-26 2012-10-03 Fujitsu Semiconductor Limited Sampling
US9143136B2 (en) * 2011-12-14 2015-09-22 Waveworks, Inc. Pumped distributed wave oscillator system
US8796133B2 (en) * 2012-07-20 2014-08-05 International Business Machines Corporation Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections
EP2849345B1 (en) 2013-09-12 2020-11-04 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
EP2849338A1 (en) 2013-09-12 2015-03-18 Fujitsu Semiconductor Limited Circuitry useful for clock generation and distribution
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof
US9641164B2 (en) * 2014-06-24 2017-05-02 Technische Universiteit Delft Quadrature LC tank digitally controlled ring oscillator
US9473069B1 (en) * 2015-10-22 2016-10-18 Analog Devices, Inc. Apparatus and methods for phase linearization and interpolation in rotary traveling wave oscillators

Also Published As

Publication number Publication date
EP3217543B1 (en) 2018-05-09
CN107181466A (zh) 2017-09-19
JP2017162474A (ja) 2017-09-14
US20170264241A1 (en) 2017-09-14
EP3217543A1 (en) 2017-09-13
US9887667B2 (en) 2018-02-06
CN107181466B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
JP6950207B2 (ja) クロック生成回路
US7626465B2 (en) Electronic circuitry
US8089322B2 (en) Inductance enhanced rotary traveling wave oscillator circuit and method
US7236060B2 (en) Electronic pulse generator and oscillator
JP4769741B2 (ja) 信号供給構造及び半導体装置
US7295076B2 (en) Synchronously coupled oscillator
CN103947104B (zh) 电感增强型旋转行波振荡电路和方法
JP7184926B2 (ja) クロック分配システム
US20150373837A1 (en) Transmission of signals on multi-layer substrates with minimum interference
CN106610688B (zh) 用于旋转行波振荡器中相位线性度和内插的装置和方法
US8791765B2 (en) Force-mode distributed wave oscillator and amplifier systems
WO2017023529A1 (en) Circuits for and methods of implementing a dual-mode oscillator
KR20010034613A (ko) 표면파 음향 필터
JP2002043905A (ja) 多相クロック発生回路
US10468179B2 (en) Active twisted figure ‘8’ inductor
Teng et al. Roa-brick topology for rotary resonant clocks
Wang et al. A current based VLSI degree-two chaos generator
KR20160025686A (ko) 차동 구조의 발진기
WO2011055103A1 (en) A clock arrangement in an integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210525

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210607

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6950207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150