KR20160025686A - 차동 구조의 발진기 - Google Patents

차동 구조의 발진기 Download PDF

Info

Publication number
KR20160025686A
KR20160025686A KR1020140112406A KR20140112406A KR20160025686A KR 20160025686 A KR20160025686 A KR 20160025686A KR 1020140112406 A KR1020140112406 A KR 1020140112406A KR 20140112406 A KR20140112406 A KR 20140112406A KR 20160025686 A KR20160025686 A KR 20160025686A
Authority
KR
South Korea
Prior art keywords
transistor
source
drain
oscillator
gate
Prior art date
Application number
KR1020140112406A
Other languages
English (en)
Other versions
KR101607764B1 (ko
Inventor
이미림
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020140112406A priority Critical patent/KR101607764B1/ko
Priority to US14/571,227 priority patent/US9374035B2/en
Publication of KR20160025686A publication Critical patent/KR20160025686A/ko
Application granted granted Critical
Publication of KR101607764B1 publication Critical patent/KR101607764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 차동 구조의 발진기에 관한 것이다. 본 발명에 따른 차동 구조의 발진기는, 드레인, 게이트 및 소스 전극이 순서대로 배열된 제1 트랜지스터 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 드레인 전극이 서로 마주 보거나, 상기 제1 트랜지스터의 소스 전극과 상기 제2 트랜지스터의 소스 전극이 서로 마주 보도록 상기 제1 트랜지스터와 상기 제2 트랜지스터가 배열되고, 상기 제1 트랜지스터의 드레인은 제1 결선을 통해 상기 제2 트랜지스터의 게이트와 연결되고, 상기 제2 트랜지스터의 드레인은 제2 결선을 통해 상기 제1 트랜지스터의 게이트와 연결되고, 상기 제1 트랜지스터의 소스의 제1단과 상기 제2 트랜지스터의 소스의 제1 단은 제3 결선을 통해 연결되고, 상기 제 1 트랜지스터의 소스의 제2단과 상기 제2 트랜지스터의 소스의 제2 단은 제4 결선을 통해 연결된다.
이와 같이 본 발명에 따르면, 집적회로 상의 대칭의 결선으로 인해 차동 신호의 대칭성을 유지할 수 있고, 발진기의 출력 전력을 향상시키고 고조파 성분을 최소화할 수 있다. 또한, 집적회로 상의 최소의 면적으로 발진기의 구성 요소를 집적할 수 있다.

Description

차동 구조의 발진기{OSCILLATOR WITH DIFFERENTIAL STRUCTURE}
본 발명은 차동 구조의 발진기에 관한 것으로서, 더욱 상세하게는 차동 신호의 대칭성을 유지하도록 트랜지스터의 결선이 형성되는 차동 구조의 발진기에 관한 것이다.
발진기는 외부에서 인가된 전압으로 원하는 주파수를 출력할 수 있게 해주는 장치에 해당된다. 일반적으로 발진기는 트랜지스터를 이용한 발진기가 주류를 이루고 있으며, 사인파 발진기에는 LC 발진기, RC 발진기, 윈브리지를 이용한 발진기 등이 있다.
발진기는 증폭 기능을 제공하는 능동소자로서 트랜지스터(transistor) 및 부성 저항(negative resistor) 소자 등을 포함하는데, 이와 관련하여 교차 연결(cross over)된 트랜지스터를 활용한 전압 제어 발진기가 종래에 개시되어 있다.
도 1은 일반적인 발진기에 대한 설명을 위한 도면이다.
MN1 및 MN2는 트랜지스터를 나타낸다. 도 1에 나타낸 것처럼, MN1 및 MN2는 차동 구조로 형성되어 있으며, 이러한 차동 구조는 발진기에서 부성 저항(negative resistor)을 발생시킨다. 또한, 발진기의 인덕터(inductor)와 캐패시터(capacitor)는 전체 발진기의 발진 주파수를 형성하는 핵심적은 역할을 한다. 또한, MN1의 드레인 전극과 MN2의 게이트 적극을 연결하는 도선과, MN1의 게이트 전극과 MN2의 드레인 전극을 연결하는 도선이 서로 교차 연결(cross over)되어 있음을 확인할 수 있다.
도 1에 나타낸 것처럼, 교차 연결(cross over) 구조는 집적회로 상에 형성되는 발진기 구조에 가장 흔하게 사용되는 구조 중의 하나이다. 이때, 도 1에 의한 발진기의 출력은 MN1 및 MN2의 드레인에서 차동 신호로 발생하게 된다. 도 1에 나타낸 인덕터(inductor) 혹은 캐패시터(capacitor)의 값을 변화시켜 발진기의 주파수 변경이 가능한데, 전압-제어 발진기(VOC: voltage-controlled oscillator)는 전압 제어에 의해 주파수를 변경한다.
도 1에 나타낸 발진기는 MN1과 MN2가 서로 차동 구조로 동작하도록 형성되어 있다. 따라서, MN1의 게이트(Gate), 드레인(Drain), 소스(Source)에서의 전압 또는 전류와 MN2의 게이트(Gate), 드레인(Drain), 소스(Source)에서의 전압 또는 전류가 완벽하게 180도의 위상차가 날 경우에, 발진기는 이상적인 동작을 하게 된다.
만약 도 1의 발진기 내부에서 차동 구조로 동작해야 함에도 불구하고 완벽한 180도의 위상차가 나지 않을 경우에 출력 감소, 고조파 상승 등의 발진기 성능이 저하되는 문제점이 발생한다. 이를 방지하기 위하여 도 1에 나타낸 회로도에 따라 트랜지스터 및 결선을 배치함에 있어, 차동 신호가 생성되는 노드의 대칭성 확보가 매우 중요한 요소가 된다.
도 2는 MOSFET 트랜지스터의 심볼과 배치도를 설명하기 위한 도면이다.
도 2의 (a)는 MOSFET 트랜지스터의 심볼을 나타낸다. 이에 대응하여 도 2 (b)는 도 2 (a) 나타낸 MOSFET 트랜지스터의 배치도를 개념적으로 나타낸다. 도 2 (b)의 트랜지스터 배치도에서와 같이 트랜지스터의 전극은 드레인, 게이트 및 소스로 형성되며, 정확하게는 트랜지스터의 바디-바이어스를 형성하기 위한 Body-Contact를 도 2 (b)와 같이 형성해 주어야 한다. 하지만, 설명의 편의상 Body-Contact는 형성되어 있다고 가정하고, 간략하게 도 2 (c)에 의한 도면을 사용하여 설명하도록 한다.
도 3은 도 2에 나타낸 트랜지스터 배치도를 이용한 종래 기술에 따른 트랜지스터 결선도를 나타낸다.
도 3에 나타낸 것처럼, MN1의 게이트 전극과 MN2의 드레인 전극 사이의 제1 결선과 MN1의 드레인 전극과 MN2의 게이트 전극 사이의 제2 결선이 교차 연결(cross over)되고 있다. 이와 같이 종래 기술에 따른 일반적인 배치 기법에서는 MN1 및 MN2의 게이트와 드레인을 연결하는 경우 교차 연결(cross over)이 발생하는 영역이 존재하게 된다. 이 경우, 교차 연결(cross over) 지점에서의 단락을 방지하기 위해 교차된 도선은 집적 회로 상에서 서로 다른 금속층으로 집적된다.
도 3에서 보인 종래 기술에 의한 발진기 트랜지스터의 배치방법은 회로의 정상 동작에는 문제가 없으나, 일반적으로 최상위 금속층과 그 아래에 형성되는 하위 금속층의 기생 성분이 서로 다르게 형성 된다. 즉, 최상위 금속층은 집적회로의 기판과 먼 거리에 형성되기 때문에 기판에 의한 손실이 상대적으로 적고, 반대로 하위 금속층은 기판과의 거리가 가깝기 때문에 기판에 의한 손실이 상대적으로 크게 나타난다. 따라서, 이 경우, MN1과 MN2의 게이트 혹은 드레인에서의 기생 성분에 의한 임피던스는 서로 대칭적으로 형성 되지 않게 되고, 각각의 트랜지스터가 발생하는 전력이 달라질 뿐만 아니라, 전압 혹은 전류가 달라지게 된다. 또한, 차동 신호가 발생하는 두 노드에서의 신호 위상이 정확하게 180도가 되지 않기 때문에 출력 노드에서는 고조파 성분이 발생하게 되는 문제점이 있다.
위와 같은 문제점을 해결하기 위하여 상술한 기법을 변형하여 다음과 같은 결선 기법을 생각할 수 있다. 즉, MN1의 게이트와 MN2의 드레인을 연결하는 금속선을 해당 집적 회로의 최상위 금속층을 이용하여 형성하고, MN2의 게이트와 MN1의 드레인을 연결하는 금속선은 기본적으로 최상위 금속층을 사용하되, "Cross Over"가 발생하는 영역에서는 부분적으로 최상위 금속층의 하위층을 활용하는 방법을 생각할 수 있다. 이 경우에 MN2의 게이트와 MN1의 드레인을 연결함에 있어 최상위 금속층과 하위 금속층을 서로 연결 해 주어야 하는 구간이 발생하게 되는데, 이때 주로 Hole-Via라는 층을 사용하게 된다.
그러나, 이와 같은 Hole-Via는 추가적인 기생 임피던스 성분을 발생 시키게 된다. 이 경우 MN1의 게이트와 MN2의 드레인 사이의 결선에 비하여 MN2의 게이트와 MN1의 드레인은 부분적으로 최상위 금속층의 하위 금속층이 사용됨과 동시에 추가적인 Hole-Via가 사용되어, 여전히 차동 신호선 사이에 비대칭성이 발생하게 되는 문제점이 있다.
본 발명의 배경이 되는 기술은 대한민국 공개특허공보 제2012-0028391호(2012.03.22)에 기재되어 있다.
본 발명이 해결하고자 하는 과제는, 차동 신호의 대칭성을 유지 하도록 트랜지스터가 배치되는 차동 구조의 발진기를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 하나의 실시예에 따르면, 집적회로에 형성되는 차동 구조의 발진기에 있어서, 차동 구조의 발진기는 드레인(Drain), 게이트(Gate) 및 소스(Source) 전극이 순서대로 배열된 제1 트랜지스터 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 드레인 전극이 서로 마주 보거나, 상기 제1 트랜지스터의 소스 전극과 상기 제2 트랜지스터의 소스 전극이 서로 마주 보도록 상기 제1 트랜지스터와 상기 제2 트랜지스터가 배열되고, 상기 제1 트랜지스터의 드레인은 제1 결선을 통해 상기 제2 트랜지스터의 게이트와 연결되고, 상기 제2 트랜지스터의 드레인은 제2 결선을 통해 상기 제1 트랜지스터의 게이트와 연결되고, 상기 제1 트랜지스터의 소스의 제1 단과 상기 제2 트랜지스터의 소스의 제1 단은 제3 결선을 통해 연결되고, 상기 제1 트랜지스터의 소스의 제2 단과 상기 제2 트랜지스터의 소스의 제2 단은 제4 결선을 통해 연결된다.
또한, 상기 제3 결선과 상기 제4 결선은 접지 전원과 연결될 수 있다.
또한, 상기 제1 결선과 상기 제3 결선은 비접촉 상태로 교차되고, 상기 제2 결선과 상기 제4 결선은 비접촉 상태로 교차될 수 있다.
또한, 상기 제1 결선과 상기 제2 결선은 동일한 재질 또는 동일한 소자로 이루어질 수 있다.
또한, 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 드레인은 입력 전원과 연결될 수 있다.
또한, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 상기 드레인 전극 또는 소스 전극을 2개 이상 포함하는 멀티 핑거 형태로 이루어질 수 있다.
본 발명의 다른 실시예에 따르면, 차동 구조의 발진기는 드레인, 게이트 및 소스 전극이 순서대로 배열된 제1 트랜지스터 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 소스 전극이 서로 마주 보거나, 상기 제1 트랜지스터의 소스 전극과 상기 제2 트랜지스터의 드레인 전극이 서로 마주 보도록 상기 제1 트랜지스터와 상기 제2 트랜지스터가 배열되고, 상기 제1 트랜지스터의 드레인은 제1 결선을 통해 상기 제2 트랜지스터의 게이트와 연결되고, 상기 제2 트랜지스터의 드레인은 제2 결선을 통해 상기 제1 트랜지스터의 게이트와 연결되고, 상기 제1 트랜지스터의 소스의 제1 단과 상기 제2 트랜지스터의 소스의 제1단은 제3 결선을 통해 연결되고, 상기 제1 트랜지스터의 소스의 제2단과 상기 제2 트랜지스터의 소스의 제2 단은 제4 결선을 통해 연결된다.
본 발명인 차동 구조의 발진기에 따르면, 집적회로 상의 대칭의 결선으로 인해 차동 신호의 대칭성을 유지할 수 있고, 발진기의 출력 전력을 향상시키고 고조파 성분을 최소화할 수 있다. 또한, 집적회로 상의 최소의 면적으로 발진기의 구성 요소를 집적할 수 있다.
도 1은 일반적인 발진기에 대한 설명을 위한 도면이다.
도 2는 MOSFET 트랜지스터의 심볼과 배치도를 설명하기 위한 도면이다.
도 3은 도 2에 나타낸 MOSFET 트랜지스터를 이용한 종래 기술에 따른 트랜지스터 결선도를 나타낸다.
도 4a및 도 4b는 본 발명의 제1 실시예에 따른 차동 구조의 발진기의 구성도이다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 차동 구조의 발진기의 구성도이다.
도 6은 본 발명의 제1 실시예의 확장에 따른 차동 구조의 발진기의 구성도이다.
이하에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 도 4a 내지 도 6을 참고하여 본 발명의 다양한 실시예에 대하여 상세히 설명하기로 한다.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 차동 구조의 발진기의 구성도이다.
도 4a 및 도 4b에 나타낸 것처럼, 본 발명의 제1 실시예에 따른 차동 구조의 발진기(100, 200)는 드레인(Drain), 게이트(Gate) 및 소스(Source) 전극이 순서대로 배열된 제1 트랜지스터(110, 210) 및 제2 트랜지스터(120, 220)를 포함한다.
본 발명의 제1 실시예를 나타내는 도 4a 및 도 4b는 각각의 발진기에 포함된 트랜지스터 구성만을 간략히 나타내고 있으며, 다른 구성 요소는 생략된 형태이다. 따라서, 도 1과 마찬가지로, 도 4a 및 도 4b에 따르면, MN1으로 표시되는 제1 트랜지스터(110, 210)의 드레인 전극과 MN2로 표시되는 제2 트랜지스터(120, 220)의 드레인 전극은 입력 전원(VDD)의 양단에 각각 연결되며 입력 전원(VDD)에 병렬로 인덕터(inductor) 또는 캐패시터(capacitor)가 연결될 수 있다. 또한, 제1 트랜지스터(110, 210)의 소스 전극과 제2 트랜지스터(120, 220)의 소스 전극은 각각 접지 전원과 연결된다. 또한, 제1 실시예에서 게이트 전극과 드레인 전극은 인덕터(inductor), 캐패시터(capacitor) 또는 변압기(transformer)를 통해 연결될 수도 있다.
본 발명의 제1 실시예에 따르면, 도 4a와 같이 제1 트랜지스터(110)의 드레인(D) 전극과 제2 트랜지스터(120)의 드레인(D) 전극이 서로 마주 보거나, 도 4b와 같이 제1 트랜지스터(210)의 소스(S) 전극과 제2 트랜지스터(220)의 소스(S) 전극이 서로 마주 보도록 제1 트랜지스터와 제2 트랜지스터가 배열될 수 있다.
먼저, 도 4a에 나타낸 것처럼, 제1 트랜지스터(110)의 드레인 전극과 제2 트랜지스터(120)의 드레인 전극이 서로 마주 보도록 배열되어 있다. 즉, 집적 회로 상에 제1 트랜지스터(110)가 배열되고, 세로 방향으로 제1 트랜지스터(110)의 드레인 전극과 제2 트랜지스터(120)의 드레인 전극이 서로 마주 보도록 제2 트랜지스터(120)가 배열된다.
또한, 제1 트랜지스터(110)의 드레인은 제1 결선(101)을 통해 제2 트랜지스터(120)의 게이트(G) 전극과 연결된다. 도 4a에 나타낸 것처럼, 제1 결선(101)은 세로로 배열된 제1 트랜지스터(110)와 제2 트랜지스터(120)의 제1 단에 해당되는 좌측면에 연결된다.
또한, 제2 트랜지스터(120)의 드레인 전극은 제2 결선(102)을 통해 제1 트랜지스터(110)의 게이트 전극과 연결된다. 도 4a에 나타낸 것처럼, 제2 결선(102)은 세로로 배열된 제1 트랜지스터(110)와 제2 트랜지스터(120)의 제2 단에 해당되는 우측면에 연결된다.
여기서, 제1 결선(101)과 제2 결선(102)은 기생 임피던스 성분이 좌우 대칭 구조를 이루게 하기 위해 집적 회로 상에서 동일한 재질 또는 동일한 소자로 이루어지는 것이 바람직하다.
또한, 제 1 트랜지스터(110) 소스의 제1 단과 제2 트랜지스터(120) 소스의 제1단은 제3 결선(103)을 통해 연결된다. 도 4a에 나타낸 것처럼, 제3 결선(103)은 세로로 배열된 제1 트랜지스터(110)와 제2 트랜지스터(120)의 제1 단에 해당되는 좌측면에 형성된다. 또한, 제3 결선(103)은 접지 전원과 연결된다.
이 경우, 제1 결선(101)과 제3 결선(103)이 교차되는 교차 연결(cross over)이 발생한다. 교차 연결(cross over)이란, 집적 회로상에서 상위 금속층 또는 하위 금속층으로 구현되는 부분이며 비접촉 상태로 도선이 서로 교차되는 지점이다.
도 4a에 나타낸 것처럼, 교차 연결(cross over)이 제1 트랜지스터(110)와 제2 트랜지스터(120)의 좌측 및 우측에 각각 2 개씩 발생할 수 있다.
또한, 제 1 트랜지스터(110) 소스의 제2단과 제2 트랜지스터(120) 소스의 제2 단은 제4 결선(104)을 통해 연결된다. 도 4a에 나타낸 것처럼, 제4 결선(104)은 세로로 배열된 제1 트랜지스터(110)와 제2 트랜지스터(120)의 제2 단에 해당되는 우측면에 형성된다. 또한, 제4 결선(104)은 접지 전원과 연결될 수 있다.
이 경우, 제2 결선(102)과 제4 결선(104)이 교차되는 교차 연결(cross over)이 우측에서도 발생한다. 교차 연결(cross over)이란, 집적 회로상에서 상위 금속층 또는 하위 금속층으로 구현되는 부분이며 비접촉 상태로 도선이 서로 교차되는 지점을 의미한다.
도 4b에 나타낸 본 발명의 제1 실시예는 도 4a와 동일한 방법으로 제1 결선(201) 내지 제4 결선(204)이 형성되므로 이에 대한 중복되는 설명은 생략한다. 다만, 제1 결선(201)과 제3 결선(203)의 교차와 제2 결선(202)과 제4 결선(204)의 교차로 인하여 제1 트랜지스터(210)와 제2 트랜지스터(220)의 좌측과 우측에 각각 1개의 교차 연결(cross over)이 발생한다. 여기서, 접지 전원의 위치에 따라 교차 연결(cross over)이 다르게 형성될 수 있다.
도 4a 또는 도 4b에 나타낸 것처럼, 제1 실시예에서 제1 트랜지스터(110, 210) 및 제2 트랜지스터(120, 220)의 좌측 및 우측에는 서로 동일한 개수의 교차 연결(cross over)이 발생한다. 즉, 제1 실시예에서는 공통적으로, 제1 트랜지스터(110, 210)와 제2 트랜지스터(120, 220)의 좌측 및 우측에서 교차 연결(cross over)이 서로 동일하게 발생되어, 좌우 대칭이 유지된다.
이하 본 발명의 제2 실시예에 따른 차동 구조의 발진기에 대해 설명한다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 차동 구조의 발진기의 구성도이다.
도 5a 및 도 5b에 나타낸 본 발명의 제2 실시예에 따른 차동 구조의 발진기(300, 400)의 구성은 상기 제1 실시예의 구성과 동일하게 드레인(Drain), 게이트(Gate) 및 소스(Source) 전극이 순서대로 배열된 제1 트랜지스터(310, 410) 및 제2 트랜지스터(320, 420)를 포함한다. 따라서, 제1 실시예와 동일한 구성에 대해서는 설명을 생략하고, 제1 실시예와의 차이점에 대해서만 설명하기로 한다.
본 발명의 제2 실시예에 따르면, 도 5a에 나타낸 것처럼, 제1 트랜지스터(310)의 소스 전극과 제2 트랜지스터(320)의 드레인 전극이 서로 마주 보거나, 도 5b에 나타낸 것처럼, 제1 트랜지스터(410)의 드레인 전극과 제2 트랜지스터(420)의 소스 전극이 서로 마주 보도록 제1 트랜지스터(310, 410)와 제2 트랜지스터(320, 420)가 배열된다.
또한, 제1 실시예와 마찬가지로, 제2 실시예에서도 제1 결선(301, 401), 제2 결선(302, 402), 제3 결선(303, 403) 및 제4 결선(304, 404)이 형성되며, 제1 단인 좌측에서 제1 결선(301, 401)과 제3 결선(303, 403)이 서로 교차 연결(cross over)되고, 제2 단인 우측에서 제2 결선(302, 402)과 제4 결선(304, 404)이 교차 연결(cross over)된다.
제2 실시예에서도 제1 실시예와 마찬가지로 기생 임피던스 성분과 관련되어서 좌우 대칭 구조 형태로 교차 연결(cross over)이 발생하며, 접지 전원의 위치에 따라 교차 연결(cross over)의 개수가 다르게 형성될 수 있다.
또한, 본 발명의 제1 실시예 또는 제2 실시예의 확장 형태의 실시예가 있을 수 있다.
도 6은 본 발명의 제1 실시예의 확장에 따른 차동 구조의 발진기의 구성도이다.
도 6에 나타낸 것처럼, 제1 트랜지스터(610)의 소스 전극과 제2 트랜지스터(620)의 소스 전극이 서로 마주 보도록 배열되되, 제1 트랜지스터(610)와 제2 트랜지스터(620)는 드레인 전극 또는 소스 전극을 2개 이상 포함하는 멀티 핑거 형태로 이루어 질 수 있다. 도 6은 소스 전극이 2개인 멀티 핑거 형태의 트랜지스터를 이용한 배열을 나타낸다. 실시예의 확장은 상기에 한정되지 않으며, 소스 전극끼리 마주 보는 경우와 제2 실시예와 같이 소스 전극과 드레인 전극이 서로 마주 보는 2 가지 경우에도 확장될 수 있다. 그리고 다양한 형태의 멀티 핑거 트랜지스터를 이용한 확장도 가능하다.
이상으로, 본 발명의 다양한 실시예에 따른 차동 구조의 발진기의 구성에 있어서 제1 트랜지스터(110, 210, 310, 410, 510)와 제2 트랜지스터(120, 220, 320, 420, 520)는 기존의 비대칭성을 유발하던 드레인-게이트 간의 결선이 서로 교차 연결(cross over)되는 형태에서 탈피하여 드레인-게이트 간의 2 개의 결선이 서로 교차 연결(cross over)되지 않도록 배열될 수 있다. 또한, 드레인-게이트 간의 결선(제1 결선 또는 제2 결선)과 소스-소스 간의 결선(제3 결선 또는 제4 결선)이 서로 교차하는 교차 연결(cross over) 지점은 추가적인 소스-소스 결선을 더 구비함으로써 좌우 대칭적으로 발생하도록 구성할 수 있다.
이와 같이 본 발명의 실시예에 따른 차동 구조의 발진기에 따르면, 집적회로 상의 대칭의 결선으로 인해 차동 신호의 대칭성을 유지할 수 있고, 발진기의 출력 전력을 향상시키고 고조파 성분을 최소화할 수 있다. 또한, 집적회로 상의 최소의 면적으로 발진기의 구성 요소를 집적할 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.
100, 200, 300, 400, 500: 차동 구조의 발진기,
110, 210, 310, 410, 510: 제1 트랜지스터,
120, 220, 320, 420, 520: 제2 트랜지스터,
101, 201, 301, 401, 501: 제1 결선,
102, 202, 302, 402, 502: 제2 결선,
103, 203, 303, 403, 503: 제3 결선,
104, 204, 304, 404, 504: 제4 결선

Claims (7)

  1. 집적회로에 형성되는 차동 구조의 발진기에 있어서,
    드레인, 게이트 및 소스 전극이 순서대로 배열된 제1 트랜지스터 및 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 드레인 전극이 서로 마주 보거나, 상기 제1 트랜지스터의 소스 전극과 상기 제2 트랜지스터의 소스 전극이 서로 마주 보도록 상기 제1 트랜지스터와 상기 제2 트랜지스터가 배열되고,
    상기 제1 트랜지스터의 드레인은 제1 결선을 통해 상기 제2 트랜지스터의 게이트와 연결되고,
    상기 제2 트랜지스터의 드레인은 제2 결선을 통해 상기 제1 트랜지스터의 게이트와 연결되고,
    상기 제1 트랜지스터의 소스의 제1 단과 상기 제2 트랜지스터의 소스의 제1단은 제3 결선을 통해 연결되고, 상기 제1 트랜지스터의 소스의 제2 단과 상기 제2 트랜지스터의 소스의 제2 단은 제4 결선을 통해 연결되는 차동 구조의 발진기.
  2. 집적회로에 형성되는 차동 구조의 발진기에 있어서,
    드레인, 게이트 및 소스 전극이 순서대로 배열된 제1 트랜지스터 및 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터의 드레인 전극과 상기 제2 트랜지스터의 소스 전극이 서로 마주 보거나, 상기 제1 트랜지스터의 소스 전극과 상기 제2 트랜지스터의 드레인 전극이 서로 마주 보도록 상기 제1 트랜지스터와 상기 제2 트랜지스터가 배열되고,
    상기 제1 트랜지스터의 드레인은 제1 결선을 통해 상기 제2 트랜지스터의 게이트와 연결되고,
    상기 제2 트랜지스터의 드레인은 제2 결선을 통해 상기 제1 트랜지스터의 게이트와 연결되고,
    상기 제 1 트랜지스터의 소스의 제1 단과 상기 제2 트랜지스터의 소스의 제1단은 제3 결선을 통해 연결되고, 상기 제1 트랜지스터의 소스의 제2 단과 상기 제2 트랜지스터의 소스의 제2 단은 제4 결선을 통해 연결되는 차동 구조의 발진기.
  3. 제1항 또는 제2항에 있어서,
    상기 제3 결선과 상기 제4 결선은 접지 전원과 연결되는 차동 구조의 발진기.
  4. 제3항에 있어서,
    상기 제1 결선과 상기 제3 결선은 비접촉 상태로 교차되고,
    상기 제2 결선과 상기 제4 결선은 비접촉 상태로 교차되는 차동 구조의 발진기.
  5. 제4항에 있어서,
    상기 제1 결선과 상기 제2 결선은 동일한 재질 또는 동일한 소자로 이루어진 차동 구조의 발진기.
  6. 제5항에 있어서,
    상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 드레인은 입력 전원과 연결되는 차동 구조의 발진기.
  7. 제5항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 상기 드레인 전극 또는 소스 전극을 2개 이상 포함하는 멀티 핑거 형태로 이루어지는 차동 구조의 발진기.
KR1020140112406A 2014-08-27 2014-08-27 차동 구조의 발진기 KR101607764B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140112406A KR101607764B1 (ko) 2014-08-27 2014-08-27 차동 구조의 발진기
US14/571,227 US9374035B2 (en) 2014-08-27 2014-12-15 Oscillator with differential structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112406A KR101607764B1 (ko) 2014-08-27 2014-08-27 차동 구조의 발진기

Publications (2)

Publication Number Publication Date
KR20160025686A true KR20160025686A (ko) 2016-03-09
KR101607764B1 KR101607764B1 (ko) 2016-03-31

Family

ID=55403716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112406A KR101607764B1 (ko) 2014-08-27 2014-08-27 차동 구조의 발진기

Country Status (2)

Country Link
US (1) US9374035B2 (ko)
KR (1) KR101607764B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847445B2 (en) * 2016-03-31 2020-11-24 Skyworks Solutions, Inc. Non-symmetric body contacts for field-effect transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214252A (en) * 1977-08-06 1980-07-22 U.S. Philips Corporation Semiconductor device having a MOS-capacitor
JPH0294914A (ja) * 1988-09-30 1990-04-05 Nec Corp 電圧制御型発振器
US5600280A (en) * 1993-12-17 1997-02-04 Cirrus Logic, Inc. Differential amplifier and variable delay stage for use in a voltage controlled oscillator
US6002303A (en) * 1998-02-20 1999-12-14 Motorola, Inc. Oscillator circuit having a differential configuration and method of forming same
US6249190B1 (en) * 1999-08-25 2001-06-19 Conexant Systems, Inc. Differential oscillator
US6956443B2 (en) * 2001-06-07 2005-10-18 Csem Centre Suisse D'electronique Et De Differential oscillator circuit including an electro-mechanical resonator
JP4458754B2 (ja) * 2003-03-04 2010-04-28 株式会社ルネサステクノロジ Ｌ負荷差動回路
JP2007266700A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 電圧制御発振器、および、電圧制御発振器の調整回路
TWI326979B (en) * 2006-10-23 2010-07-01 Univ Nat Taiwan Science Tech Back gate coupled voltage control oscillator
KR100874772B1 (ko) * 2007-10-24 2008-12-19 한국정보통신대학교 산학협력단 스위치, 부성 저항부 및 이를 이용하는 차동 전압 제어발진기
KR100952424B1 (ko) * 2008-02-21 2010-04-14 한국전자통신연구원 트랜스포머의 커플링을 이용한 차동 전압 제어 발진기 및직교 전압 제어 발진기
US8044733B1 (en) * 2008-08-07 2011-10-25 Marvell International Ltd. Stress tolerant differential colpitts voltage controlled oscillators
US8018293B2 (en) 2009-06-17 2011-09-13 Qualcomm Incorporated Configurable wide tuning range oscillator core
US8514028B2 (en) * 2011-08-17 2013-08-20 International Business Machines Corporation Load tolerant voltage controlled oscillator (VCO), IC and CMOS IC including the VCO
US8766735B2 (en) * 2012-11-20 2014-07-01 International Business Machines Corporation Low power voltage controlled oscillator

Also Published As

Publication number Publication date
US9374035B2 (en) 2016-06-21
KR101607764B1 (ko) 2016-03-31
US20160065130A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI405324B (zh) 半導體積體電路裝置
US9214805B2 (en) Input/output circuit having an inductor
US9356556B1 (en) Circuits for and methods of implementing a dual-mode oscillator
JP2012186784A (ja) 水晶発振装置および半導体装置
JP2007060458A (ja) カスコード接続回路
TW201227762A (en) Tunable inductor
US11362092B2 (en) Semiconductor device and semiconductor integrated circuit
KR20030066385A (ko) 전압 제어 발진기
JP2007266700A (ja) 電圧制御発振器、および、電圧制御発振器の調整回路
KR101607764B1 (ko) 차동 구조의 발진기
JP2005198084A (ja) 差動発振回路
JP6408064B2 (ja) 半導体装置
TWI779508B (zh) 積體電感電容振盪器及其方法
CN107666314B (zh) 晶振驱动电路
JP4884405B2 (ja) Ｌｃ発振器
CN106158738B (zh) 用于增强沟槽隔离集成电路中的带宽的装置和方法
KR20100002855A (ko) 모스 트랜지스터 및 그의 형성 방법
CN119210346A (zh) 整合振荡器及其整合方法
KR100884114B1 (ko) 저 전력 저 위상잡음 특성을 갖는 4위상 전압 제어 발진기
JP2006180513A (ja) 容量結合周波数制御をもつ低電力分散ｃｍｏｓ発振器回路
JP2007189507A (ja) 高周波スイッチ回路
KR101490020B1 (ko) 저잡음 증폭기
CN112838859A (zh) 电感电容振荡器及共模共振腔
WO2019056379A1 (zh) 一种电子元器件、验证电路及电子设备
JP2012074920A (ja) クロスカップルｍｏｓトランジスタ回路及び半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140827

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150921

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160322

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160324

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200104