JP2002043905A - 多相クロック発生回路 - Google Patents
多相クロック発生回路Info
- Publication number
- JP2002043905A JP2002043905A JP2000226825A JP2000226825A JP2002043905A JP 2002043905 A JP2002043905 A JP 2002043905A JP 2000226825 A JP2000226825 A JP 2000226825A JP 2000226825 A JP2000226825 A JP 2000226825A JP 2002043905 A JP2002043905 A JP 2002043905A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- voltage
- signals
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000007704 transition Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 abstract description 18
- 238000010168 coupling process Methods 0.000 abstract description 18
- 238000005859 coupling reaction Methods 0.000 abstract description 18
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
の電圧または電流制御差動リング発振回路から引き出す
応用において,多相の副クロック配線間の寄生効果であ
るカップリングによる信号波形の劣化がなく且つ少ない
面積で多相の副クロックを配線することを可能とした電
圧または電流制御差動リング発振回路を実現することを
目的とする. 【解決手段】本発明の電圧または電流制御差動リング発
振回路は,多相副クロックを,副クロック信号のデューテ
ィ比を D = (0.5 - 2/N) 以下になるように一度整形す
ることで,多相副クロック信号からそれぞれ一方の信号
が第一の電圧期間の間だけ他方の信号が第一と第二の電
圧間を遷移するような組合せを対として選択することが
出来るようになり,前記対の信号が互いが並行するよう
に半導体基板上に配線しすることで,多相の副クロック
の配線に必要な半導体基盤上の面積を削減しつつ,多相
の副クロック配線のカップリングによる信号波形の劣化
を抑えることが出来るようになる.
Description
御差動リング多相発振回路に係り,特にその多相信号の
生成と配線の引き回しに関するものである.
幅シリアル信号を使うようになっている.これはディジ
タル信号をパラレルに転送するのに対し,僅かなケーブ
ル数で済むのに加えてディジタル信号の転送で発生する
EMI を抑制することが近年より重要になってきている
ことによる.このような,高速のシリアル通信を実現する
際には,装置内部でのパラレル-シリアル変換の為にベー
スクロックと等しく位相がずれた多相の副クロックの発
生が必須である.多段の遅延差動反転増幅回路をリング
状に接続した電圧または電流制御差動リング発振回路
は,等位相の多相副クロックを多段のリング発振回路か
ら容易に引き出すことが出来る為,この応用に最適な回
路であるが,高速のリング発振回路から正確に同じく位
相がずれた副クロックをパラレル-シリアル変換回路ま
で配線する場合に,配線間のカップリングによる影響を
均一にする必要がある.
ックの配線に際しては,配線間のカップリングによる影
響を抑える為に,最小の配線間距離よりも広い幅だけ離
して配線したり,それぞれの副クロックの間の配線間の
カップリングを絶縁する目的で全ての配線間に別の信号
を配線していた.
等しく位相がずれた多相の副クロック出力の本数は増加
する傾向にあり,多数の相の副クロック出力を配線する
際に従来技術を使った場合は副クロックの配線に広い領
域が必要となり,大きな半導体基板面積を必要とすると
いう問題があった.
ロックを,N 段の電圧または電流制御差動リング発振回
路から引き出す応用において,多相の副クロック配線の
カップリングによる信号波形の劣化を抑え,且つ副クロ
ックを極力少ない領域で配線可能な高速のリング発振回
路を実現することを目的とする.
制御リング発振回路から m 本の多相副クロック配線を
引き出す際に,それぞれの副クロック信号のデューティ
比を D = (0.5 -2/N) 以下になるようにし,且つ m 本の
多相副クロック信号からそれぞれ一方の信号が第一の電
圧期間の間だけ他方の信号が第一と第二の電圧間を遷移
するような組合せを対として選択する.多相の副クロッ
クを配線する際は,前記対の信号が互いが並行するよう
に半導体基板上に配線し,対と対の間の信号に関しての
みカップリングによる信号の劣化を保証する手段を持つ
ことを特徴とする.
実施例の詳細を説明する.
積回路装置の回路図であり,N = 10段の電圧制御差動リ
ング発振回路の例である.
において, 101a-101j は遅延差動反転増幅回路であり 1
02a-102j は多相の副クロックの出力増幅装置である.
転増幅回路 101a-101j を接続することで 102a-102j か
ら多相の副クロックの出力 S1,S2,...,S10 を得る事が
出来る.
制御差動リング発振回路から得られる S1 から S10 ま
での多相の副クロックの出力の電圧波形が示されてい
る.尚図では横軸が時間,縦軸が電圧を示している.それ
ぞれの副クロック信号のデューティ比は D = A/B = 0.5
である.
の半導体基板上での配線の様子と等価カップリング容量
を図示している.第3b図では S1 と S3 との間のカップ
リング容量が S2 信号の電圧波形を劣化させる様子を示
している.
り合う信号線 S1,S3 が遷移する場合にカップリングに
より電圧変動の影響を受ける.この変動量 v はカップリ
ング容量である Cp が大きい程大きい.
は,高い発振周波数の多相の副クロックが必要であるが,
高周波数の応用では多相の副クロックの位相時間差:t0
が小さい為に,第3b図に示すように隣り合う信号線 S1,S
3 が遷移する際のカップリングによる電圧変動により S
2 自身の遷移電圧波形が劣化してしまう.従って高速の
小振幅シリアル信号発生装置の応用場面ではカップリン
グ容量であるCp を出来るだけ小さくするような設計が
求められる.
防ぐ為に,図4a に示すように多相の副クロックの信号線
のそれぞれの配線間距離を倍に取る事でカップリング容
量を半減させることが出来る,しかしながら副クロック
の信号線の配線領域が倍増してしまう欠点がある.また,
隣り合う信号線 S1,S3 が遷移することで生じる副クロ
ックの信号波形の劣化を防ぐ方法として,図4b に示すよ
うに多相の副クロックの信号線のそれぞれの配線間を静
電絶縁する為に新たな信号線を配線しその信号を接地も
しくは安定な電位で給電することにより副クロックの信
号の劣化を防ぐことが出来るが,新たな信号線を導入す
る必要がある為に同様に副クロックの信号線の配線領域
が倍増してしまう欠点がある.
領域を倍増させることなく,カップリング容量による副
クロックの信号波形の劣化を防ぐ事が可能となる.以下
実施例をもとに本願の多相副クロックの生成と配線方法
に関して説明する.
選択する為に N = 10 段の電圧制御差動リング発振回路
と 101a-101j,それぞれの副クロック信号のデューティ
比を D = (0.5 - 2/N) にして出力するゲート回路付き
の多相の副クロックの出力増幅装置 502a-502j で構成
された実施例の例であり,多相の副クロックの出力 S'1,
S'2,...,S'10 を得る事が出来る.
御差動リング発振回路の実施例でから得られる S'1 か
ら S'10 までの多相の副クロックの出力の電圧波形が示
されている.それぞれの副クロック信号のデューティ比
は D = A/B = 0.3 になっているので,S'1/S'6, S'2/S'
7, S'3/S'8, S'4/S'9 と S'5/S'10 の組合せでは,それ
ぞれ一方の信号が Lo の電圧期間の間だけ他方の信号が
遷移するような対の組合せを選択できる.
うに半導体基板上に配線し,その外側にシールド用の接
地線を配置した場合の実施例である.
が,前述したように,S'1/S'6 対は,それぞれ一方の信号
が Lo の電圧期間の間だけ他方の信号が遷移するような
対の組合せであるので,副クロック配線のカップリング
による信号波形のひずみは,それぞれの信号が Lo の電
圧期間の間だけに現れる為に,遷移波形の劣化は生じて
いない.
し,第8b図に本実施例の配線例を示す.本実施例により約
25%程半導体基板上の必要な面積を少なく出来る.
回路の場合の第二の実施例から得られる S'1 から S'12
までの多相の副クロックの出力の電圧波形が示されて
いる.それぞれの副クロック信号のデューティ比は D =
A/B = 0.167 になっているので, S'1/S'5/S'9, S'2/S'6
/S'10, S'3/S'7/S'11, と S'4/S'8/S'12, の組合せで
は,それぞれ一方の信号が Lo の電圧期間の間だけ他方
の信号が遷移するような三本の信号線からなる対の組合
せを選択できる.
クロックの配置を示している.本実施例の場合,従来方式
に比較して約 36% の面積削減が可能となっている.ま
た,S'1/S'5/S'9 の信号波形を第10b図に示している.
振回路の場合の第三の実施例から得られる S'1 から S'
16 までの多相の副クロックの出力の電圧波形が示され
ている.それぞれの副クロック信号のデューティ比は D
= A/B = 0.125 になっているので, S'1/S'5/S'9/S'13,
S'2/S'6/S'10/S'14, S'3/S'7/S'11/S'15, とS'4/S'8/S'
12/S'16, の組合せでは,それぞれ一方の信号が Lo の電
圧期間の間だけ他方の信号が遷移するような四本の信号
線からなる対の組合せを選択できる.
クロックの配置を示している.本実施例の場合,従来方式
に比較して約 37% の面積削減が可能となっている.ま
た,S'1/S'5/S'9/S'13 の信号波形を第12b図に示してい
る.
図,第10a図,第12a図には,選択した信号対の間にシール
ド用の接地線を配置した場合の実施例を示してあるが,
選択した信号線対同士の間のカップリングによる信号の
劣化を防ぐ適当な手段を使った場合においても本発明は
有効である.また,本実施例は電圧制御差動リング発振回
路からの多相副クロック配線に関して説明しているが,
等位相差の多相クロックであれば,どのような発振回路
を用いた場合でも,有効且つ実現可能なものであり,本発
明は電圧制御差動リング発振回路に限定されることな
く,特許請求の範囲に記載される範囲内で自由に変形・
変更可能である.
が,本発明は上述の実施例に限定されることなく,特許請
求の範囲に記載される範囲内で自由に変形・変更可能で
ある.
実現する為に必要な等位相差の多相副クロックを,副ク
ロック信号のデューティ比を D = (0.5 - 2/N) 以下に
なるように一度整形することで,多相副クロック信号か
らそれぞれ一方の信号が第一の電圧期間の間だけ他方の
信号が第一と第二の電圧間を遷移するような組合せを対
として選択することが出来るようになり,前記対の信号
が互いが並行するように半導体基板上に配線しすること
で,多相の副クロックの配線に必要な半導体基板上の面
積を削減しつつ,多相の副クロック配線のカップリング
による信号波形の劣化を抑えることが出来るようにな
る.
例.
み波形例
ックの信号波形例
の比較
ロックの信号波形例
ロックの信号波形例
Claims (15)
- 【請求項1】N を正の偶整数とし N 段の電圧もしくは
電流制御差動リング発振回路から, 2 以上 N 以下の偶
整数の m 本の同周波数で位相が異なる発振信号を出力
する多相電流/電圧制御差動リング発振回路において,前
記 m 本の出力信号はそれぞれの信号の第一の電圧期間
と第二の電圧期間の比であるデューティ比が均等でない
ことを特徴とする多相クロック発生回路. - 【請求項2】請求項1において,多相出力信号からそれ
ぞれ一方の信号が第一の電圧期間の間だけ他方の信号が
第一と第二の電圧間を遷移する少なくとも二つの信号線
からなる対の組合せを選択し,それらの信号線がお互い
が並行するように半導体基板上に配置したことを特徴と
する多相クロック発生回路. - 【請求項3】請求項2において,並行に配置されたそれ
ぞれの対と対の間の距離が対内の多相信号の距離よりも
広いことを特徴とする多相クロック発生回路. - 【請求項4】請求項2において,並行に配置されたそれ
ぞれの対と対の間に別の信号線を配置したことを特徴と
する多相クロック発生回路. - 【請求項5】N を正の偶整数とし N 段の電圧もしくは
電流制御差動リング発振回路から, 2 以上 N 以下の偶
整数の m 本の同周波数で位相が異なる発振信号を出力
する多相電流/電圧制御差動リング発振回路において,前
記 m 本の出力信号はそれぞれの信号のデューティ比が
D = 0.5 でないことを特徴とする多相クロック発生回
路. - 【請求項6】請求項5において,多相出力信号からそれ
ぞれ一方の信号が第一の電圧期間の間だけ他方の信号が
第一と第二の電圧間を遷移する少なくとも二つの信号線
からなる対の組合せを選択し,それらの信号線がお互い
が並行する様に半導体基板上に配置したことを特徴とす
る多相クロック発生回路. - 【請求項7】請求項6において,並行に配置されたそれ
ぞれの対と対の間の距離が対内の多相信号の距離よりも
広いことを特徴とする多相クロック発生回路. - 【請求項8】請求項6において,並行に配置されたそれ
ぞれの対と対の間に別の信号線を配置したことを特徴と
する多相クロック発生回路. - 【請求項9】N を正の偶整数とし N 段の電圧もしくは
電流制御差動リング発振回路から, 2 以上 N 以下の偶
整数の m 本の同周波数で位相が異なる発振信号を出力
する多相電流/電圧制御差動リング発振回路において,前
記 m 本の出力信号はそれぞれの信号のデューティ比が
D = (0.5 - 2/N) 以下であることを特徴とする多相クロ
ック発生回路. - 【請求項10】請求項9において,多相出力信号からそ
れぞれ一方の信号が第一の電圧期間の間だけ他方の信号
が第一と第二の電圧間を遷移する少なくとも二つの信号
線からなる対の組合せを選択し,それらの信号線がお互
いが並行するように半導体基板上に配置したことを特徴
とする多相クロック発生回路. - 【請求項11】請求項10において,並行に配置された
それぞれの対と対の間の距離が対内の多相信号の距離よ
りも広いことを特徴とする多相クロック発生回路. - 【請求項12】請求項10において,並行に配置された
それぞれの対と対の間に別の信号線を配置したことを特
徴とする多相クロック発生回路. - 【請求項13】N を正の整数とし N 段の電圧もしくは
電流制御差動リング発振回路から, 2 以上 N 以下の整
数の m 本の同周波数で位相が異なる発振信号を出力す
る多相電流/電圧制御差動リング発振回路において,前記
m 本の出力信号はそれぞれの信号のデューティ比が D
= (0.5 - 2/N) 以下であることを特徴とし,多相出力信
号からそれぞれ一方の信号が第一の電圧期間の間だけ他
方の信号が第一と第二の電圧間を遷移する少なくとも二
つの信号線からなる対の組合せを一つ以上選択し,その
信号線がお互いが並行するように半導体基板上に配置し
たことを特徴とする多相クロック発生回路. - 【請求項14】請求項13において,並行に配置された
それぞれの対と対の間の距離が対内の多相信号の距離よ
りも広いことを特徴とする多相クロック発生回路. - 【請求項15】請求項13において,並行に配置された
それぞれの対と対の間に別の信号線を配置したことを特
徴とする多相クロック発生回路.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000226825A JP3615692B2 (ja) | 2000-07-27 | 2000-07-27 | 多相クロック発振回路 |
KR1020037000996A KR100706041B1 (ko) | 2000-07-27 | 2001-07-18 | 다상 클럭 발진회로 |
CNB018133215A CN1252922C (zh) | 2000-07-27 | 2001-07-18 | 半导体集成电路 |
PCT/JP2001/006204 WO2002011284A1 (fr) | 2000-07-27 | 2001-07-18 | Circuit integre a semi-conducteurs |
US10/333,010 US20040090828A1 (en) | 2000-07-27 | 2001-07-18 | Semiconductor integrated circuit |
TW090117672A TW498539B (en) | 2000-07-27 | 2001-07-19 | Semiconductor integrated circuit |
US11/008,957 US7158441B2 (en) | 2000-07-27 | 2004-12-13 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000226825A JP3615692B2 (ja) | 2000-07-27 | 2000-07-27 | 多相クロック発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043905A true JP2002043905A (ja) | 2002-02-08 |
JP3615692B2 JP3615692B2 (ja) | 2005-02-02 |
Family
ID=18720372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000226825A Expired - Lifetime JP3615692B2 (ja) | 2000-07-27 | 2000-07-27 | 多相クロック発振回路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20040090828A1 (ja) |
JP (1) | JP3615692B2 (ja) |
KR (1) | KR100706041B1 (ja) |
CN (1) | CN1252922C (ja) |
TW (1) | TW498539B (ja) |
WO (1) | WO2002011284A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007536773A (ja) * | 2004-04-29 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多重データレートramメモリコントローラ |
US8018295B2 (en) | 2007-06-08 | 2011-09-13 | Nec Corporation | Modulation device and pulse wave generation device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021870A (ja) * | 2007-07-12 | 2009-01-29 | Sony Corp | 信号生成装置、フィルタ装置、信号生成方法およびフィルタ方法 |
US8502563B2 (en) | 2008-11-05 | 2013-08-06 | Next Biometrics As | Non-binary decoder architecture and control signal logic for reduced circuit complexity |
CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10693473B2 (en) | 2017-05-22 | 2020-06-23 | Kandou Labs, S.A. | Multi-modal data-driven clock recovery circuit |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10958251B2 (en) * | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494021A (en) * | 1982-08-30 | 1985-01-15 | Xerox Corporation | Self-calibrated clock and timing signal generator for MOS/VLSI circuitry |
JPH0739240B2 (ja) * | 1992-05-06 | 1995-05-01 | 雅子 山上 | 発光装飾織物 |
JP3240713B2 (ja) * | 1992-11-13 | 2001-12-25 | 日本電気株式会社 | 多相クロック生成回路 |
US5596302A (en) * | 1996-01-17 | 1997-01-21 | Lucent Technologies Inc. | Ring oscillator using even numbers of differential stages with current mirrors |
US5668505A (en) * | 1996-03-13 | 1997-09-16 | Symbol Technologies, Inc. | Ring oscillator having two rings whose outputs are combined |
US5777567A (en) * | 1996-06-14 | 1998-07-07 | Sun Microsystems, Inc. | System and method for serial to parallel data conversion using delay line |
DE19736857C1 (de) * | 1997-08-23 | 1999-01-07 | Philips Patentverwaltung | Ringoszillator |
US6152347A (en) * | 1998-01-30 | 2000-11-28 | Acco Brands, Inc. | Vertical Stapler |
US6426662B1 (en) * | 2001-11-12 | 2002-07-30 | Pericom Semiconductor Corp. | Twisted-ring oscillator and delay line generating multiple phases using differential dividers and comparators to match delays |
-
2000
- 2000-07-27 JP JP2000226825A patent/JP3615692B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-18 CN CNB018133215A patent/CN1252922C/zh not_active Expired - Lifetime
- 2001-07-18 KR KR1020037000996A patent/KR100706041B1/ko active IP Right Grant
- 2001-07-18 US US10/333,010 patent/US20040090828A1/en not_active Abandoned
- 2001-07-18 WO PCT/JP2001/006204 patent/WO2002011284A1/ja active Application Filing
- 2001-07-19 TW TW090117672A patent/TW498539B/zh not_active IP Right Cessation
-
2004
- 2004-12-13 US US11/008,957 patent/US7158441B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007536773A (ja) * | 2004-04-29 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多重データレートramメモリコントローラ |
US8018295B2 (en) | 2007-06-08 | 2011-09-13 | Nec Corporation | Modulation device and pulse wave generation device |
Also Published As
Publication number | Publication date |
---|---|
JP3615692B2 (ja) | 2005-02-02 |
US7158441B2 (en) | 2007-01-02 |
KR100706041B1 (ko) | 2007-04-11 |
KR20030047994A (ko) | 2003-06-18 |
CN1252922C (zh) | 2006-04-19 |
US20050104673A1 (en) | 2005-05-19 |
WO2002011284A1 (fr) | 2002-02-07 |
CN1444797A (zh) | 2003-09-24 |
TW498539B (en) | 2002-08-11 |
US20040090828A1 (en) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002043905A (ja) | 多相クロック発生回路 | |
KR20020011342A (ko) | 지연 회로, 전압 제어 지연 회로, 전압 제어 발진회로, 지연 조정 회로, dll 회로 및 pll 회로 | |
JPH10335991A (ja) | 電圧制御リング発振器 | |
US10153728B2 (en) | Semiconductor device and method | |
JP2005312053A (ja) | 相互結合型の電圧制御発振器 | |
US9899991B2 (en) | Circuits and methods of synchronizing differential ring-type oscillators | |
US7932766B2 (en) | Digitally controlled oscillator with the wide operation range | |
US10164570B2 (en) | Coupling structure for inductive device | |
US10707844B2 (en) | Ring voltage-controlled oscillator and phase-locked loop | |
JP2019215881A (ja) | 半導体集積回路及び半導体集積回路のクロック供給方法 | |
US10658975B2 (en) | Semiconductor device and method | |
JP3577259B2 (ja) | 差動リング発振回路及びそれを用いた多相クロック発振器 | |
KR100431999B1 (ko) | 자가 조절형 전압 제어 발진기 | |
US20040212442A1 (en) | Semiconductor integrated circuit | |
US7701276B2 (en) | Multi-phase negative delay pulse generator | |
CN210041780U (zh) | 一种无抖动环形振荡器 | |
JP2015154110A (ja) | 発振器 | |
JP2003188689A (ja) | 発振回路とそのレイアウト方法 | |
JP2002132377A (ja) | クロック信号分配回路および分配方法 | |
JPH118533A (ja) | 電圧制御発振回路 | |
KR20070032200A (ko) | 클록 신호의 생성 및 분배 장치 | |
McDonagh et al. | A Wide Range Clock Management Pll With Full Period Phase-shifting Of The Divided Clock | |
KR20070032201A (ko) | 클록 분배 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3615692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |