CN107170785B - 一种oled显示基板及其制备方法、显示装置 - Google Patents

一种oled显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN107170785B
CN107170785B CN201710386834.4A CN201710386834A CN107170785B CN 107170785 B CN107170785 B CN 107170785B CN 201710386834 A CN201710386834 A CN 201710386834A CN 107170785 B CN107170785 B CN 107170785B
Authority
CN
China
Prior art keywords
pattern
insulating
conductive pattern
area
hollowed out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710386834.4A
Other languages
English (en)
Other versions
CN107170785A (zh
Inventor
杨凡
郭坤
蒲杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710386834.4A priority Critical patent/CN107170785B/zh
Publication of CN107170785A publication Critical patent/CN107170785A/zh
Priority to US15/777,704 priority patent/US10777635B2/en
Priority to PCT/CN2017/109739 priority patent/WO2018214409A1/zh
Application granted granted Critical
Publication of CN107170785B publication Critical patent/CN107170785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种OLED显示基板及其制备方法、显示装置，涉及显示技术领域，可增加第一导电图案和第二导电图案的接触面积。该OLED显示基板包括显示区域和包围所述显示区域的周边区域，周边区域包括：第一导电图案，所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；设置在所述第一导电图案上的绝缘层，所述绝缘层包括第一绝缘图案，所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；设置在所述绝缘层上的第二导电图案，所述第二导电图案贯穿所述第一绝缘图案上的镂空区域与所述第一导电图案电连接。

Description

一种OLED显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种OLED显示基板及其制备方法、显示装置。
背景技术
随着显示技术的快速发展，近些年来显示器的发展呈现了高集成度、低成本的发展趋势。目前，越来越多的显示器采用阵列基板栅极驱动(Gate Driver on Array，简称GOA)技术，GOA技术是将栅极驱动电路集成在阵列基板上，以省略在阵列基板的边缘再设置如柔性电路薄膜(Chip On Film，简称COF)等附加驱动，从而有利于阵列基板的小型化，且从材料成本和制作工艺两方面降低产品成本。
如图1所示，OLED(Organic Electro-luminescent Display，有机电致发光显示装置)的显示基板划分为显示区域(也称为AA区，即Active area)01和包围显示区域01的周边区域02，周边区域02用于设置驱动IC(Integrated Circuit，集成电路)或GOA电路等。当周边区域02包括GOA电路时，如图2所示，周边区域02包括层叠设置的第一导电图案10和第二导电图案，示例的，第一导电图案10和第二导电图案电连接可以作为GOA电路的一部分(本发明说明书附图2中未示意出第二导电图案)。其中，第一导电图案10上设置有多个第一镂空区域101，用于作为对位标记图案(Mark)，便于在后续制程中用于对位。由于第一镂空区域101边缘易于氧化形成毛刺，因而为了防止第一镂空区域101边缘氧化，现有技术中通常在第一导电图案10上形成第一绝缘图案20，第一绝缘图案20覆盖第一镂空区域101。
然而，如图2所示，现有技术中的第一绝缘图案20不仅覆盖第一镂空区域101，还覆盖相邻第一镂空区域101之间的部分(如图2中虚线圈所示的部分)，这样当在第一绝缘图案20上形成第二导电图案时，就会减小第一导电图案10和第二导电图案的搭接面积，从而使得第一导电图案10和第二导电图案之间的电阻较大，进而导致OLED显示不良。
发明内容
本发明的实施例提供一种OLED显示基板及其制备方法、显示装置，可增加第一导电图案和第二导电图案的接触面积。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种OLED显示基板，包括显示区域和包围所述显示区域的周边区域，所述周边区域包括：第一导电图案，所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；设置在所述第一导电图案上的绝缘层，所述绝缘层包括第一绝缘图案，所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；设置在所述绝缘层上的第二导电图案，所述第二导电图案与所述第一导电图案电连接。
优选的，所述第一绝缘图案的形状为锯齿状。
优选的，所述第一绝缘图案包括多个相互独立的子绝缘图案，每个所述子绝缘图案覆盖一个所述第一镂空区域。
进一步优选的，所述子绝缘图案的边界在所述第一导电图案上的投影与所述第一镂空区域的边界重合。
优选的，所述第一导电图案包围所述显示区域设置一周。
优选的，所述第一导电图案还包括第二镂空区域；所述第二镂空区域与所述第一镂空区域位于所述显示区域的不同侧边；所述绝缘层还包括第二绝缘图案，所述第二绝缘图案覆盖所述第二镂空区域。
优选的，所述显示区域包括：设置在衬底基板上像素界定层、位于所述像素界定层开口区的第一电极、发光层以及覆盖所述显示区域的第二电极；所述第一导电图案与所述第一电极同层同材料，所述第二导电图案与所述第二电极同层同材料。
优选的，所述第一绝缘图案与所述像素界定层同层同材料。
优选的，所述显示区域还包括位于所述像素界定层和所述第二电极之间，且设置在所述像素界定层上的隔垫物；所述第一绝缘图案与所述隔垫物同层同材料。
优选的，在所述绝缘层还包括第二绝缘图案时，所述第二绝缘图案与所述像素界定层同层同材料。
优选的，所述显示区域还包括位于所述像素界定层和所述第二电极之间，且设置在所述像素界定层上的隔垫物；在所述绝缘层还包括第二绝缘图案时，所述第二绝缘图案与所述隔垫物同层同材料。
第二方面，提供一种显示装置，包括上述的OLED显示基板。
第三方面，还提供一种OLED显示基板的制备方法，所述OLED显示基板包括显示区域和包围所述显示区域的周边区域，包括：在衬底基板上形成第三导电图案，所述第三导电图案包括位于周边区域的第一导电图案和位于显示区域的第一电极；所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；在所述第三导电图案上形成第三绝缘图案，所述第三绝缘图案包括位于周边区域的第一绝缘图案和位于所述显示区域的像素界定区域的像素界定层或隔垫物；所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；在所述第三绝缘图案上形成第四导电图案，所述第四导电图案包括位于周边区域的第二导电图案和位于所述显示区域的第二电极；所述第二导电图案与所述第一导电图案电连接，所述第二电极覆盖所述显示区域。
优选的，所述第一绝缘图案的形状为锯齿状。
优选的，所述第一绝缘图案包括多个相互独立的子绝缘图案，每个所述子绝缘图案覆盖一个所述第一镂空区域。
进一步优选的，所述子绝缘图案的边界在所述第一导电图案上的投影与所述第一镂空区域的边界重合。
优选的，所述第一导电图案包围所述显示区域设置一周。
本发明实施例提供一种OLED显示基板及其制备方法、显示装置，相对现有技术OLED显示基板中的第一绝缘图案既覆盖第一镂空区域，又覆盖相邻第一镂空区域之间的部分，由于本发明实施例周边区域的第一绝缘图案不完全覆盖位于相邻第一镂空区域之间的部分，因而本发明实施例可以增大第一导电图案和第二导电图案之间的接触面积，从而使得第一导电图案和第二导电图案之间的接触电阻减小，减小了第一绝缘图案带来的局部电阻不均匀的问题，降低OLED显示基板的压降，解决了压降导致的光学不良、亮度不均等技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种OLED显示基板划分为显示区域和周边区域的结构示意图；
图2为现有技术提供的图1中A处的放大示意图；
图3(a)为本发明实施例提供的图1中A处的放大示意图一；
图3(b)为图3(a)中BB′向的剖视示意图；
图3(c)为本发明实施例提供的图1中A处的放大示意图二；
图3(d)为本发明实施例提供的图1中A处的放大示意图三；
图4为本发明实施例提供的图1中A处的放大示意图四；
图5为本发明实施例提供的图1中A处的放大示意图五；
图6为本发明实施例提供的一种OLED显示基板的结构示意图；
图7为本发明实施例提供的一种OLED显示基板显示区域的结构示意图一；
图8为本发明实施例提供的一种OLED显示基板显示区域的结构示意图二；
图9为本发明实施提供的一种OLED显示基板的制备方法的流程示意图。
附图标记：
01-显示区域；02-周边区域；10-第一导电图案；101-第一镂空区域；102-第二镂空区域；20-第一绝缘图案；201-子绝缘图案；30-第二导电图案；40-衬底基板；50-第二绝缘图案；60-像素界定层；70-第一电极；80-发光层；90-第二电极；100-隔垫物。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种OLED显示基板，如图1和图6所示，包括显示区域01和周边区域02，其中，周边区域02可以设置有驱动电路、Gate-Reset GOA，或者设置有EM GOA等，对此不进行限定。
如图3-图6所示，周边区域02包括：第一导电图案10，第一导电图案10包括至少两个第一镂空区域101，第一镂空区域101用于作为对位标记图案；设置在第一导电图案10上的绝缘层，绝缘层包括第一绝缘图案20，第一绝缘图案20覆盖第一镂空区域101，且第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分；设置在绝缘层上的第二导电图案30，第二导电图案30与第一导电图案10电连接。
附图3(a)和图3(b)中示意出第一导电图案10、第一绝缘图案20和第二导电图案30，附图3(c)、图3(d)以及图4-图6仅示意出第一导电图案10和第一绝缘图案20，未示意出第二导电图案30。
需要说明的是，第一，对于第一导电图案10上第一镂空区域101的形状不进行限定。由于第一镂空区域101用于作为对位标记图案，因而第一镂空区域101一般设置成“+”“-”符号的形状。在此基础上，对于第一镂空区域101的个数不进行限定，可以根据需要进行相应设置，可以设置两个第一镂空区域101，也可以设置多个第一镂空区域101。
其中，OLED显示基板具有专门用于设置对位标记图案的区域(如图1中位置A处所示)，称为对位标记区，第一镂空区域101用于作为对位标记图案，因此第一镂空区域101设置在对位标记区。OLED显示基板上可以具有一个、两个或多个对位标记区。本发明实施例中以具有一个对位标记区为例进行示意。
第二，第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分，可以是第一绝缘图案20位于相邻第一镂空区域101之间的部分镂空，也可以是第一绝缘图案20位于相邻第一镂空区域101是相互断开的。对于第一绝缘图案20的形状不进行限定，只要第一绝缘图案20覆盖第一镂空区域101，且不完全覆盖相邻第一镂空区域101之间的部分即可。
第三，周边区域02中第一导电图案10和第二导电图案30可以和显示区域01中的膜层同时制作，也可以单独制作。第一导电图案10和第二导电图案30的形状大小可以相同，也可以不相同。本发明实施例优选第一导电图案10和第二导电图案30的形状大小相同，且第二导电图案30覆盖第一导电图案10。
在此基础上，在周边区域02设置第一导电图案10和第二导电图案30，第一导电图案10和第二导电图案30电连接，这样可以将显示区域01的信号通过一层一层导出，以将显示区域01的信号传输至周边区域02的驱动IC或其它电路。或者，当OLED显示基板为COA基板时，第一导电图案10和第二导电图案30电连接，可以用于作为GOA电路的一部分。
本发明实施例提供一种OLED显示基板，相对现有技术OLED显示基板中的第一绝缘图案20既覆盖第一镂空区域101，又覆盖相邻第一镂空区域101之间的部分，由于本发明实施例周边区域02的第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分，因而本发明实施例可以增大第一导电图案10和第二导电图案30之间的接触面积，从而使得第一导电图案10和第二导电图案30之间的接触电阻减小，减小了第一绝缘图案20带来的局部电阻不均匀的问题，降低OLED显示基板的压降，解决了压降导致的光学不良、亮度不均等技术问题。
可选的，如图3(a)、图3(c)、图3(d)以及图6所示，第一绝缘图案20的形状为锯齿状。
此处，当第一绝缘图案20的形状为锯齿状时，一个齿覆盖一个第一镂空区域101。此外，锯齿状的齿可以如图3(a)、图3(c)以及图6所示朝向显示区域01，也可以如图3(d)所示背离显示区域01。
在此基础上，当第一绝缘图案20的形状为锯齿状时，齿的顶端可以是点(本发明说明书附图未示意出)，也可以如图3(a)、图3(c)、图3(d)以及图6所示齿的顶端是线。
本发明实施例，第一绝缘图案20覆盖第一镂空区域101，由于第一绝缘图案20的形状为锯齿状，因而当在第一绝缘图案20上形成第二导电图案30时，这样便可以增加第一导电图案10和第二导电图案30的接触面积。
可选的，如图4和图5所示(附图4和图5中未示意出第二导电图案30)，第一绝缘图案20包括多个相互独立的子绝缘图案201，每个子绝缘图案201覆盖一个第一镂空区域101。
其中，对于子绝缘图案201的形状和大小不进行限定，只要每个子绝缘图案201可以覆盖一个第一镂空区域101即可。为了使第一导电图案10和第二导电图案30的接触面积尽可能地大，因而子绝缘图案201应尽可能地小。
此处，每个子绝缘图案201覆盖一个第一镂空区域101，可以是如图4所示，子绝缘图案201在第一导电图案10上的投影的边界包围第一镂空区域101的边界；也可以是如图5所示，子绝缘图案201在第一导电图案10上投影的边界与第一镂空区域101的边界重叠。
本发明实施例，由于第一绝缘图案20包括多个相互独立的子绝缘图案201，每个子绝缘图案201覆盖一个第一镂空区域101，这样当在第一绝缘图案20上形成第二导电图案30时，便可以增加第一导电图案10和第二导电图案30的接触面积。
为了使第一导电图案10和第二导电图案30的接触面积达到最大，且防止第一导电图案10中的第一镂空区域101的边缘不被氧化形成毛刺，因而本发明实施例进一步优选的，如图5所示，子绝缘图案201的边界在第一导电图案10上的投影与第一镂空区域101的边界重合。此时，子绝缘图案201的形状和大小与第一镂空区域101的大小和形状完全相同，子绝缘图案201填充在第一镂空区域101内。
优选的，如图6所示，第一导电图案10包围显示区域01设置一周。
本发明实施例，由于第一导电图案10包围显示区域01设置一周，因而第一导电图案10的面积增加，从而第一导电图案10和第二导电图案30接触，可以降低第一导电图案10和第二导电图案30的压降。
优选的，如图6所示，第一导电图案10还包括第二镂空区域102；第二镂空区域102与第一镂空区域101位于显示区域01的不同侧边；绝缘层还包括第二绝缘图案50，第二绝缘图案50覆盖第二镂空区域102。
其中，第一绝缘图案20的材料和第二绝缘图案50的材料可以相同，也可以不同。当第一绝缘图案20的材料和第二绝缘图案50的材料不相同时，可以先形成第一绝缘图案20，再形成第二绝缘图案50；也可以先形成第二绝缘图案50，再形成第一绝缘图案20。
需要说明的是，第二导电图案30不仅覆盖在第一绝缘图案20上，还覆盖在第二绝缘图案50上，第二导电图案30贯穿绝缘层上的镂空区域与第一导电图案10电连接。
此处，可以在显示区域01的一侧设置第二镂空区域102，也可以在显示区域01的两侧或三侧设置第二镂空区域102。
在此基础上，显示区域01有不同侧边，第二镂空区域102与第一镂空区域101位于显示区域01的不同侧边，以图6为例，显示区域01有上下左右四个侧边，第一镂空区域101位于显示区域01的上侧，第二镂空区域102位于显示区域01的左右两侧。
本发明实施例，第一导电图案10还包括第二镂空区域102，第二镂空区域102与第一镂空区域101位于显示区域01的不同侧边，在第一导电图案10上设置第二镂空区域102，可以防止第一导电图案10鼓泡。在第二镂空区域102上覆盖第二绝缘图案50，可以防止第二镂空区域102的边缘被氧化形成毛刺。
优选的，如图7和图8所示，显示区域01包括：设置在衬底基板40上像素界定层(PDL)60、位于像素界定层60开口区的第一电极70、发光层80以及覆盖显示区域01的第二电极90；第一导电图案10与第一电极70同层同材料，第二导电图案30与第二电极90同层同材料。
其中，在OLED显示基板中，可以是第一电极70为阳极，第二电极90为阴极；也可以是第一电极70为阴极，第二电极90为阳极。第二电极90可以利用Open Mask(开口掩膜板)形成全面的蒸镀膜层。
在此基础上，发光层80发出的光可以从第一电极70出射，或者从第二电极90出射，当然也可以从第一电极70和第二电极90均出射。对于第一电极70和第二电极90的材料不进行限定，当发光层80发出的光从第一电极70出射，即第一电极70是透射电极时，第一电极70的材料可以是ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)或FTO(Fluorine-Doped Tin Oxide，氟掺杂二氧化锡)中的至少一种；当发光层80发出的光不从第一电极70出射时，此时第一电极70为反射电极，第一电极70的材料可以是Ag(银)、Mg(镁)、Al(铝)、Pt(铂)、Au(金)或它们化合物中的一种或多种。第二电极90与上述第一电极70的情况相同，此处不再赘述。
此处，需要说明的是，还可以在衬底基板40和第一电极70之间设置其它线路或薄膜晶体管等，在第一电极70和第二电极90之间还可以设置电子传输层、电子注入层、空穴传输层、空穴注入层等。
OLED显示基板在制作过程中例如蒸镀发光层会利用FMM(精细金属掩膜板，FineMetal Mask)进行蒸镀，因此OLED显示基板上需设置对位标记图案。对位标记图案可以为FMM用于检测PPA(pixel possition accuracy，像素位置准确度)的对位标记图案。
本发明实施例中，第一导电图案10与第一电极70同层同材料，因而可以在制作第一电极70的同时制作第一导电图案10；第二导电图案30与第二电极90同层同材料，因而可以在制作第二电极90的同时制作第二导电图案30，从而简化了OLED显示基板的制作工艺。
优选的，第一绝缘图案20与像素界定层60同层同材料。
本发明实施例，由于第一绝缘图案20与像素界定层60同层同材料，因而可以在制作像素界定层60的同时制作第一绝缘图案20，以简化OLED显示基板的制作工艺。
优选的，如图8所示，显示区域01还包括位于像素界定层60和第二电极90之间，且设置在像素界定层60上的隔垫物100((Photo Spacer，简称PS)；第一绝缘图案20与隔垫物100同层同材料。
其中，隔垫物100的材料和像素界定层60的材料可以相同，也可以不同。
本发明实施例，由于第一绝缘图案20与隔垫物100同层同材料，因而可以在制作隔垫物100的同时制作第一绝缘图案20，以简化OLED显示基板的制作工艺。
优选的，在绝缘层还包括第二绝缘图案50时，第二绝缘图案50与像素界定层60同层同材料。
其中，当第二绝缘图案50与像素界定层60同层同材料时，第一绝缘图案20也可以与像素界定层60同层同材料，这样第一绝缘图案20和第二绝缘图案50便可以同时制作。
本发明实施例，由于第二绝缘图案50与像素界定层60同层同材料，因而可以在制作像素界定层60时，同时制作第二绝缘图案50，以简化OLED显示基板的制作工艺。
优选的，如图8所示，显示区域01还包括位于像素界定层60和第二电极90之间，且设置在像素界定层60上的隔垫物；在绝缘层还包括第二绝缘图案50时，第二绝缘图案50与隔垫物100同层同材料。
其中，当第二绝缘图案50与隔垫物100同层同材料时，第一绝缘图案20也可以与隔垫物100同层同材料，这样第一绝缘图案20和第二绝缘图案50便可以同时制作。
本发明实施例，由于第二绝缘图案50与隔垫物100同层同材料，因而可以在制作隔垫物100时，同时制作第二绝缘图案50，以简化OLED显示基板的制作工艺。
本发明实施例提供一种显示装置，包括上述的OLED显示基板。
其中，本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等，此外，显示装置还可以是显示面板。
此处，显示装置可以是LCD显示装置，也可以是OLED显示装置。
本发明实施例提供一种显示装置，显示装置包括上述的OLED显示基板，OLED显示基板中的第一绝缘图案20既覆盖第一镂空区域101，又覆盖相邻第一镂空区域101之间的部分，由于本发明实施例周边区域02的第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分，因而本发明实施例可以增大第一导电图案10和第二导电图案30之间的接触面积，从而使得第一导电图案10和第二导电图案30之间的接触电阻减小，减小了第一绝缘图案20带来的局部电阻不均匀的问题，降低OLED显示基板的压降，解决了压降导致的光学不良、亮度不均等技术问题。
本发明实施例还提供一种OLED显示基板的制备方法，如图1所示，OLED显示基板包括显示区域01和包围显示区域01的周边区域02，如图9所示，所述制备方法包括：
S100、在衬底基板40上形成第三导电图案，第三导电图案包括位于周边区域02的第一导电图案10和位于显示区域01的第一电极70；第一导电图案10包括至少两个第一镂空区域101，第一镂空区域101用于作为对位标记图案。
其中，对于第一导电图案10上第一镂空区域101的形状不进行限定。由于第一镂空区域101用于作为对位标记图案，因而第一镂空区域101一般设置成“+”“-”符号的形状。
S101、在第三导电图案上形成第三绝缘图案，第三绝缘图案包括位于周边区域02的第一绝缘图案20和位于显示区域01的像素界定区域的像素界定层或隔垫物；第一绝缘图案20覆盖第一镂空区域101，且第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分。
其中，第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分，可以是第一绝缘图案20位于相邻第一镂空区域101之间的部分镂空，也可以是第一绝缘图案20位于相邻第一镂空区域101是相互断开的。
此处，第一绝缘图案20可以和OLED显示基板的像素界定层60同时形成，也可以和OLED显示基板的隔垫物100同时形成。当第一绝缘图案20和像素界定层60同时形成，则在形成第三绝缘图案之后还可以在像素界定层60上形成隔垫物100；当第一绝缘图案20和隔垫物100同时形成，则在形成第三绝缘图案之前，需先形成像素界定层60。
S102、在第三绝缘图案上形成第四导电图案，第四导电图案包括位于周边区域02的第二导电图案30和位于显示区域01的第二电极90；第二导电图案30与第一导电图案10电连接，第二电极90覆盖显示区域01，第二导电图案30覆盖第一导电图案10。
需要说明的是，在形成第四导电图案之前，所述方法还包括在像素界定层60的开口区域形成有机层，有机层包括发光层80。
其中，第一导电图案10和第二导电图案30的形状大小可以相同，也可以不相同，本发明实施例优选第一导电图案10和第二导电图案30的形状大小相同，且第二导电图案30覆盖第一导电图案10。
此处，第一导电图案10和第二导电图案30电连接，这样可以将显示区域01的信号通过一层一层导出，以将显示区域01的信号传输至周边区域02的驱动IC或其它电路。或者，当OLED显示基板为COA基板时，第一导电图案10和第二导电图案30电连接，可以用于作为GOA电路的一部分。
本发明实施例提供一种OLED显示基板的制备方法，相对现有技术OLED显示基板中的第一绝缘图案20既覆盖第一镂空区域101，又覆盖相邻第一镂空区域101之间的部分，由于本发明实施例周边区域02的第一绝缘图案20不完全覆盖相邻第一镂空区域101之间的部分，因而本发明实施例可以增大第一导电图案10和第二导电图案30之间的接触面积，从而使得第一导电图案10和第二导电图案30之间的接触电阻减小，减小了第一绝缘图案20带来的局部电阻不均匀的问题，降低OLED显示基板的压降，解决了压降导致的光学不良、亮度不均等技术问题。
可选的，如图3(a)、图3(c)、图3(d)以及图6所示，第一绝缘图案20的形状为锯齿状。
此处，当第一绝缘图案20的形状为锯齿状时，一个齿覆盖一个第一镂空区域101。此外，锯齿状的齿可以如图3(a)、图3(c)以及图6所示朝向显示区域01，也可以如图3(d)所示背离显示区域01。
在此基础上，当第一绝缘图案20的形状为锯齿状时，齿的顶端可以是点(本发明说明书附图未示意出)，也可以如图3(a)、图3(c)、图3(d)以及图6所示齿的顶端是线。
本发明实施例，第一绝缘图案20覆盖第一镂空区域101，由于第一绝缘图案20的形状为锯齿状，因而当在第一绝缘图案20上形成第二导电图案30时，这样便可以增加第一导电图案10和第二导电图案30的接触面积。
可选的，如图4和图5所示(附图4和图5中未示意出第二导电图案30)，第一绝缘图案20包括多个相互独立的子绝缘图案201，每个子绝缘图案201覆盖一个第一镂空区域101。
其中，对于子绝缘图案201的形状和大小不进行限定，只要每个子绝缘图案201可以覆盖一个第一镂空区域101即可。为了使第一导电图案10和第二导电图案30的接触面积尽可能地大，因而子绝缘图案201应尽可能地小。
此处，每个子绝缘图案201覆盖一个第一镂空区域101，可以是如图4所示，子绝缘图案201在第一导电图案10上的投影的边界包围第一镂空区域101的边界；也可以是如图5所示，子绝缘图案201在第一导电图案10上投影的边界与第一镂空区域101的边界重叠。
本发明实施例，由于第一绝缘图案20包括多个相互独立的子绝缘图案201，每个子绝缘图案201覆盖一个第一镂空区域101，这样当在第一绝缘图案20上形成第二导电图案30时，便可以增加第一导电图案10和第二导电图案30的接触面积。
为了使第一导电图案10和第二导电图案30的接触面积达到最大，且防止第一导电图案10中的第一镂空区域101的边缘不被氧化形成毛刺，因而本发明实施例进一步优选的，如图5所示，子绝缘图案201的边界在第一导电图案10上的投影与第一镂空区域101的边界重合。此时，子绝缘图案201的形状和大小与第一镂空区域101的大小和形状完全相同，子绝缘图案201填充在第一镂空区域101内。
优选的，如图6所示，第一导电图案10包围显示区域01设置一周。
本发明实施例，由于第一导电图案10包围显示区域01设置一周，因而第一导电图案10的面积增加，从而第一导电图案10和第二导电图案30接触，可以降低第一导电图案10和第二导电图案30的压降。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种OLED显示基板，包括显示区域和包围所述显示区域的周边区域，其特征在于，所述周边区域包括：
第一导电图案，所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；
设置在所述第一导电图案上的绝缘层，所述绝缘层包括第一绝缘图案，所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；
设置在所述绝缘层上的第二导电图案，所述第二导电图案与所述第一导电图案电连接。
2.根据权利要求1所述的OLED显示基板，其特征在于，所述第一绝缘图案的形状为锯齿状。
3.根据权利要求1所述的OLED显示基板，其特征在于，所述第一绝缘图案包括多个相互独立的子绝缘图案，每个所述子绝缘图案覆盖一个所述第一镂空区域。
4.根据权利要求3所述的OLED显示基板，其特征在于，所述子绝缘图案的边界在所述第一导电图案上的投影与所述第一镂空区域的边界重合。
5.根据权利要求1所述的OLED显示基板，其特征在于，所述第一导电图案包围所述显示区域设置一周。
6.根据权利要求1所述的OLED显示基板，其特征在于，所述第一导电图案还包括第二镂空区域；所述第二镂空区域与所述第一镂空区域位于所述显示区域的不同侧边；
所述绝缘层还包括第二绝缘图案，所述第二绝缘图案覆盖所述第二镂空区域。
7.根据权利要求1-6任一项所述的OLED显示基板，其特征在于，所述显示区域包括：设置在衬底基板上像素界定层、位于所述像素界定层开口区的第一电极、发光层以及覆盖所述显示区域的第二电极；
所述第一导电图案与所述第一电极同层同材料，所述第二导电图案与所述第二电极同层同材料。
8.根据权利要求7所述的OLED显示基板，其特征在于，所述第一绝缘图案与所述像素界定层同层同材料。
9.根据权利要求7所述的OLED显示基板，其特征在于，所述显示区域还包括位于所述像素界定层和所述第二电极之间，且设置在所述像素界定层上的隔垫物；
所述第一绝缘图案与所述隔垫物同层同材料。
10.根据权利要求7所述的OLED显示基板，其特征在于，在所述绝缘层还包括第二绝缘图案时，所述第二绝缘图案与所述像素界定层同层同材料。
11.根据权利要求7所述的OLED显示基板，其特征在于，所述显示区域还包括位于所述像素界定层和所述第二电极之间，且设置在所述像素界定层上的隔垫物；
在所述绝缘层还包括第二绝缘图案时，所述第二绝缘图案与所述隔垫物同层同材料。
12.一种显示装置，其特征在于，包括权利要求1-11任一项所述的OLED显示基板。
13.一种OLED显示基板的制备方法，所述OLED显示基板包括显示区域和包围所述显示区域的周边区域，其特征在于，包括：
在衬底基板上形成第三导电图案，所述第三导电图案包括位于周边区域的第一导电图案和位于显示区域的第一电极；所述第一导电图案包括至少两个第一镂空区域，所述第一镂空区域用于作为对位标记图案；
在所述第三导电图案上形成第三绝缘图案，所述第三绝缘图案包括位于周边区域的第一绝缘图案和位于所述显示区域的像素界定区域的像素界定层或隔垫物；所述第一绝缘图案覆盖所述第一镂空区域，且所述第一绝缘图案不完全覆盖相邻所述第一镂空区域之间的部分；
在所述第三绝缘图案上形成第四导电图案，所述第四导电图案包括位于周边区域的第二导电图案和位于所述显示区域的第二电极；所述第二导电图案与所述第一导电图案电连接，所述第二电极覆盖所述显示区域。
14.根据权利要求13所述的制备方法，其特征在于，所述第一绝缘图案的形状为锯齿状。
15.根据权利要求13所述的制备方法，其特征在于，所述第一绝缘图案包括多个相互独立的子绝缘图案，每个所述子绝缘图案覆盖一个所述第一镂空区域。
CN201710386834.4A 2017-05-26 2017-05-26 一种oled显示基板及其制备方法、显示装置 Active CN107170785B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710386834.4A CN107170785B (zh) 2017-05-26 2017-05-26 一种oled显示基板及其制备方法、显示装置
US15/777,704 US10777635B2 (en) 2017-05-26 2017-11-07 Display substrate, method for manufacturing the same and display device
PCT/CN2017/109739 WO2018214409A1 (zh) 2017-05-26 2017-11-07 一种显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386834.4A CN107170785B (zh) 2017-05-26 2017-05-26 一种oled显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN107170785A CN107170785A (zh) 2017-09-15
CN107170785B true CN107170785B (zh) 2019-06-25

Family

ID=59821876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386834.4A Active CN107170785B (zh) 2017-05-26 2017-05-26 一种oled显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10777635B2 (zh)
CN (1) CN107170785B (zh)
WO (1) WO2018214409A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170785B (zh) * 2017-05-26 2019-06-25 京东方科技集团股份有限公司 一种oled显示基板及其制备方法、显示装置
CN108376698B (zh) * 2018-03-02 2020-06-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN109212920B (zh) * 2018-10-18 2020-06-02 京东方科技集团股份有限公司 显示基板及其对位标记的制作方法、显示面板和显示装置
CN110943109A (zh) * 2019-11-22 2020-03-31 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
US20220310753A1 (en) * 2020-09-29 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN112505964B (zh) * 2020-11-20 2022-08-30 合肥鑫晟光电科技有限公司 发光基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707486A (zh) * 2012-05-31 2012-10-03 深圳市华星光电技术有限公司 彩色滤光片基板及其制造方法
CN104868058A (zh) * 2015-03-27 2015-08-26 上海天马微电子有限公司 一种显示面板、显示装置和显示面板母板
TW201602851A (zh) * 2014-07-03 2016-01-16 勝華科技股份有限公司 觸控面板與觸控顯示裝置及其製作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136662A (en) * 1999-05-13 2000-10-24 Lsi Logic Corporation Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
CN107170785B (zh) * 2017-05-26 2019-06-25 京东方科技集团股份有限公司 一种oled显示基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707486A (zh) * 2012-05-31 2012-10-03 深圳市华星光电技术有限公司 彩色滤光片基板及其制造方法
TW201602851A (zh) * 2014-07-03 2016-01-16 勝華科技股份有限公司 觸控面板與觸控顯示裝置及其製作方法
CN104868058A (zh) * 2015-03-27 2015-08-26 上海天马微电子有限公司 一种显示面板、显示装置和显示面板母板

Also Published As

Publication number Publication date
US10777635B2 (en) 2020-09-15
US20190355801A1 (en) 2019-11-21
WO2018214409A1 (zh) 2018-11-29
US20200321425A9 (en) 2020-10-08
CN107170785A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107170785B (zh) 一种oled显示基板及其制备方法、显示装置
CN111326560B (zh) 显示基板和显示装置
CN106910765B (zh) 一种电致发光显示面板、其制作方法及显示装置
WO2020135113A1 (zh) 阵列基板、触控显示面板及触控显示装置
US20200089356A1 (en) Touch display substrate, method of manufacturing the same, and touch display apparatus
EP3306599A1 (en) Array substrate and manufacturing method therefor, and display device
JP2019032542A (ja) 画像データの表示方法
JP2019020732A (ja) 表示装置
JP2021535579A (ja) 表示パネル、製造方法及び電子機器
CN110767841B (zh) 一种显示基板及其制备方法、显示装置
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
US11367757B2 (en) OLED touch display substrate, manufacturing method thereof and touch display device
CN107026177A (zh) 一种coa基板及其制备方法、显示装置
CN107300996B (zh) 一种阵列基板及其制备方法、显示装置
CN109148485B (zh) 阵列基板及其制作方法和显示装置
CN113345929A (zh) 显示基板及其制备方法、显示装置
CN111785760A (zh) 一种显示基板及其制备方法、显示装置
WO2022068393A1 (zh) 显示面板及显示装置
CN218831229U (zh) 显示面板及显示装置
CN112310183B (zh) 显示基板及其制备方法、显示装置
WO2024021099A1 (zh) 显示面板及显示装置
CN220476242U (zh) 显示装置
EP4149236A1 (en) Display device and method of providing the same
CN221043675U (zh) 一种显示面板和显示装置
WO2024020750A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant