CN107123687A - 薄膜晶体管及其制造方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制造方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN107123687A
CN107123687A CN201710329780.8A CN201710329780A CN107123687A CN 107123687 A CN107123687 A CN 107123687A CN 201710329780 A CN201710329780 A CN 201710329780A CN 107123687 A CN107123687 A CN 107123687A
Authority
CN
China
Prior art keywords
pattern
gate
insulation layer
gate insulation
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710329780.8A
Other languages
English (en)
Other versions
CN107123687B (zh
Inventor
操彬彬
王超
孙林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710329780.8A priority Critical patent/CN107123687B/zh
Publication of CN107123687A publication Critical patent/CN107123687A/zh
Priority to PCT/CN2017/115638 priority patent/WO2018205596A1/zh
Priority to US16/063,743 priority patent/US11417769B2/en
Application granted granted Critical
Publication of CN107123687B publication Critical patent/CN107123687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了薄膜晶体管及其制造方法、阵列基板、显示装置，属于显示技术领域。薄膜晶体管包括：依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案，源极图案中朝向栅绝缘层的表面、漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面中，存在至少一个表面为目标表面，目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案。本申请解决了有源层图案的伏安特性曲线会发生偏移，影响薄膜晶体管的正常工作的问题，减弱了目标光线对薄膜晶体管正常工作的影响程度，本申请用于显示装置。

Description

薄膜晶体管及其制造方法、阵列基板、显示装置
技术领域
本申请涉及显示技术领域，特别涉及薄膜晶体管及其制造方法、阵列基板、显示装置。
背景技术
显示装置中的阵列基板包括：衬底基板以及设置在衬底基板一侧的多个阵列排布的像素单元，每个像素单元可以包括薄膜晶体管、像素电极、公共电极和液晶。
相关技术中，通常通过薄膜晶体管向像素电极输入不同的电压，从而改变液晶的偏转程度，调整像素单元的透光率，进而实现显示装置显示图像的功能。示例的，薄膜晶体管可以包括：依次叠加在衬底基板上的栅极图案、栅绝缘层、有源层图案和源漏极图案。源漏极图案与有源层图案相连接，像素电极与源漏极图案中的漏极相连接，栅极图案和源漏极图案的材质均可以为金属，有源层图案的材质可以为氧化物半导体。
相关技术中，源漏极图案与栅极图案的材质均为表面反光能力较强的金属，从衬底基板入射的光线能够在源漏极图案和栅极图案的反光作用下射入有源层图案。当射入有源层图案的光线的能量达到有源层图案的禁带宽度时，有源层图案的伏安特性曲线会发生偏移，影响薄膜晶体管的正常工作。
发明内容
为了解决有源层图案的伏安特性曲线会发生偏移，影响薄膜晶体管的正常工作的问题，本申请提供了薄膜晶体管及其制造方法、阵列基板、显示装置。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案，
所述源极图案中朝向所述栅绝缘层的表面、所述漏极图案中朝向所述栅绝缘层的表面以及所述栅极图案中朝向所述栅绝缘层的表面中，存在至少一个表面为目标表面，所述目标表面能够对射入所述目标表面的光线进行漫反射，以阻止部分光线射入所述有源层图案。
可选的，所述源极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第一目标图案，以及设置在所述第一目标图案远离所述栅极图案一侧的第一电极主体图案；
所述漏极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第二目标图案，以及设置在所述第二目标图案远离所述栅极图案一侧的第二电极主体图案；
所述第一目标图案中朝向所述栅绝缘层的表面，以及所述第二目标图案中朝向所述栅绝缘层的表面均为所述目标表面。
可选的，所述有源层图案的材质为氧化物半导体，所述第一目标图案的材质和所述第二目标图案的材质均为还原态的氧化物半导体，
所述第一目标图案和所述第二目标图案均围绕所述有源层图案设置，且与所述有源层图案不连接，所述第一电极主体图案和所述第二电极主体图案均与所述有源层图案相连接。
可选的，所述栅极图案包括：第三电极主体图案，以及设置在所述第三电极主体图案一侧的第三目标图案，所述栅绝缘层设置在所述第三目标图案远离所述第三电极主体图案的一侧，所述第三目标图案中远离所述第三电极主体图案的表面为所述目标表面。
第二方面，提供了另一种薄膜晶体管，所述薄膜晶体管包括：栅极图案、栅绝缘层、有源层图案、源漏极图案以及光吸收图案，
其中，所述栅极图案、所述栅绝缘层、所述有源层图案以及所述源漏极图案依次叠加，所述光吸收图案设置在所述栅绝缘层的至少一侧，所述光吸收图案能够对射入所述光吸收图案的光线进行吸收；
所述光吸收图案在所述栅绝缘层上的正投影区域为目标区域，所述源漏极图案在所述栅绝缘层上的正投影区域与所述有源层图案在所述栅绝缘层上的正投影区域组成参考区域，所述目标区域与所述参考区域存在重叠。
可选的，所述光吸收图案设置在所述栅绝缘层靠近所述栅极图案的一侧，且所述光吸收图案覆盖所述栅极图案；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，且所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域重合；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域不重叠，且与所述源漏极图案在所述栅绝缘层上的正投影区域存在重叠。
第三方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，所述源极图案中朝向所述栅绝缘层的表面、所述漏极图案中朝向所述栅绝缘层的表面以及所述栅极图案中朝向所述栅绝缘层的表面中，存在至少一个表面为目标表面，所述目标表面能够对射入所述目标表面的光线进行漫反射，以阻止部分光线射入所述有源层图案。
可选的，所述源极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第一目标图案，以及设置在所述第一目标图案远离所述栅极图案一侧的第一电极主体图案，所述漏极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第二目标图案，以及设置在所述第二目标图案远离所述栅极图案一侧的第二电极主体图案；
所述制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，包括：
形成栅极图案；
在所述栅极图案的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述栅极图案的一侧形成所述有源层图案、所述第一目标图案和所述第二目标图案，所述第一目标图案中朝向所述栅绝缘层的表面，以及所述第二目标图案中朝向所述栅绝缘层的表面均为所述目标表面；
在所述第一目标图案远离所述栅极图案一侧形成所述第一电极主体图案，以及在所述第二目标图案远离所述栅绝缘层的一侧形成所述第二电极主体图案。
可选的，所述在所述栅绝缘层远离所述栅极图案的一侧形成所述有源层图案、所述第一目标图案和所述第二目标图案，包括：
在所述栅绝缘层远离所述栅极图案的一侧形成氧化物半导体材质层；
在所述氧化物半导体材质层远离所述栅极图案的一侧形成光刻胶层；
采用灰度掩膜板对所述光刻胶层进行曝光处理和显影处理，得到光刻胶图案，所述光刻胶图案包括第一光刻胶区、两个第二光刻胶区和光刻胶完全去除区，且所述第一光刻胶区的光刻胶厚度大于所述第二光刻胶区的光刻胶厚度；
透过所述光刻胶图案对所述氧化物半导体材质层进行刻蚀处理，去除与所述光刻胶完全去除区对应的氧化物半导体，得到与所述第一光刻胶区对应的第一氧化物半导体区，以及与所述两个第二光刻胶区对应的两个第二氧化物半导体区；
对所述光刻胶图案进行灰化处理，去除所述两个第二光刻胶区的光刻胶，并减薄所述第一光刻胶区的光刻胶；
对所述两个第二氧化物半导体区的氧化物半导体进行还原处理，得到所述第一目标图案和所述第二目标图案，所述第一目标图案的材质和所述第二目标图案的材质均为还原态的氧化物半导体；
剥离所述第一光刻胶区的光刻胶，得到所述有源层图案，所述有源层图案包括所述第一氧化物半导体区的氧化物半导体。
可选的，所述第一目标图案和所述第二目标图案均围绕所述有源层图案设置，且与所述有源层图案不连接，所述第一电极主体图案和所述第二电极主体图案均与所述有源层图案相连接。
可选的，所述栅极图案包括：第三电极主体图案，以及设置在所述第三电极主体图案一侧的第三目标图案，
所述制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，包括：
形成所述第三电极主体图案；
在所述第三电极主体图案的一侧形成所述第三目标图案，所述第三目标图案中远离所述第三电极主体图案的表面为所述目标表面；
在所述第三目标图案远离所述第三电极主体的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述第三电极主体图案的一侧形成所述有源层图案；
在所述有源层图案远离所述栅极图案一侧形成所述源极图案和所述漏极图案。
第四方面，提供了另一种薄膜晶体管的制造方法，所述方法包括：
制造包括栅极图案、栅绝缘层、有源层图案、源漏极图案以及光吸收图案的薄膜晶体管；
其中，所述栅极图案、所述栅绝缘层、所述有源层图案以及所述源漏极图案依次叠加，所述光吸收图案设置在所述栅绝缘层的至少一侧，所述光吸收图案能够对射入所述光吸收图案的光线进行吸收；
所述光吸收图案在所述栅绝缘层上的正投影区域为目标区域，所述源漏极图案在所述栅绝缘层上的正投影区域与所述有源层图案在所述栅绝缘层上的正投影区域组成参考区域，所述目标区域与所述参考区域存在重叠。
可选的，所述光吸收图案设置在所述栅绝缘层靠近所述栅极图案的一侧，且所述光吸收图案覆盖所述栅极图案；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，且所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域重合；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域不重叠，且与所述源漏极图案在所述栅绝缘层上的正投影区域存在重叠。
第五方面，提供了一种阵列基板，所述阵列基板包括第一方面或第二方面所述的薄膜晶体管。
第六方面，提供了一种显示装置，所述显示装置包括第五方面所述的阵列基板。
本申请提供的技术方案带来的有益效果是：
由于薄膜晶体管中，源漏极图案中朝向所述栅极图案的表面以及栅极图案中朝向源漏极图案的表面包括目标表面，且目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种第一目标图案、第二目标图案与有源层图案的设置位置示意图；
图3-1为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图3-2为本发明实施例提供的又一种薄膜晶体管的结构示意图；
图3-3为本发明实施例提供的再一种薄膜晶体管的结构示意图；
图3-4为本发明另一实施例提供的一种薄膜晶体管的结构示意图；
图3-5为本发明另一实施例提供的另一种薄膜晶体管的结构示意图；
图3-6为本发明另一实施例提供的又一种薄膜晶体管的结构示意图；
图4为本发明另一实施例提供的再一种薄膜晶体管的结构示意图；
图5为本发明又一实施例提供的一种薄膜晶体管的结构示意图；
图6为本发明又一实施例提供的另一种薄膜晶体管的结构示意图；
图7为本发明实施例提供的一种薄膜晶体管的制造方法的方法流程图；
图8为本发明实施例提供的另一种薄膜晶体管的制造方法的方法流程图；
图9为本发明实施例提供的第一种薄膜晶体管的局部结构示意图；
图10为本发明实施例提供的第二种薄膜晶体管的局部结构示意图；
图11为本发明实施例提供的第三种薄膜晶体管的局部结构示意图；
图12为本发明实施例提供的第四种薄膜晶体管的局部结构示意图；
图13为本发明实施例提供的第五种薄膜晶体管的局部结构示意图；
图14为本发明实施例提供的第六种薄膜晶体管的局部结构示意图；
图15为本发明实施例提供的第七种薄膜晶体管的局部结构示意图；
图16为本发明实施例提供的第八种薄膜晶体管的局部结构示意图；
图17为本发明实施例提供的第九种薄膜晶体管的局部结构示意图；
图18为本发明实施例提供的第十种薄膜晶体管的局部结构示意图；
图19为本发明实施例提供的又一种薄膜晶体管的制造方法的方法流程图；
图20为本发明实施例提供的一种阵列基板的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1为本发明实施例提供的一种薄膜晶体管的结构示意图，如图1所示，薄膜晶体管可以包括：依次叠加的栅极图案01、栅绝缘层02、有源层图案03源极图案04以及漏极图案05。
源极图案04中朝向栅绝缘层02的表面、漏极图案05中朝向栅绝缘层02的表面以及栅极图案01中朝向栅绝缘层02的表面中，存在至少一个目标表面X，目标表面X能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案03。
综上所述，由于本发明实施例提供的薄膜晶体管中，源极图案中朝向栅绝缘层的表面、漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面包括目标表面，且目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
一方面，请继续参考图1，源极图案04可以包括：设置在栅绝缘层02远离栅绝缘层02一侧的第一目标图案041，以及设置在第一目标图案041远离栅绝缘层02一侧的第一电极主体图案042；漏极图案05可以包括：设置在栅绝缘层02远离栅绝缘层02一侧的第二目标图案051，以及设置在第二目标图案051远离栅绝缘层02一侧的第二电极主体图案052；第一目标图案041中朝向栅绝缘层02的表面以及第二目标图案052中朝向栅绝缘层02的表面均为目标表面X。像素电极可以通过与第二电极主体图案052连接，实现与薄膜晶体管的连接。也即是，当光线射入第一目标图案041和第二目标图案051时，光线能够在第一目标图案041和第二目标图案051上的目标表面X上进行漫反射，从而使得部分光线无法射入栅极图案01，更无法被栅极图案01反射至有源层图案03，进而阻止部分光线射入有源层图案03。
可选的，有源层图案03的材质可以为氧化物半导体，第一目标图案041的材质和第二目标图案051的材质均可以为还原态的氧化物半导体。还原态的氧化物半导体的表面比较粗糙，可以实现对光线的漫反射。示例的，氧化物半导体可以为铟镓锌氧化物(英文：indium gallium zinc oxide；简称：IGZO)。氧化物半导体作为有源层材料，相比传统的非晶硅材料具有载流子迁移率高、制备温度低、大面积均匀性优良、光学透过率高等优势，这些优势也决定了氧化物薄膜晶体管适用于制备高分辨率的显示器件。
非晶铟镓锌氧化物是一种典型的透明金属氧化物半导体，在可见光波段具有较好的透光性，在420纳米以上的波长的光照射非晶铟镓锌氧化物材料的有源层图案时，薄膜晶体管的伏安特性曲线较稳定，但是对于波长低于450纳米的紫外光照射时，由于紫外光的能量已经高于非晶铟镓锌氧化物材料的有源层图案的禁带宽度(3.2电子伏特～3.6电子伏特)，因此薄膜晶体管的伏安特性曲线会大幅度漂移，很不稳定。而本发明实施例提供的薄膜晶体管中，目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度。
图2为本发明实施例提供的一种第一目标图案、第二目标图案与有源层图案的设置位置示意图，如图2所示，第一目标图案041和第二目标图案051均可以围绕有源层图案03设置，且第一目标图案041和第二目标图案051均与有源层图案03不连接，第一电极主体图案042和第二电极主体图案052均可以与有源层图案03相连接。也即是，为了尽可能的阻止更多的光线进入有源层图案03，可以将第一目标图案041和第二目标图案051均围绕有源层图案03设置，且为了保证有源层图案03的特性不受到第一目标图案041和第二目标图案051的影响，可以设置第一目标图案041和第二目标图案051均与有源层图案03不相连接。
另一方面，图3-1为本发明实施例提供的另一种薄膜晶体管的结构示意图，如图3-1所示，栅极图案01可以包括：第三电极主体图案011，以及设置在第三电极主体图案011一侧的第三目标图案012，栅绝缘层02设置在第三目标图案012远离第三电极主体图案011的一侧，第三目标图案012中远离第三电极主体图案011的表面为目标表面X。也即是，当光线射入第三目标图案012时，光线能够在第三目标图案012上的目标表面X上进行漫反射，从而使得部分光线无法射入源层图案03，从而阻止部分光线射入有源层图案03。可选的，第三目标图案012的材质可以为导电材质或绝缘材质，且第三目标图案012远离栅极图案01的表面是凹凸不平的，也即第三目标图案012远离栅极图案01的表面为目标表面X。可选的，第三目标图案012的材质可以与栅绝缘层02的材质相同。
可选的，图3-2为本发明实施例提供的又一种薄膜晶体管的结构示意图，如图3-2所示，源极图案04包括：第一目标图案041和第一电极主体图案042，漏极图案05包括：第二目标图案051和第二电极主体图案052，栅极图案01包括：第三电极主体图案011以及第三目标图案012，且第一目标图案041中朝向栅绝缘层02的表面、第二目标图案051中朝向栅绝缘层02的表面以及第三目标图案012中远离第三电极主体图案011的表面均为目标表面X。
可选的，图3-3为本发明实施例提供的再一种薄膜晶体管的结构示意图，如图3-2所示，源极图案04包括：第一目标图案041和第一电极主体图案042，栅极图案01包括：第三电极主体图案011以及第三目标图案012，且第一目标图案041中朝向栅绝缘层02的表面以及第三目标图案012中远离第三电极主体图案011的表面均为目标表面X。
可选的，图3-4为本发明另一实施例提供的一种薄膜晶体管的结构示意图，如图3-2所示，漏极图案05包括：第二目标图案051和第二电极主体图案052，栅极图案01包括：第三电极主体图案011以及第三目标图案012，且第二目标图案051中朝向栅绝缘层02的表面以及第三目标图案012中远离第三电极主体图案011的表面均为目标表面X。
可选的，图3-5为本发明另一实施例提供的另一种薄膜晶体管的结构示意图，如图3-2所示，源极图案04包括：第一目标图案041和第一电极主体图案042，且第一目标图案041中朝向栅绝缘层02的表面为目标表面X。
可选的，图3-6为本发明另一实施例提供的又一种薄膜晶体管的结构示意图，如图3-2所示，漏极图案05包括：第二目标图案051和第二电极主体图案052，且第二目标图案051中朝向栅绝缘层02的表面为目标表面X。
可选的，本发明实施例提供的薄膜晶体管(如图1、图3-1、图3-2、图3-3、图3-4、图3-5和图3-6所示的薄膜晶体管)均还可以包括钝化层Y，且像素电极Z可以通过钝化层Y上的过孔与源漏极图案04相连接。本发明实施例中以薄膜晶体管设置在衬底基板W上为例，本发明实施例对此不做限定。
综上所述，由于本发明实施例提供的薄膜晶体管中，源极图案中朝向栅绝缘层的表面、漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面包括目标表面，且目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
图4为本发明另一实施例提供的再一种薄膜晶体管的结构示意图，如图4所示，薄膜晶体管可以包括：栅极图案01、栅绝缘层02、有源层图案03、源漏极图案(包括源极图案04和漏极图案05)以及光吸收图案06。
其中，栅极图案01、栅绝缘层02、有源层图案03以及源漏极图案依次叠加，光吸收图案06设置在栅绝缘层02的至少一侧，光吸收图案06能够对射入光吸收图案06的光线进行吸收，以阻止光线(全部光线或部分光线)射入有源层图案。
光吸收图案06在栅绝缘层02上的正投影区域为目标区域A，源漏极图案在栅绝缘层02上的正投影区域与有源层图案03在栅绝缘层02上的正投影区域组成参考区域B，目标区域A与参考区域B存在重叠。
综上所述，由于本发明实施例提供的薄膜晶体管包括光吸收图案，且光吸收图案在栅绝缘层上的正投影区域为目标区域，源漏极图案在栅绝缘层上的正投影区域和有源层图案在栅绝缘层上的正投影区域组成参考区域，目标区域与参考区域存在重叠，从而使得射入有源层与栅极图案之间的光线能够被光吸收图案吸收，减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
可选的，图4中以光吸收图案06设置在栅绝缘层02靠近栅极图案01的一侧，且光吸收图案06覆盖栅极图案01为例。
实际应用中，图5为本发明又一实施例提供的一种薄膜晶体管的结构示意图，如图5所示，光吸收图案06还可以设置在栅绝缘层02远离栅极图案01的一侧，且目标区域A与有源层图案03在栅绝缘层02上的正投影区域重合。
或者，图6为本发明又一实施例提供的另一种薄膜晶体管的结构示意图，如图6所示，光吸收图案06可以设置在栅绝缘层02远离栅极图案01的一侧，目标区域A与有源层图案03在栅绝缘层02上的正投影区域不重叠，且与源漏极图案在栅绝缘层02上的正投影区域存在重叠。
示例的，图4和图6中光吸收图案06的材质均可以为黑色导电材质或黑色绝缘材质，如：图4和图6中光吸收图案06的材质可以为炭。图5中光吸收图案06的材质可以为黑色绝缘材质，如：图5中光吸收图案06的材质可以与黑矩阵(英文：Black Matrix；简称：BM)的材质相同。
可选的，图6所示的薄膜晶体管包括两个光吸收图案06，且该两个光吸收图案06分别设置在源极图案和漏极图案的下方。实际应用中，图6所示的薄膜晶体管还可以仅仅包括一个光吸收图案06，该一个光吸收图案06可以设置在源极图案的下方或漏极图案的下方。
进一步的，薄膜晶体管中的光吸收图案还可以同时分布在如图4、图5和图6中所示的位置，也即，薄膜晶体管中源极图案和漏极图案的下方均设置有光吸收图案，栅极的上方设置有光吸收图案，有源层的下方也设置有光吸收图案。
可选的，图4、图5和图6所示的薄膜晶体管均还可以包括钝化层Y，且像素电极Z可以通过钝化层Y上的过孔与源漏极图案相连接。图4、图5和图6中以薄膜晶体管设置在衬底基板W上为例，本发明实施例对此不做限定。
综上所述，由于本发明实施例提供的薄膜晶体管包括光吸收图案，且光吸收图案在栅绝缘层上的正投影区域为目标区域，源漏极图案在栅绝缘层上的正投影区域和有源层图案在栅绝缘层上的正投影区域组成参考区域，目标区域与参考区域存在重叠，从而使得射入有源层与栅极图案之间的光线能够被光吸收图案吸收，减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
图7为本发明实施例提供的一种薄膜晶体管的制造方法的方法流程图，该薄膜晶体管可以为图1、图3-1、图3-2、图3-3、图3-4、图3-5或图3-6所示的薄膜晶体管，如图7所示，该薄膜晶体管的制造方法可以包括：
步骤701、制造包括依次叠加的栅极图案、栅绝缘层、有源层图案以及源漏极图案的薄膜晶体管，源漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面包括：至少一个目标表面，目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案。
综上所述，由于本发明实施例提供的方法所制造的薄膜晶体管中，源极图案中朝向栅绝缘层的表面、漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面包括目标表面，且目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
图8为本发明实施例提供的另一种薄膜晶体管的制造方法的方法流程图，该薄膜晶体管可以为图1所示的薄膜晶体管，如图8所示，该薄膜晶体管的制造方法可以包括：
步骤801、形成栅极图案。
如图9所示，在步骤801中可以首先采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板W上沉积一层金属材料，得到金属材质层，然后采用一次构图工艺对该金属材质层进行处理就可以得到栅极图案01。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对金属材质层进行处理包括：在金属材质层上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在金属材质层上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可得到栅极图案01。
步骤802、在栅极图案的一侧形成栅绝缘层。
如图10所示，可以在栅极图案01上涂覆一层栅绝缘层02。
步骤803、在栅绝缘层远离栅极图案的一侧形成有源层图案、第一目标图案和第二目标图案，第一目标图案中朝向栅绝缘层的表面以及第二目标图案中朝向栅绝缘层的表面均为目标表面。
如图11所示，可以首先在栅绝缘层02远离栅极图案01的一侧形成氧化物半导体材质层07，然后，如图12所示，在氧化物半导体材质层06远离栅绝缘层02的一侧形成光刻胶层08。
之后，如图13所示，就可以采用灰度掩膜板对光刻胶层08进行曝光处理和显影处理，得到光刻胶图案09，该光刻胶图案08可以包括第一光刻胶区091、两个第二光刻胶区092和光刻胶完全去除区093，且第一光刻胶区091的光刻胶厚度大于第二光刻胶区092的光刻胶厚度。
在得到光刻胶图案09后，如图14所示，可以透过光刻胶图案09对氧化物半导体材质层07进行刻蚀处理，去除与光刻胶完全去除区093对应的氧化物半导体，得到与第一光刻胶区091对应的第一氧化物半导体区X1，以及与两个第二光刻胶区092对应的两个第二氧化物半导体区X2。
然后，如图15所示，可以对光刻胶图案09进行灰化处理，去除第二光刻胶区092的光刻胶，并减薄第一光刻胶区091的光刻胶；
如图16所示，在减薄第一光刻胶区091的光刻胶后，可以对两个第二氧化物半导体区X2的氧化物半导体进行还原处理(如向第二半导体区的氧化物半导体输入还原气体：氢气或氨气)，得到第一目标图案041和第二目标图案051，第一目标图案041的材质和第二目标图案051的材质均可以为还原态的氧化物半导体；
如图17所示，在得到第一目标图案和第二目标图案后，可以剥离第一光刻胶区091的光刻胶，得到有源层图案03，有源层图案03可以包括第一氧化物半导体区091的氧化物半导体。
步骤804、在第一目标图案远离栅绝缘层一侧形成第一电极主体图案，以及在第二目标图案远离栅绝缘层的一侧形成第二电极主体图案。
如图18所示，在得到第一目标图案、第二目标图案和有源层图案后，可以在第一目标图案041远离栅绝缘层02的一侧形成第一电极主体图案042，在第二目标图案051远离栅绝缘层02的一侧形成第二电极主体图案052。
可选的，第一目标图案041中朝向栅绝缘层02的表面以及第二目标图案051中朝向栅绝缘层02的表面均为目标表面X。也即是，当光线射入第一目标图案041和第二目标图案051时，光线能够在第一目标图案041上的目标表面和第二目标图案051上的目标表面上进行漫反射，从而使得部分光线无法射入栅极图案01，更无法被栅极图案反射至有源层图案03，从而阻止部分光线射入有源层图案03。
如图2所示，第一目标图案041和第二目标图案051均可以围绕有源层图案03设置，且第一目标图案041和第二目标图案051均与有源层图案03不连接，第一电极主体图案042和第二电极主体图案052均可以与有源层图案03相连接。也即是，为了尽可能的阻止更多的光线进入有源层图案03，可以将第一目标图案041和第二目标图案051均围绕有源层图案03设置，且为了保证有源层图案03的特性不受到第一目标图案041和第二目标图案051的影响，可以设置第一目标图案041和第二目标图案051均与有源层图案03不相连接。
进一步的，在步骤804之后，还可以在第一电极主体图案042和第二电极主体图案052远离栅绝缘层02的一侧形成如图1所示的钝化层Y。
由于本发明实施例中，第一目标图案的材质为还原态的氧化物半导体，有源层图案的材质为氧化物半导体。因此，可以首先形成氧化物半导体层，然后采用一次构图工艺同时形成第一氧化物半导体区和第二氧化物半导体区。其中的第一氧化物半导体区的氧化物半导体也即是有源层图案。之后，可以仅仅对第二氧化物半导体区的氧化物半导体进行还原处理，得到第一目标图案。也即是，在形成第一目标图案和有源层图案的过程中，仅仅采用了一次构图工艺，因此制造整个薄膜晶体管的速度较快。
综上所述，由于本发明实施例提供的方法所制造的薄膜晶体管中，源极图案中朝向栅绝缘层的表面、漏极图案中朝向栅绝缘层的表面以及栅极图案中朝向栅绝缘层的表面包括目标表面，且目标表面能够对射入目标表面的光线进行漫反射，以阻止部分光线射入有源层图案，从而减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
图19为本发明实施例提供的又一种薄膜晶体管的制造方法的方法流程图，该薄膜晶体管可以为图4、图5或图6所示的薄膜晶体管，如图19所示，该薄膜晶体管的制造方法可以包括：
步骤1901、制造包括栅极图案、栅绝缘层、有源层图案、源漏极图案以及光吸收图案的薄膜晶体管；其中，栅极图案、栅绝缘层、有源层图案以及源漏极图案依次叠加，光吸收图案设置在栅绝缘层的至少一侧，光吸收图案能够对射入光吸收图案的光线进行吸收，以阻止光线射入有源层图案；光吸收图案在栅绝缘层上的正投影区域为目标区域，源漏极图案在栅绝缘层上的正投影区域与有源层图案在栅绝缘层上的正投影区域组成参考区域，目标区域与参考区域存在重叠。
可选的，当本发明实施例提供的薄膜晶体管的制造方法所制造的薄膜晶体管如图4所示时，光吸收图案06设置在栅绝缘层02靠近栅极图案01的一侧，且光吸收图案06覆盖栅极图案01。该薄膜晶体管的制造方法可以包括：在衬底基板上形成栅极图案；在形成有栅极图案的衬底基板上形成光吸收层；在形成有光吸收层的衬底基板上形成栅绝缘层；在形成有栅绝缘层的衬底基板上形成有源层图案；在形成有有源层图案的衬底基板上形成源漏极图案。
可选的，当本发明实施例提供的薄膜晶体管的制造方法所制造的薄膜晶体管如图5所示时，光吸收图案06还可以设置在栅绝缘层02远离栅极图案01的一侧，且目标区域A与有源层图案03在栅绝缘层02上的正投影区域重合，该薄膜晶体管的制造方法可以包括：在衬底基板上形成栅极图案；在形成有栅极图案的衬底基板上形成栅绝缘层；在形成有栅绝缘层的衬底基板上形成光吸收图案，在形成有光吸收图案的衬底基板上形成有源层图案；在形成有有源层图案的衬底基板上形成源漏极图案(包括源极图案和漏极图案)。
可选的，当本发明实施例提供的薄膜晶体管的制造方法所制造的薄膜晶体管如图6所示时，光吸收图案06可以设置在栅绝缘层02远离栅极图案01的一侧，目标区域A与有源层图案03在栅绝缘层02上的正投影区域不重叠，且与源漏极图案在栅绝缘层02上的正投影区域存在重叠，该薄膜晶体管的制造方法可以包括：在衬底基板上形成栅极图案；在形成有栅极图案的衬底基板上形成栅绝缘层；在形成有栅绝缘层的衬底基板上形成光吸收图案，在形成有光吸收图案的衬底基板上形成有源层图案；在形成有有源层图案的衬底基板上形成源漏极图案。
需要说明的是，无论制造的薄膜晶体管如图4、图5还是图6所示，均需要保证目标区域与参考区域存在重叠，从而能够保证光吸收图案能够吸收即将要射入有源层图案的光线。
综上所述，由于本发明实施例提供的方法所制造的薄膜晶体管包括光吸收图案，且光吸收图案在栅绝缘层上的正投影区域为目标区域，源漏极图案在栅绝缘层上的正投影区域和有源层图案在栅绝缘层上的正投影区域组成参考区域，目标区域与参考区域存在重叠，从而使得射入有源层与栅极图案之间的光线能够被光吸收图案吸收，减少了射入有源层图案的目标光线的光线量，减小了有源层图案的伏安特性曲线偏移的程度，从而减弱了目标光线对薄膜晶体管正常工作的影响程度。
如图20所示，本发明实施例提供了一种阵列基板，该阵列基板可以包括衬底基板W，以及形成在衬底基板W上阵列排布的多个薄膜晶体管0，该多个薄膜晶体管中的每个薄膜晶体管均可以为图1至图6任一所示的薄膜晶体管。
本发明实施例提供了一种显示装置，该显示装置可以包括图20所示的阵列基板。示例的，该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，本发明实施例提供的薄膜晶体管实施例、薄膜晶体管的制造方法实施例、阵列基板实施例以及显示装置实施例均可以互相参考，本发明实施例对此不做限定。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案，
所述源极图案中朝向所述栅绝缘层的表面、所述漏极图案中朝向所述栅绝缘层的表面以及所述栅极图案中朝向所述栅绝缘层的表面中，存在至少一个表面为目标表面，所述目标表面能够对射入所述目标表面的光线进行漫反射，以阻止部分光线射入所述有源层图案。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述源极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第一目标图案，以及设置在所述第一目标图案远离所述栅极图案一侧的第一电极主体图案；
所述漏极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第二目标图案，以及设置在所述第二目标图案远离所述栅极图案一侧的第二电极主体图案；
所述第一目标图案中朝向所述栅绝缘层的表面，以及所述第二目标图案中朝向所述栅绝缘层的表面均为所述目标表面。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层图案的材质为氧化物半导体，所述第一目标图案的材质和所述第二目标图案的材质均为还原态的氧化物半导体，
所述第一目标图案和所述第二目标图案均围绕所述有源层图案设置，且与所述有源层图案不连接，所述第一电极主体图案和所述第二电极主体图案均与所述有源层图案相连接。
4.根据权利要求1至3任一所述的薄膜晶体管，其特征在于，
所述栅极图案包括：第三电极主体图案，以及设置在所述第三电极主体图案一侧的第三目标图案，所述栅绝缘层设置在所述第三目标图案远离所述第三电极主体图案的一侧，所述第三目标图案中远离所述第三电极主体图案的表面为所述目标表面。
5.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：栅极图案、栅绝缘层、有源层图案、源漏极图案以及光吸收图案，
其中，所述栅极图案、所述栅绝缘层、所述有源层图案以及所述源漏极图案依次叠加，所述光吸收图案设置在所述栅绝缘层的至少一侧，所述光吸收图案能够对射入所述光吸收图案的光线进行吸收，以阻止光线射入所述有源层图案；
所述光吸收图案在所述栅绝缘层上的正投影区域为目标区域，所述源漏极图案在所述栅绝缘层上的正投影区域与所述有源层图案在所述栅绝缘层上的正投影区域组成参考区域，所述目标区域与所述参考区域存在重叠。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述光吸收图案设置在所述栅绝缘层靠近所述栅极图案的一侧，且所述光吸收图案覆盖所述栅极图案；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，且所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域重合；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域不重叠，且与所述源漏极图案在所述栅绝缘层上的正投影区域存在重叠。
7.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，所述源极图案中朝向所述栅绝缘层的表面、所述漏极图案中朝向所述栅绝缘层的表面以及所述栅极图案中朝向所述栅绝缘层的表面中，存在至少一个表面为目标表面，所述目标表面能够对射入所述目标表面的光线进行漫反射，以阻止部分光线射入所述有源层图案。
8.根据权利要求7所述的方法，其特征在于，所述源极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第一目标图案，以及设置在所述第一目标图案远离所述栅极图案一侧的第一电极主体图案，所述漏极图案包括：设置在所述栅绝缘层远离所述栅极图案一侧的第二目标图案，以及设置在所述第二目标图案远离所述栅极图案一侧的第二电极主体图案；
所述制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，包括：
形成栅极图案；
在所述栅极图案的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述栅极图案的一侧形成所述有源层图案、所述第一目标图案和所述第二目标图案，所述第一目标图案中朝向所述栅绝缘层的表面，以及所述第二目标图案中朝向所述栅绝缘层的表面均为所述目标表面；
在所述第一目标图案远离所述栅极图案一侧形成所述第一电极主体图案，以及在所述第二目标图案远离所述栅绝缘层的一侧形成所述第二电极主体图案。
9.根据权利要求8所述的方法，其特征在于，所述在所述栅绝缘层远离所述栅极图案的一侧形成所述有源层图案、所述第一目标图案和所述第二目标图案，包括：
在所述栅绝缘层远离所述栅极图案的一侧形成氧化物半导体材质层；
在所述氧化物半导体材质层远离所述栅极图案的一侧形成光刻胶层；
采用灰度掩膜板对所述光刻胶层进行曝光处理和显影处理，得到光刻胶图案，所述光刻胶图案包括第一光刻胶区、两个第二光刻胶区和光刻胶完全去除区，且所述第一光刻胶区的光刻胶厚度大于所述第二光刻胶区的光刻胶厚度；
透过所述光刻胶图案对所述氧化物半导体材质层进行刻蚀处理，去除与所述光刻胶完全去除区对应的氧化物半导体，得到与所述第一光刻胶区对应的第一氧化物半导体区，以及与所述两个第二光刻胶区对应的两个第二氧化物半导体区；
对所述光刻胶图案进行灰化处理，去除所述两个第二光刻胶区的光刻胶，并减薄所述第一光刻胶区的光刻胶；
对所述两个第二氧化物半导体区的氧化物半导体进行还原处理，得到所述第一目标图案和所述第二目标图案，所述第一目标图案的材质和所述第二目标图案的材质均为还原态的氧化物半导体；
剥离所述第一光刻胶区的光刻胶，得到所述有源层图案，所述有源层图案包括所述第一氧化物半导体区的氧化物半导体。
10.根据权利要求9所述的方法，其特征在于，
所述第一目标图案和所述第二目标图案均围绕所述有源层图案设置，且与所述有源层图案不连接，所述第一电极主体图案和所述第二电极主体图案均与所述有源层图案相连接。
11.根据权利要求7至10任一所述的方法，其特征在于，所述栅极图案包括：第三电极主体图案，以及设置在所述第三电极主体图案一侧的第三目标图案，
所述制造包括依次叠加的栅极图案、栅绝缘层、有源层图案、源极图案以及漏极图案的薄膜晶体管，包括：
形成所述第三电极主体图案；
在所述第三电极主体图案的一侧形成所述第三目标图案，所述第三目标图案中远离所述第三电极主体图案的表面为所述目标表面；
在所述第三目标图案远离所述第三电极主体的一侧形成所述栅绝缘层；
在所述栅绝缘层远离所述第三电极主体图案的一侧形成所述有源层图案；
在所述有源层图案远离所述栅极图案一侧形成所述源极图案和所述漏极图案。
12.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
制造包括栅极图案、栅绝缘层、有源层图案、源漏极图案以及光吸收图案的薄膜晶体管；
其中，所述栅极图案、所述栅绝缘层、所述有源层图案以及所述源漏极图案依次叠加，所述光吸收图案设置在所述栅绝缘层的至少一侧，所述光吸收图案能够对射入所述光吸收图案的光线进行吸收，以阻止光线射入所述有源层图案；
所述光吸收图案在所述栅绝缘层上的正投影区域为目标区域，所述源漏极图案在所述栅绝缘层上的正投影区域与所述有源层图案在所述栅绝缘层上的正投影区域组成参考区域，所述目标区域与所述参考区域存在重叠。
13.根据权利要求12所述的方法，其特征在于，
所述光吸收图案设置在所述栅绝缘层靠近所述栅极图案的一侧，且所述光吸收图案覆盖所述栅极图案；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，且所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域重合；
或者，所述光吸收图案设置在所述栅绝缘层远离所述栅极图案的一侧，所述目标区域与所述有源层图案在所述栅绝缘层上的正投影区域不重叠，且与所述源漏极图案在所述栅绝缘层上的正投影区域存在重叠。
14.一种阵列基板，其特征在于，所述阵列基板包括权利要求1至6任一所述的薄膜晶体管。
15.一种显示装置，其特征在于，所述显示装置包括权利要求14所述的阵列基板。
CN201710329780.8A 2017-05-11 2017-05-11 薄膜晶体管及其制造方法、阵列基板、显示装置 Active CN107123687B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710329780.8A CN107123687B (zh) 2017-05-11 2017-05-11 薄膜晶体管及其制造方法、阵列基板、显示装置
PCT/CN2017/115638 WO2018205596A1 (zh) 2017-05-11 2017-12-12 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
US16/063,743 US11417769B2 (en) 2017-05-11 2017-12-12 Thin film transistor and method for manufacturing same, array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710329780.8A CN107123687B (zh) 2017-05-11 2017-05-11 薄膜晶体管及其制造方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN107123687A true CN107123687A (zh) 2017-09-01
CN107123687B CN107123687B (zh) 2020-03-13

Family

ID=59728039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710329780.8A Active CN107123687B (zh) 2017-05-11 2017-05-11 薄膜晶体管及其制造方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US11417769B2 (zh)
CN (1) CN107123687B (zh)
WO (1) WO2018205596A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205596A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
CN110364566A (zh) * 2019-07-19 2019-10-22 京东方科技集团股份有限公司 晶体管及其制作方法、晶体管器件、显示基板及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043475A1 (en) * 2011-08-17 2013-02-21 Samsung Mobile Display Co., Ltd. Transistors and electronic devices including the transistors
CN104716197A (zh) * 2015-03-25 2015-06-17 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及制作方法和阵列基板、显示装置
CN106229344A (zh) * 2016-08-19 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管、其制备方法及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002303883A (ja) * 2001-04-06 2002-10-18 Matsushita Electric Ind Co Ltd 半透過型アクティブ素子アレイ基板及びその製造方法
KR101479998B1 (ko) * 2008-08-12 2015-01-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106057909B (zh) * 2016-07-22 2019-03-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106328714A (zh) * 2016-08-12 2017-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106653776B (zh) * 2017-01-20 2019-07-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN107123687B (zh) * 2017-05-11 2020-03-13 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043475A1 (en) * 2011-08-17 2013-02-21 Samsung Mobile Display Co., Ltd. Transistors and electronic devices including the transistors
CN104716197A (zh) * 2015-03-25 2015-06-17 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及制作方法和阵列基板、显示装置
CN106229344A (zh) * 2016-08-19 2016-12-14 京东方科技集团股份有限公司 薄膜晶体管、其制备方法及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205596A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
US11417769B2 (en) 2017-05-11 2022-08-16 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing same, array substrate, display panel and display device
CN110364566A (zh) * 2019-07-19 2019-10-22 京东方科技集团股份有限公司 晶体管及其制作方法、晶体管器件、显示基板及装置
CN110364566B (zh) * 2019-07-19 2023-07-25 京东方科技集团股份有限公司 晶体管及其制作方法、晶体管器件、显示基板及装置

Also Published As

Publication number Publication date
US20210167220A1 (en) 2021-06-03
US11417769B2 (en) 2022-08-16
WO2018205596A1 (zh) 2018-11-15
CN107123687B (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US20190019813A1 (en) Display panel, its manufacturing method, and display device
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN109671726A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN104183648B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106449667B (zh) 阵列基板及其制作方法、显示装置
CN104793416B (zh) 一种阵列基板及其制作方法和显示面板
CN107464820A (zh) Esl型tft基板及其制作方法
CN107123687A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104678643A (zh) 显示基板及显示面板的制作方法
CN102709234A (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN106601754A (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN107086181A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN104078470A (zh) 阵列基板及其制作方法、显示装置
US10340296B2 (en) Array substrate and display device
CN109742029A (zh) 薄膜晶体管及制备方法、阵列基板的制备方法及显示装置
CN107463024A (zh) 显示基板及其制造方法、显示面板
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN102683593A (zh) 一种有机薄膜晶体管阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant