JP2002303883A - 半透過型アクティブ素子アレイ基板及びその製造方法 - Google Patents
半透過型アクティブ素子アレイ基板及びその製造方法Info
- Publication number
- JP2002303883A JP2002303883A JP2001108943A JP2001108943A JP2002303883A JP 2002303883 A JP2002303883 A JP 2002303883A JP 2001108943 A JP2001108943 A JP 2001108943A JP 2001108943 A JP2001108943 A JP 2001108943A JP 2002303883 A JP2002303883 A JP 2002303883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- active element
- electrode
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 生産効率を損なうことなく反射効率を高く維
持することができる半透過型アクティブ素子アレイ基板
及びその製造方法を提供する。 【解決手段】 液晶表示装置を構成するアクティブ素子
アレイ基板として、ゲート電極１２と同一レイヤー上に
形成された第１の反射層１３と、α−Ｓｉ膜１５及びオ
ーミックコンタクト層１５と同一レイヤー上に形成され
た凹凸層１７と、ソース電極１８及びドレイン電極１９
と同一レイヤー上に形成された第２の反射層２０を交差
させることにより画素部に拡散反射領域と透過領域を備
える。
持することができる半透過型アクティブ素子アレイ基板
及びその製造方法を提供する。 【解決手段】 液晶表示装置を構成するアクティブ素子
アレイ基板として、ゲート電極１２と同一レイヤー上に
形成された第１の反射層１３と、α−Ｓｉ膜１５及びオ
ーミックコンタクト層１５と同一レイヤー上に形成され
た凹凸層１７と、ソース電極１８及びドレイン電極１９
と同一レイヤー上に形成された第２の反射層２０を交差
させることにより画素部に拡散反射領域と透過領域を備
える。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報処理端末や映
像機器に用いられる液晶表示装置を構成するアクティブ
素子アレイ基板及びその製造方法に関する。特に入射光
を反射することによる表示とバックライト光を透過する
ことによる表示を行う半透過型アクティブ素子アレイ基
板及びその製造方法に関する。
像機器に用いられる液晶表示装置を構成するアクティブ
素子アレイ基板及びその製造方法に関する。特に入射光
を反射することによる表示とバックライト光を透過する
ことによる表示を行う半透過型アクティブ素子アレイ基
板及びその製造方法に関する。
【０００２】
【従来の技術】半透過型液晶表示装置は、自然光や室内
照明等が存在する周囲が明るい環境下においては、表示
装置前面側から入射してくる外光を半透過板で反射させ
ながら表示を行い、自然光や室内照明等が存在しない周
囲が暗い環境下においては、背面側からのバックライト
光を透過させて表示を行うようにすることで、周囲の環
境に左右されず、一定の表示品質を保持することができ
る点に特徴を有する。
照明等が存在する周囲が明るい環境下においては、表示
装置前面側から入射してくる外光を半透過板で反射させ
ながら表示を行い、自然光や室内照明等が存在しない周
囲が暗い環境下においては、背面側からのバックライト
光を透過させて表示を行うようにすることで、周囲の環
境に左右されず、一定の表示品質を保持することができ
る点に特徴を有する。
【０００３】半透過型アクティブ素子アレイ基板として
は、例えば特開平１１−１８３８９２号公報において開
示されているような構成が、一般的に良く用いられてい
る。図１４は、このような従来の半透過型アクティブ素
子アレイ基板の正面図を示している。
は、例えば特開平１１−１８３８９２号公報において開
示されているような構成が、一般的に良く用いられてい
る。図１４は、このような従来の半透過型アクティブ素
子アレイ基板の正面図を示している。
【０００４】図１４において、１２はゲート電極を、１
５はα−Ｓｉ膜を、１８はソース電極を、１９はドレイ
ン電極を、２０は第２の反射層を、２３は透明画素電極
を、それぞれ示している。
５はα−Ｓｉ膜を、１８はソース電極を、１９はドレイ
ン電極を、２０は第２の反射層を、２３は透明画素電極
を、それぞれ示している。
【０００５】図１４に示すように、透明画素電極２３上
の一部分に第２の反射層２０を設けることによって、周
囲が明るい環境下においては、外光を第２の反射層２０
によって反射させながら表示を行い、周囲が暗い環境下
においては、透明画素電極部２３のうち第２の反射層２
０が存在しない部分からバックライト光を透過させるこ
とによって表示を行うようになっている。
の一部分に第２の反射層２０を設けることによって、周
囲が明るい環境下においては、外光を第２の反射層２０
によって反射させながら表示を行い、周囲が暗い環境下
においては、透明画素電極部２３のうち第２の反射層２
０が存在しない部分からバックライト光を透過させるこ
とによって表示を行うようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半透過型アクティブ素子アレイ基板にお
いては、第２の反射層２０による外光の反射で表示を行
う場合に、第２の反射層２０が平面部分を多く有する反
射層であるため反射光自体に正反射成分が多く含まれて
おり、所望の拡散反射性能を得ることが困難であるとい
う問題点があった。
たような従来の半透過型アクティブ素子アレイ基板にお
いては、第２の反射層２０による外光の反射で表示を行
う場合に、第２の反射層２０が平面部分を多く有する反
射層であるため反射光自体に正反射成分が多く含まれて
おり、所望の拡散反射性能を得ることが困難であるとい
う問題点があった。
【０００７】また、かかる問題点を解消するためには半
透過型アクティブ素子アレイ基板の背面に半透過反射板
を用いることも考えられるが、これでは液晶表示装置自
体の製造コストが上昇し、安価に液晶表示装置を提供す
ることが困難となってしまう。
透過型アクティブ素子アレイ基板の背面に半透過反射板
を用いることも考えられるが、これでは液晶表示装置自
体の製造コストが上昇し、安価に液晶表示装置を提供す
ることが困難となってしまう。
【０００８】本発明は上記課題に鑑み、生産効率を損な
うことなく反射効率を高く維持することができる半透過
型アクティブ素子アレイ基板及びその製造方法を提供す
ることを目的とする。
うことなく反射効率を高く維持することができる半透過
型アクティブ素子アレイ基板及びその製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる半透過型アクティブ素子アレイ基板
は、２枚の基板間に挟持された液晶を複数の画素電極を
介して駆動することによって画像を表示する液晶表示装
置における駆動用の半透過型アクティブ素子アレイ基板
であって、ゲート電極、ゲート絶縁膜、α−Ｓｉ膜、オ
ーミックコンタクト層、ソース電極、及びドレイン電極
によってアクティブ素子におけるチャネル部が形成さ
れ、ゲート電極と同一のレイヤ上に形成された第１の反
射層と、α−Ｓｉ膜及びオーミックコンタクト層と同一
のレイヤ上に形成された凹凸層と、ソース電極及びドレ
イン電極と同一のレイヤ上に形成された第２の反射層と
を重ね合わせることで形成される拡散反射領域と透過領
域を有する半透過層が形成されていることを特徴とす
る。
に本発明にかかる半透過型アクティブ素子アレイ基板
は、２枚の基板間に挟持された液晶を複数の画素電極を
介して駆動することによって画像を表示する液晶表示装
置における駆動用の半透過型アクティブ素子アレイ基板
であって、ゲート電極、ゲート絶縁膜、α−Ｓｉ膜、オ
ーミックコンタクト層、ソース電極、及びドレイン電極
によってアクティブ素子におけるチャネル部が形成さ
れ、ゲート電極と同一のレイヤ上に形成された第１の反
射層と、α−Ｓｉ膜及びオーミックコンタクト層と同一
のレイヤ上に形成された凹凸層と、ソース電極及びドレ
イン電極と同一のレイヤ上に形成された第２の反射層と
を重ね合わせることで形成される拡散反射領域と透過領
域を有する半透過層が形成されていることを特徴とす
る。
【００１０】かかる構成により、反射層に凹凸部分が形
成されていることによって、所望の拡散反射性能を容易
に確保することができ、全体として反射効率の高い半透
過型アクティブ素子アレイ基板を得ることが可能とな
る。
成されていることによって、所望の拡散反射性能を容易
に確保することができ、全体として反射効率の高い半透
過型アクティブ素子アレイ基板を得ることが可能とな
る。
【００１１】また、本発明にかかる半透過型アクティブ
素子アレイ基板は、ゲート電極、第１の反射層、ソース
電極、ドレイン電極、及び第２の反射層が、それぞれＣ
ｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金のいずれかである
ことが望ましい。
素子アレイ基板は、ゲート電極、第１の反射層、ソース
電極、ドレイン電極、及び第２の反射層が、それぞれＣ
ｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金のいずれかである
ことが望ましい。
【００１２】上記目的を達成するために本発明にかかる
半透過型アクティブ素子アレイ基板の製造方法は、２枚
の基板間に挟持された液晶を複数の画素電極を介して駆
動することによって画像を表示する液晶表示装置におけ
る駆動用の半透過型アクティブ素子アレイ基板の製造方
法であって、一方の基板上にゲート電極層を成膜した後
エッチングすることによって、ゲート電極と第１の反射
層を形成する工程と、ゲート電極及び第１の反射層の上
に、ゲート絶縁膜と、α−Ｓｉ膜と、オーミックコンタ
クト層とを成膜した後エッチングすることによって、凹
凸層を形成する工程と、凹凸層の上にソース・ドレイン
電極層を成膜した後エッチングすることによって、ソー
ス電極とドレイン電極と第２の反射層を形成する工程
と、ソース電極、ドレイン電極及び第２の反射層の上に
絶縁膜層を成膜した後エッチングすることによって、コ
ンタクトホールを形成する工程、あるいはこれらの上に
感光性有機絶縁膜を成膜した後フォトリソグラフィー法
によって、コンタクトホールを形成する工程の少なくと
も一方の工程と、コンタクトホールの上に透明電極層を
成膜した後エッチングすることによって、透明画素電極
を形成する工程を有することを特徴とする。
半透過型アクティブ素子アレイ基板の製造方法は、２枚
の基板間に挟持された液晶を複数の画素電極を介して駆
動することによって画像を表示する液晶表示装置におけ
る駆動用の半透過型アクティブ素子アレイ基板の製造方
法であって、一方の基板上にゲート電極層を成膜した後
エッチングすることによって、ゲート電極と第１の反射
層を形成する工程と、ゲート電極及び第１の反射層の上
に、ゲート絶縁膜と、α−Ｓｉ膜と、オーミックコンタ
クト層とを成膜した後エッチングすることによって、凹
凸層を形成する工程と、凹凸層の上にソース・ドレイン
電極層を成膜した後エッチングすることによって、ソー
ス電極とドレイン電極と第２の反射層を形成する工程
と、ソース電極、ドレイン電極及び第２の反射層の上に
絶縁膜層を成膜した後エッチングすることによって、コ
ンタクトホールを形成する工程、あるいはこれらの上に
感光性有機絶縁膜を成膜した後フォトリソグラフィー法
によって、コンタクトホールを形成する工程の少なくと
も一方の工程と、コンタクトホールの上に透明電極層を
成膜した後エッチングすることによって、透明画素電極
を形成する工程を有することを特徴とする。
【００１３】かかる構成により、反射層に凹凸部分が形
成されていることによって、所望の拡散反射性能を容易
に確保することができ、基板の背面に半透過反射板を用
いる必要もなくなることから、生産効率を損なうことな
く反射効率を高く維持することが可能となる。
成されていることによって、所望の拡散反射性能を容易
に確保することができ、基板の背面に半透過反射板を用
いる必要もなくなることから、生産効率を損なうことな
く反射効率を高く維持することが可能となる。
【００１４】また、本発明にかかる半透過型アクティブ
素子アレイ基板の製造方法は、ゲート電極、第１の反射
層、ソース電極、ドレイン電極、及び第２の反射層が、
それぞれＣｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金のいず
れかであることが望ましい。
素子アレイ基板の製造方法は、ゲート電極、第１の反射
層、ソース電極、ドレイン電極、及び第２の反射層が、
それぞれＣｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金のいず
れかであることが望ましい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態にかか
る半透過型アクティブ素子アレイ基板について、図面を
参照しながら説明する。図１は本実施の形態にかかる半
透過型アクティブ素子アレイ基板の断面図であり、図２
から図７は、図１に示す半透過型アクティブ素子アレイ
基板の製造工程を示した工程別断面図である。また図８
から図１３は、図１に示す半透過型アクティブ素子アレ
イ基板の製造工程を示した工程別正面図を示している。
る半透過型アクティブ素子アレイ基板について、図面を
参照しながら説明する。図１は本実施の形態にかかる半
透過型アクティブ素子アレイ基板の断面図であり、図２
から図７は、図１に示す半透過型アクティブ素子アレイ
基板の製造工程を示した工程別断面図である。また図８
から図１３は、図１に示す半透過型アクティブ素子アレ
イ基板の製造工程を示した工程別正面図を示している。
【００１６】以下、図２から図１３を参照しながら本実
施の形態にかかる半透過型アクティブ素子アレイ基板の
製造工程を説明する。まず、図２及び図８に示すよう
に、ガラス基板１１に厚さ２００ｎｍのＡｌ膜をスパッ
タリング法によって成膜した後、エッチング加工によっ
てゲート電極１２と第１の反射層１３を形成する。
施の形態にかかる半透過型アクティブ素子アレイ基板の
製造工程を説明する。まず、図２及び図８に示すよう
に、ガラス基板１１に厚さ２００ｎｍのＡｌ膜をスパッ
タリング法によって成膜した後、エッチング加工によっ
てゲート電極１２と第１の反射層１３を形成する。
【００１７】次に、図３及び図９に示すように、プラズ
マ化学気相蒸着法（以下、「ｐ−ＣＶＤ法」という。）
により、ゲート絶縁膜（ＳｉＮｘ）１４とα−Ｓｉ膜と
ｎ型α−Ｓｉ膜をそれぞれ２００ｎｍ、５０ｎｍ、５０
ｎｍの厚さに成膜した後、エッチング加工によってアク
ティブ素子のチャネル層となるα−Ｓｉ膜１５及びオー
ミックコンタクト層１６と凹凸層１７を形成する。
マ化学気相蒸着法（以下、「ｐ−ＣＶＤ法」という。）
により、ゲート絶縁膜（ＳｉＮｘ）１４とα−Ｓｉ膜と
ｎ型α−Ｓｉ膜をそれぞれ２００ｎｍ、５０ｎｍ、５０
ｎｍの厚さに成膜した後、エッチング加工によってアク
ティブ素子のチャネル層となるα−Ｓｉ膜１５及びオー
ミックコンタクト層１６と凹凸層１７を形成する。
【００１８】そして、図４及び図１０に示すように、厚
さ２００ｎｍのＡｌ膜をスパッタリング法によって成膜
した後、エッチング加工によってソース電極１８とドレ
イン電極１９、及び第２の反射層２０を形成する。
さ２００ｎｍのＡｌ膜をスパッタリング法によって成膜
した後、エッチング加工によってソース電極１８とドレ
イン電極１９、及び第２の反射層２０を形成する。
【００１９】次に、図５及び図１１に示すように、厚さ
２００ｎｍの絶縁膜（ＳｉＮｘ）２１をｐ−ＣＶＤ法に
よって成膜した後、エッチング加工によってコンタクト
ホールを形成する。
２００ｎｍの絶縁膜（ＳｉＮｘ）２１をｐ−ＣＶＤ法に
よって成膜した後、エッチング加工によってコンタクト
ホールを形成する。
【００２０】そして、図６及び図１２に示すように、ア
クリル系感光性樹脂を用いて厚さ３μｍの有機絶縁膜２
２を塗布し、フォトリソグラフィー法によってコンタク
トホールを形成する。
クリル系感光性樹脂を用いて厚さ３μｍの有機絶縁膜２
２を塗布し、フォトリソグラフィー法によってコンタク
トホールを形成する。
【００２１】次に、図７及び図１３に示すように、厚さ
１５０ｎｍのＩＴＯ膜をスパッタリング法によって成膜
した後、かかるＩＴＯ膜がコンタクトホールを通してド
レイン電極１９及び第２の反射膜２０と繋がるようにパ
ターニングを行うことによって透明画素電極２３を形成
し、半透過型液晶表示装置におけるアクティブ素子アレ
イ基板を完成させる。
１５０ｎｍのＩＴＯ膜をスパッタリング法によって成膜
した後、かかるＩＴＯ膜がコンタクトホールを通してド
レイン電極１９及び第２の反射膜２０と繋がるようにパ
ターニングを行うことによって透明画素電極２３を形成
し、半透過型液晶表示装置におけるアクティブ素子アレ
イ基板を完成させる。
【００２２】このようにして得られた本実施の形態にか
かる半透過型アクティブ素子アレイ基板によれば、反射
層に凹凸層が形成されていることによって、反射光自体
に正反射成分が含まれることが少なくなり、所望の拡散
反射性能を得ることができることによって拡散反射効率
が高くなり、従来の製造工程と比較して新たな製造工程
が加わらないことから生産効率を損なうこともない。
かる半透過型アクティブ素子アレイ基板によれば、反射
層に凹凸層が形成されていることによって、反射光自体
に正反射成分が含まれることが少なくなり、所望の拡散
反射性能を得ることができることによって拡散反射効率
が高くなり、従来の製造工程と比較して新たな製造工程
が加わらないことから生産効率を損なうこともない。
【００２３】
【発明の効果】以上のように本発明にかかる半透過型ア
クティブ素子アレイ基板及びその製造方法によれば、特
に製造工程数を増やすこと無く、反射層に凹凸部分を生
成することができる。それによって、生産効率を損なう
ことなく反射効率の高い半透過型アクティブ素子アレイ
基板及びその製造方法を得ることが可能となる。
クティブ素子アレイ基板及びその製造方法によれば、特
に製造工程数を増やすこと無く、反射層に凹凸部分を生
成することができる。それによって、生産効率を損なう
ことなく反射効率の高い半透過型アクティブ素子アレイ
基板及びその製造方法を得ることが可能となる。
【図１】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の断面図
ィブ素子アレイ基板の断面図
【図２】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図３】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図４】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図５】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図６】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図７】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別断面図
ィブ素子アレイ基板の工程別断面図
【図８】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別正面図
ィブ素子アレイ基板の工程別正面図
【図９】 本発明の実施の形態にかかる半透過型アクテ
ィブ素子アレイ基板の工程別正面図
ィブ素子アレイ基板の工程別正面図
【図１０】 本発明の実施の形態にかかる半透過型アク
ティブ素子アレイ基板の工程別正面図
ティブ素子アレイ基板の工程別正面図
【図１１】 本発明の実施の形態にかかる半透過型アク
ティブ素子アレイ基板の工程別正面図
ティブ素子アレイ基板の工程別正面図
【図１２】 本発明の実施の形態にかかる半透過型アク
ティブ素子アレイ基板の工程別正面図
ティブ素子アレイ基板の工程別正面図
【図１３】 本発明の実施の形態にかかる半透過型アク
ティブ素子アレイ基板の工程別正面図
ティブ素子アレイ基板の工程別正面図
【図１４】 従来の半透過型アクティブ素子アレイ基板
の正面図
の正面図
１１ 基板 １２ ゲート電極 １３ 第１の反射層 １４ ゲート絶縁膜 １５ α−Ｓｉ膜 １６ オーミックコンタクト層 １７ 凹凸層 １８ ソース電極 １９ ドレイン電極 ２０ 第２の反射層 ２１ 有機絶縁膜 ２２ 透明画素電極
フロントページの続き (72)発明者 櫻井 芳亘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 坪井 伸行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 JA26 JA29 JA38 JA42 JB07 JB13 JB23 JB32 JB38 JB57 KA05 KB24 MA08 MA13 MA17 MA27 MA35 MA37 NA27 NA29 PA12 5C094 AA11 AA43 AA44 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA06 EB02 ED11 ED13 FA01 FA02 FB02 FB12 FB14 FB15 GB10
Claims (4)
- 【請求項１】 ２枚の基板間に挟持された液晶を複数の
画素電極を介して駆動することによって画像を表示する
液晶表示装置における駆動用の半透過型アクティブ素子
アレイ基板であって、 ゲート電極、ゲート絶縁膜、α−Ｓｉ膜、オーミックコ
ンタクト層、ソース電極、及びドレイン電極によってア
クティブ素子におけるチャネル部が形成され、 前記ゲート電極と同一のレイヤ上に形成された第１の反
射層と、前記α−Ｓｉ膜及び前記オーミックコンタクト
層と同一のレイヤ上に形成された凹凸層と、前記ソース
電極及び前記ドレイン電極と同一のレイヤ上に形成され
た第２の反射層とを重ね合わせることで形成される拡散
反射領域と透過領域を有する半透過層が形成されている
ことを特徴とする半透過型アクティブ素子アレイ基板。 - 【請求項２】 前記ゲート電極、前記第１の反射層、前
記ソース電極、前記ドレイン電極、及び前記第２の反射
層が、それぞれＣｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金
のいずれかである請求項１記載の半透過型アクティブ素
子アレイ基板。 - 【請求項３】 ２枚の基板間に挟持された液晶を複数の
画素電極を介して駆動することによって画像を表示する
液晶表示装置における駆動用の半透過型アクティブ素子
アレイ基板の製造方法であって、 一方の前記基板上にゲート電極層を成膜した後エッチン
グすることによって、ゲート電極と第１の反射層を形成
する工程と、 前記ゲート電極及び前記第１の反射層の上に、ゲート絶
縁膜と、α−Ｓｉ膜と、オーミックコンタクト層とを成
膜した後エッチングすることによって、凹凸層を形成す
る工程と、 前記凹凸層の上にソース・ドレイン電極層を成膜した後
エッチングすることによって、ソース電極とドレイン電
極と第２の反射層を形成する工程と、 前記ソース電極、前記ドレイン電極及び前記第２の反射
層の上に絶縁膜層を成膜した後エッチングすることによ
って、コンタクトホールを形成する工程、あるいはこれ
らの上に感光性有機絶縁膜を成膜した後フォトリソグラ
フィー法によって、コンタクトホールを形成する工程の
少なくとも一方の工程と、 前記コンタクトホールの上に透明電極層を成膜した後エ
ッチングすることによって、透明画素電極を形成する工
程を有することを特徴とする半透過型アクティブ素子ア
レイ基板の製造方法。 - 【請求項４】 前記ゲート電極、前記第１の反射層、前
記ソース電極、前記ドレイン電極、及び前記第２の反射
層が、それぞれＣｒ、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金
のいずれかである請求項３記載の半透過型アクティブ素
子アレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108943A JP2002303883A (ja) | 2001-04-06 | 2001-04-06 | 半透過型アクティブ素子アレイ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108943A JP2002303883A (ja) | 2001-04-06 | 2001-04-06 | 半透過型アクティブ素子アレイ基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002303883A true JP2002303883A (ja) | 2002-10-18 |
Family
ID=18960991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108943A Pending JP2002303883A (ja) | 2001-04-06 | 2001-04-06 | 半透過型アクティブ素子アレイ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002303883A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100369258C (zh) * | 2006-02-24 | 2008-02-13 | 友达光电股份有限公司 | 有源元件阵列基板 |
| WO2018205596A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置 |
-
2001
- 2001-04-06 JP JP2001108943A patent/JP2002303883A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100369258C (zh) * | 2006-02-24 | 2008-02-13 | 友达光电股份有限公司 | 有源元件阵列基板 |
| WO2018205596A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置 |
| US11417769B2 (en) | 2017-05-11 | 2022-08-16 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing same, array substrate, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450197B2 (en) | Liquid crystal display device | |
| US7667800B2 (en) | Liquid crystal display device and method of fabricating the same | |
| CN107946318B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8241935B2 (en) | Method of fabricating liquid crystal display device having concave reflector | |
| EP1923732A1 (en) | Thin film transistor substrate for transflective displays and method of fabricating it | |
| KR100770472B1 (ko) | 액정표시소자용 어레이기판의 제조방법 | |
| JP2002229016A (ja) | 液晶表示装置とその製造方法及び画像表示応用装置 | |
| KR100913305B1 (ko) | 반투과형 액정표시장치 및 그 제조 방법 | |
| KR100803165B1 (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| JP2002303883A (ja) | 半透過型アクティブ素子アレイ基板及びその製造方法 | |
| JP2003005211A (ja) | 半透過型アクティブ素子アレイ基板およびその製造方法 | |
| JP2003315788A (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JP2003279967A (ja) | 液晶表示装置とその製造方法 | |
| JP2002090726A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002229049A (ja) | 液晶表示装置及びその製造方法 | |
| KR20110030209A (ko) | 반사투과형 액정표시장치 | |
| KR100717182B1 (ko) | 반투과형 액정표시장치의 어레이 기판 제조방법 | |
| KR20030010412A (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| JP2002040411A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001249358A (ja) | 液晶表示装置およびその製造方法 | |
| KR100887642B1 (ko) | 효율적인 반사영역을 가지는 요철 구조의 반사-투과형액정 표시 패널 및 이의 제조 방법 | |
| KR20030008788A (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| KR100945350B1 (ko) | 액정 표시소자 및 그 제조방법 | |
| KR20030039886A (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| KR100852169B1 (ko) | 액정표시장치 및 이에 이용되는 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |