CN107112334A - 光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法 - Google Patents

光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法 Download PDF

Info

Publication number
CN107112334A
CN107112334A CN201580062460.XA CN201580062460A CN107112334A CN 107112334 A CN107112334 A CN 107112334A CN 201580062460 A CN201580062460 A CN 201580062460A CN 107112334 A CN107112334 A CN 107112334A
Authority
CN
China
Prior art keywords
switch
pixel
electric capacity
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580062460.XA
Other languages
English (en)
Other versions
CN107112334B (zh
Inventor
须川成利
黑田理人
若嶋骏
若嶋骏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to CN201810124228.XA priority Critical patent/CN108183103B/zh
Publication of CN107112334A publication Critical patent/CN107112334A/zh
Application granted granted Critical
Publication of CN107112334B publication Critical patent/CN107112334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise

Abstract

本发明的一个课题在于提供一种对进一步发展产业、实现更放心更安全的社会作出大的贡献的光传感器、固体摄像装置以及它们的信号读出方法驱动。本发明的一个解决方法是一种光传感器，该光传感器具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，在该光传感器中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非LDD/MOS晶体管，且该传送开关的漏极区域中的杂质浓度为少50％的浓度的非LDD/MOS晶体管。

Description

光传感器及其信号读出方法、以及固体摄像装置及其信号读 出方法
技术领域
本发明涉及一种光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法。
背景技术
随着科学技术的进展、网络社会的渗透，光传感器、固体摄像装置的需求正在飞跃性地扩大。另一方面，应对高灵敏度/高速/宽动态范围/宽光波长频带的光传感器、应对静止图像/动态图像的固体摄像装置作为开拓新市场的必须项目而受到市场强烈需求。特别是动态范围更宽的光传感器、固体摄像装置在医用/医药/健康/护理市场、生命科学市场、形成放心安全社会所需的防灾、防止犯罪市场等中受到迫切期待。
作为动态范围宽的光传感器/固体摄像装置的例子，例如记载于专利文献1。
专利文献1：日本特开2005-328493号公报
发明内容
发明要解决的问题
然而，专利文献1所记载的光传感器/固体摄像装置确实具有比以往更宽的动态范围，但是动态范围的扩大区域是高照度侧，低照度侧没有超出以前的区域。因而，针对有时也要求微光量区域中的应对这部分的市场对策还未被开拓。因此，进一步发展产业、实现更放心更安全的社会依然是国际社会中的大问题。
本发明是鉴于上述的点而完成的，其主要目的在于提供一种对进一步发展产业、实现更放心更安全的社会作出大的贡献的光传感器和固体摄像装置以及它们的信号读出方法驱动。
本发明的其它目的在于提供一种能够基于单光子进行检测的、具备宽动态范围性能的光传感器和固体摄像装置以及它们的信号读出方法。
本发明的另一个其它目的在于提供一种具备从单光子光量区域至高照度光量区域的动态范围的、应对高灵敏度/高速/宽光波长频带的光传感器和固体摄像装置以及它们的信号读出方法。
本发明的另一个其它目的在于提供一种兼顾了能够进行单光子检测的高灵敏度性能和充足的高饱和性能的具备宽范围的动态范围性能的、应对高灵敏度/高速/宽光波长频带的光传感器和固体摄像装置以及它们的信号读出方法。
用于解决问题的方案
本发明是鉴于上述的点而刻苦努力研究开发出的结果，其一个特征是一种光传感器，具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，在该光传感器中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下。
本发明的其它特征是一种光传感器，按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，该光传感器具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管。
本发明的另外其它特征在于一种光传感器，在每个像素中具有受光元件、用于蓄积电荷的蓄积电容、用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关以及像素信号输出线，对所述像素信号输出线连接信号读出路径，其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下，所述信号读出路径被输入第一像素输出信号和第二像素输出信号，其中，该第一像素输出信号是利用所述浮动扩散电容进行电荷电压变换而得到的像素输出信号，该第二像素输出信号是使所述浮动扩散电容和横向溢出蓄积电容耦合并进行电荷电压变换而得到的像素输出信号，所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
本发明的另一个其它特征是多像素的光传感器，具备：像素列部，其平面地配置有像素部，各像素部具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下；像素信号输出线，其依次连接所述像素列部；以及信号读出路径部，在所述像素信号输出线的比连接有所述像素列部的排列中的最后的像素部的位置靠下游的位置，该信号读出路径部与所述像素信号输出连接，其中，所述信号读出路径部具有多个信号路径，在该多个信号路径中的至少两个信号路径中分别具备放大率不同的放大功能，所述放大功能中的至少一个放大功能的放大率大于1。
本发明的另外其它一个特征是一种光传感器的信号读出方法，使用光传感器，该光传感器具备：传感器部，其在每个像素部中具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下；像素信号输出线，其连接各像素部；以及信号读出路径，其与该像素信号输出线连接，在该光传感器的信号读出方法中，利用所述浮动扩散电容将对读出有贡献的电荷量的电荷进行电荷电压变换来形成第一像素输出信号，将所述浮动扩散电容和横向溢出蓄积电容耦合来将对读出有贡献的电荷量的电荷进行电荷电压变换从而形成第二像素输出信号，将这两个像素输出信号输入到所述信号读出路径，所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
本发明的另外其它一个特征是一种摄像装置，具有多个像素部，在各像素部中，按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，各像素部具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管，该多个像素部的所述受光元件(PD)二维地配置而构成像素阵列，该摄像装置具有像素列输出信号线，该像素列输出信号线依次连接所述多个像素部，该摄像装置具有连接于该像素列输出信号线的列电路部，该列电路部被输入第一像素输出信号和第二像素输出信号，该第一像素输出信号是利用所述浮动扩散电容进行电荷电压变换而得到的像素输出信号，该第二像素输出信号是使所述浮动扩散电容和横向溢出蓄积电容耦合并进行电荷电压变换而得到的像素输出信号，所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
本发明的另外其它一个特征在于一种摄像装置的信号读出方法，准备摄像装置，该摄像装置具有多个像素部，在各像素部中，按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，各像素部具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管，该多个像素部的所述受光元件(PD)二维地配置而构成像素阵列，该摄像装置具备：像素列输出信号线，其依次连接所述多个像素部，以及列电路部，其连接于该像素列输出信号线，在摄像装置的信号读出方法中，利用所述浮动扩散电容将对读出有贡献的电荷量的电荷进行电荷电压变换来形成第一像素输出信号，使所述浮动扩散电容和横向溢出蓄积电容耦合来将对读出有贡献的电荷量的电荷进行电荷电压变换从而形成第二像素输出信号，将这两个像素输出信号向所述信号读出路径输入，所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
发明的效果
根据本发明，能够提供一种具备从单光子光量区域至高照度光量区域的宽范围的动态范围性能的、应对高灵敏度/高速/宽光波长频带的光传感器和固体摄像装置以及它们的驱动方法，能够对进一步发展产业、实现更放心更安全的社会作出大的贡献。
附图说明
图1是示出本发明所涉及的CMOS图像传感器的像素电路和一列读出电路的优选实施方式的一例的电路图。
图2是从图1所示的电路图抽出像素电路部示出的等效电路图。
图3A是用于说明通常的MOSTr的构造的示意性构造截面图。
图3B是用于说明本发明所涉及的MOSTr的构造的示意性构造截面图。
图4A是示意性地示出在设置有通常的杂质浓度的扩散层的情况下所形成的耗尽层的宽度W的扩展状态的示意性构造截面图。
图4B是示意性地示出在如本发明那样设置有使杂质浓度与通常相比低浓度化的扩散层的情况下的耗尽层的宽度W的扩展状态的示意性构造截面图。
图5是用于说明将省略LDD形成和使扩散层低浓度化应用于具有图2所示的像素电路部101的器件的情况下的器件构造布局的示意性变形截面图。
图6A是用于说明光输入传感器像素部500的制造例的示意性工序图。
图6B是继图6A之后的示意性工序图。
图6C是继图6B之后的示意性工序图。
图6D是继图6C之后的示意性工序图。
图6E是继图6D之后的示意性工序图。
图6F是继图6E之后的示意性工序图。
图6G是继图6F之后的示意性工序图。
图6H是继图6G之后的示意性工序图。
图6I是继图6H之后的示意性工序图。
图6J是继图6I之后的示意性工序图。
图6K是继图6J之后的示意性工序图。
图6L是继图6K之后的示意性工序图。
图7是用于说明第1-1信号、第1-2信号、第2信号的光电变换特性的示意性说明概念图。
图8是示出浮动扩散输入换算的噪声电子数量与误读出概率的关系的曲线。
图9是示出输入换算噪声电子数量与电荷电压变换增益的关系的曲线。
图10是读出一个像素的信号的情况下的时序图。
图11是用于说明读出一个像素的信号的情况下的过程的流程图。
图12是示出在将发明所涉及的CMOS图像传感器应用于摄像装置的情况下的传感器部的优选实施方式的一例，是示出第一列的N个像素电路和一列读出电路的电路图。
图13是示意性地示出图12所示的摄像装置的传感器部整体的整体框图。
图14是示出像素选择开关单元(X)207和源极跟随开关单元(SF)208的示意性的布局图案的一例的图。
图15是示出像素选择开关单元(X)207和源极跟随开关单元(SF)208的示意性的布局图案的其它例子的图。
图16是示出像素选择开关单元(X)207和源极跟随开关单元(SF)208的示意性的布局图案的另一个其它例子的图。
具体实施方式
图1中示出作为示出本发明所涉及的CMOS光输入传感器的像素电路和一列读出电路的优选实施方式的一例(实施方式例1)的电路图。
通过设为图1的电路结构且设为后述的器件结构，能够兼顾光子检测的高灵敏度和高饱和性。
为了避免附图和说明变得复杂，图1图示了所需最小限度的部分以利用所需最小限度的说明来清晰地理解本发明的特征。
图1的电路100包括像素电路部101和列电路部102。
像素电路部101和列电路部102经由像素列输出信号线103电连接。在像素列输出信号线103的下方设置有电流源108。电流源108例如由MOS晶体管构成。
像素电路部101的等效电路图与专利文献1的图21的像素等效电路图相同。在图1的例子中，列电路部102包括三个列读出电路。用于输出第1-1信号102S1的第一列读出电路102HG成为如下结构：从上游侧起，第1-1信号102S1读出用的开关单元(SW/AMPEN)104HG、高增益放大器105HG、模拟存储器电路部106HG按该顺序排列并通过信号线107HG电连接。
关于模拟存储器电路部106HG，第1-1信号102S1用的开关单元(NS1H)106HG-1和电容(N1H)106HG-2在电气上串联连接，另外开关单元(SS1H)106HG-3和电容(S1H)106HG-4在电气上串联连接，并分别如图所示连接于信号线107HG。
用于输出第1-2信号102S2的第二列读出电路102LG也成为如下结构：从上游侧起，第1-2信号102S2读出用的开关单元(SW/AMPEN)104LG、低增益放大器105LG、模拟存储器电路部106LG按该顺序排列并通过信号线107LG电连接。
关于模拟存储器电路部106LG，开关单元(NS1)106LG-1和电容(N1)106LG-2在电气上串联连接，另外开关单元(SS1)106LG-3和电容(S1)106LG-4在电气上串联连接，并分别如图所示连接于信号线107LG。
输出第2信号102SN的第三列读出电路102N同所述第一列读出电路102HG和所述第二列读出电路102LG不同，模拟存储器电路部106N经由信号线107N1而与像素输出信号线103电连接。
关于模拟存储器电路部106N，开关单元(NS2)106N-1和电容(N2)106N-2在电气上串联连接，另外开关单元(SS2)106N-3和电容(S2)106N-4在电气上串联连接，并分别如图所示连接于信号线107N2。
列电路部102在一列的各像素电路部中共用。
通过设为图1的电路结构，能够提供一种能够兼顾单光子检测的高灵敏度特性和高饱和特性且具有宽动态范围性能的高灵敏度图像传感器。
在图1的例子中，在各列设置经由高增益放大器的路径(第一列读出电路部102HG)、经由低增益放大器的路径(第二列读出电路部102LG)、直接连接像素信号输出线的路径(第三列读出电路部102N)共计三个信号路径，在各个路径中配置有两个模拟存储器。
配置在列中的两个增益放大器在从像素电路部101读出高灵敏度的第1信号时使用，能够通过生成放大振幅而降低了后级的噪声的第1-1信号和原来的信号振幅的第1-2信号来获得超高灵敏度信号、高灵敏度信号。另外，能够使用直接连接像素信号输出线的路径以原来的信号振幅读出由像素电路部101获得的高饱和的第2信号来获得高饱和信号。即，基于上述说明过的三个信号，通过在极低照度的像素中使用超高灵敏度的第1-1信号、在高照度的像素中使用第2信号、在它们中间的照度的像素中使用第1-2信号，能够在从极低照度区域至高照度的范围内使用单一的曝光期间线性地获得影像信号。
在图1的说明中，标记序号前的“()”中的英文字母表示以下的技术意义。
AMPEN：“第1-1信号”和“第1-2信号”读出用开关
NS1H：“第1-1BG信号”采样用开关
SS1H：“第1-1光信号”采样用开关
N1H：“第1-1BG信号”保持用电容
S1H：“第1-1光信号”保持用电容
NS1：“第1-2BG信号”采样用开关
SS1：“第1-2光信号”采样用开关
N1：“第1-2BG信号”保持用电容
S1：“第1-2光信号”保持用电容
NS2：“第2BG信号”采样用开关
SS2：“第2光信号”采样用开关
N2：“第2BG信号”保持用电容
S2：“第2光信号”保持用电容
按照图2、图3A、图3B、图4A、图4B来说明本发明的特征。
图2是示出图1所示的电路100中的像素电路部101的图。
像素电路部101由光电二极管(PD)201、传送用开关单元(T)202、进行电荷电压变换的浮动扩散电容(CFD)(非固定浮动电容：Floating Diffusion Capacitor，有时也记为“CFD电容”)203、横向溢出蓄积电容(CLOFIC)(Lateral Overflow Integration Capacitor)204、溢出用开关单元(S)205、复位用开关单元(R)206、像素选择开关单元(X)207、源极跟随开关单元(SF)208构成。
溢出用开关单元(S)205是将CFD电容203和横向溢出蓄积电容(CLOFIC)204的电势耦合或者分开的溢出用的开关。
在图2中，“VR”意味着复位电压，“VDD”意味着电源电压。
在本发明中，像素电路部101中具有CLOFIC电容204，因此，像素电路部101以后有时也称为“LOFIC像素部”。
期望本发明中的像素电路101中的各开关单元优选是由MOS(Metal OxideSemiconductor：金属氧化物半导体)晶体管(MOSTr)等的FET(Field Effect Transistor：场效应晶体管)构成。
在图2中，传送用开关单元(T)202、溢出用开关单元(S)205、复位用开关单元(R)206、像素选择开关单元(X)207、源极跟随开关单元(SF)208的各开关单元由MOSTr构成。
本发明中的基本的信号路径如下。
即，输入到PD 201的光产生光电荷，产生的光电荷通过CFD 203的电容和CFD 203与CLOFIC 204的合计电容分别进行了电荷电压变换后经由SF 208向模拟存储器电路部106HG、106LG、106N中相应的模拟存储器电路部读出，在该模拟存储器电路部的模拟存储器中以电压信号被保持。之后，电压信号从模拟存储器被电容分开，经由输出缓冲器(未图示)向器件外部读出，通过ADC(Analog-Digital Convertor：模拟数字变换器)(未图示)向数字信号变换。
在该一系列的信号路径中，越到读出的后级而噪声越重叠，S/N越低，因此在本发明中，通过使读出路径的尽可能靠前级、特别是CFD 203中的电荷电压变换增益尽可能高增益化，来相对地减小读出路径后级的噪声，实现高S/N化。
本发明是基于以下内容而完成的：重复进行基于图2所示的像素电路部101，实际以输入传感器/器件进行器件设计/制造，测量传感器的灵敏度特性，分析/研究其结果，并将该研究结果反馈给设计/制造，在重复进行的过程中发现如果实现图2中用虚线○示出的位置的(栅极)交叠电容的最优化则能够达成本发明的目的。
构成电容(CFD)203的电容能够大致区分为如下五种：形成在器件的布线部的(1)布线寄生电容、在FD扩散层部中形成的(2)PN结电容、在像素SF部中形成的(3)栅极/基板寄生电容、(4)沟道电容、在FD扩散层部和像素SF部中形成的(5)栅极交叠电容。
在构成电容(CFD)203的五种电容中，布线寄生电容(1)能够通过将FD扩散层部504和像素SF部505接近地配置来缩短布线的距离且将相邻的金属布线尽可能分开配置而在一定程度上被缩小。但是，当从器件的高密度化的要求考虑必须进行像素电路部101的尺寸(以后也称为“像素尺寸”)缩小时，布线寄生电容(1)的低电容化也存在界限。
作为栅极/基板寄生电容(3)的改善方法，能够通过将“Well in Well”(阱中阱)这样的特殊工艺应用于像素SF部505来降低栅极/基板寄生电容(3)。但是，存在工艺变得复杂化、并且像素尺寸变大这样的问题，因此在采用“Well in Well”工艺的情况下，不适合兼顾像素尺寸缩小和低电容化。
除此之外，基于本申请的发明人的研究，目前栅极/基板寄生电容(3)相比于其它电容是小的电容，因此得出现在没有必要改善栅极/基板寄生电容(3)这样的结论。
沟道电容(4)是用于在像素SF部505中使固定电流流过的沟道所需要的，因此实际上无法期待电容降低化。
当将源极跟随型的开关单元208的沟道电容表述为“Cchl”时，电容(Cchl)对电容(CFD)203产生影响的是镜像效应，因此实际效果上沟道电容(4)成为“1-源极跟随型的开关单元208的增益”的倍数。
因而，如果与所述同样地采用“Well in Well”工艺来排除基板偏置效应并将源极跟随型的开关单元208的增益设为“1”，则能够抑制沟道电容(4)。但是，在采用“Well inWell”工艺的情况下，不适合兼顾像素大小缩小和低电容化。
另一方面，PN结电容(2)和栅极交叠电容(3)是无法期待通过器件的布局、读出方法的研究来降低的电容，因此在本发明中如以下所说明那样变更制造工艺来实现降低。即，在本发明中，如以后对栅极交叠电容(5)的形成工艺和形成条件进行说明那样通过大幅度变更现有方法来实现CFD 203的电容的降低最优化。
在说明本发明的特征时，首先，使用图3A、图3B说明用于降低栅极交叠电容所进行的、LDD(Lightly Doped Drain：轻掺杂漏极)的省略。
图3A是用于说明通常的MOSTr 301A1、301A2的构造的示意性构造截面图。
图3B是用于说明本发明所涉及的MOSTr 301B1、301B2的构造的示意性构造截面图。
通常，在栅极电极303A、303B的制作与侧壁304A、304B1、304B2的制作之间首先进行LDD 305的形成。
接着，按照侧壁304A、304B1、304B2的形成、扩散层302的形成的顺序来形成。设置LDD 305的理由是防止所形成的MOSTr的热载流子劣化。即，从源极向漏极行进的电子的一部分被漏极附近的高的电场加速，成为具有高能量的热载流子。热载流子由于冲击离子化产生具有高能量的电子/空穴、或者在栅极绝缘膜与半导体的界面附近生成缺陷、或者注入到栅极绝缘膜中并被栅极绝缘膜中的缺陷捕捉而成为固定电荷，从而引起晶体管电气特性的经时劣化。该热载流子的产生在沟道长度为1μm以下的晶体管中是显著的，成为一般的逻辑LSI(Large-scale integrated circuit大规模集成电路)的微细化中的大问题。
为了抑制该热载流子的产生，形成用于缓和漏极附近的电场的浓度薄的扩散层。一般将形成有该扩散层的晶体管称为“LDD构造的晶体管”。另外，在本申请中，有时将不具有LDD构造的晶体管称为“非LDD构造晶体管”。
在这种LDD构造的晶体管的情况下，产生如下问题。
如图3A所示，形成有扩散层302部分中的LDD 305部分向栅极电极303A、303B侧突出的部分(被示出为LDD 305在扩散层302的两侧突出的部分)，这成为使栅极交叠电容增大的主要因素。
因此，在本发明中，能够将省略LDD 305的形成作为大幅度地减轻交叠电容的一个主要因素。并且，通过晶体管的试制和测量的实验发现了即使省略了LDD 305的形成，在光传感器的动作电压条件下，所述的热载流子的影响也足够小而不会产生问题。
图3B中示出省略了LDD 305的形成的栅极交叠部的放大图。
以下叙述用于降低电容而进行的工艺变更。
PN结电容是由遍及p-外延层和n+层(扩散层)而形成的耗尽层的宽度而决定的。即，耗尽层的宽度W越大，PN结的电容越小。该耗尽层的宽度W是由p-外延层和n+层的杂质的浓度而决定的。
在本发明中，通过减小n+层的杂质的浓度来加大耗尽层的宽度W从而减小PN结电容。
图4A中示意性地示出设置有通常的杂质浓度的扩散层402A的情况下的耗尽层的宽度W的扩展状态，图4B中示意性地示出设置有如本发明那样使杂质浓度与通常相比低浓度化的扩散层402B的情况下的耗尽层的宽度W的扩展状态。
图4A是示意性地示出在省略了LDD形成的MOSTr中设置有通常的杂质浓度的扩散层的情况下所形成的耗尽层的宽度W的扩展状态的示意性构造截面图。
图4B是示意性地示出如本发明那样在省略了LDD形成的MOSTr中设置有使杂质浓度与通常相比低浓度化的扩散层的情况下的耗尽层的宽度W的扩展状态的示意性构造截面图。
在图4A中示出MOSTr 401A1和MOSTr 401A2的结构的一部分。
扩散层402A兼备MOSTr 401A1的漏极区域(在图中扩散层402A的左侧部分)和MOSTr 401A2的源极区域(在图中扩散层402A的右侧部)。
当如通常那样扩散层402A中的杂质的浓度高时，如图4A所示那样耗尽层的宽度W变小，当如本申请那样扩散层402B中的杂质的浓度低时，如图4B所示那样耗尽层的宽度W变大。
n+层(扩散层)的杂质的低浓度化能够扩大PN结的耗尽层宽度，因此具有降低PN结电容的效果。并且，n+层中的电荷与栅极电极的距离变大，因此与省略LDD形成同样地具有降低栅极交叠电容的效果。
在图5中示出以上在图3A至图4B中说明的、应用了省略LDD形成和使扩散层低浓度化的情况下的本发明的实施方式的一个优选例。
图5是用于说明在形成具有与图2所示的像素电路部101的电路结构同等的电路结构的光输入传感器像素部500的器件构造时应用了省略LDD形成和使扩散层低浓度化的情况下的器件构造布局的示意性变形截面图。
在图5中，引出电极(用实线表示)记载为虚拟电极。另外，在表示与图1、图2相同的内容的情况下，用图1、图2的标记序号来表示。
关于光输入传感器像素部500，在n-型硅(n-Si)衬底500-1上使p型硅层500-2外延生长，利用该p型硅层500-2，基于图2所示的电路设计来制作感光二极管、晶体管、电容元件等各电子元件和布线。
在图5中，用标记序号501-1、501-2、501-3表示使杂质的掺杂量比以往减少以形成低电容FD的n型区域。
如以往那样以高浓度掺杂杂质量的是n+型区域502-1、502-2、502-3、502-4、502-5。
如以往那样作为LDD形成的是n型区域503-1、503-2、503-3、503-4、503-5、503-6。
在本发明中，上述n型区域(503-1～503-6)、n+型区域(502-1～502-5)有时也记为“扩散层502-1～502-5”。
在各电子元件中的、使元件可靠分离对实现高器件性能化有贡献的相应电子元件中，分别设置有所需的性能特性的元件分离区域506-1、506-2、506-3、506-4。
在p型硅层500-2的规定的位置处设置有p型嵌入区域507-1、507-2、507-3。
在图5中，光电二极管(PD)201具有将n-区域508和p+区域509层叠而成的二极管构造。
在本发明中，光电二极管(PD)201也能够变更为光电晶体管。
传送用开关单元T202的电极202-1连接布线φT，溢出用开关单元S205的电极205-1连接布线φS，复位用开关单元R206的电极206-1连接布线φR，像素选择开关单元(X)207的电极207-1连接布线φX。
n+型区域502-1作为复位用开关单元(R)206的漏极来发挥功能，连接提供复位电压的布线VR。
源极跟随开关单元(SF)208的电极208-1与n型区域501-1电连接。
横向溢出蓄积电容(CLOFIC)204的电极204-1作为电容(CLOFIC)204的一个电极来发挥功能，与n型区域501-2电连接。
n+型区域502-2、502-3与布线GND直接电连接。
n+型区域502-5与像素输出信号线103直接电连接。
图5所记载的各开关单元由MOSTr构成。
在本发明中具有特征的是FD扩散部504、像素SF部505。
关于FD扩散部504，省略了以前的LDD且使n型区域501-1的杂质浓度比以前减少。由此，有效地实现电容(CFD)203的电容降低。
关于像素SF部505的n型区域501-3，省略了LDD并且使杂质浓度比以前减少以使电容(CFD)203的电容降低。
n型区域(扩散层)501-2是与电容(CLOFIC)204连接的扩散层，因此与其说实现了低浓度化以使电容(CFD)的电容降低，倒不如说实现了低浓度化以使向电容(CLOFIC)204的泄漏电流降低。
在本发明中，对于n型区域501-1、501-3的杂质浓度的降低化的程度，期望相对于以前实际使用元件中的杂质含有量(n+型区域502-1～502-5的杂质含有量)通常减少50％，优选是减少70％，更优选是减少90％。
具体地说，期望是1×1020个/cm3以下，优选是6×1019个/cm3以下，更优选是2×1019个/cm3以下。
在本发明中，如上所述利用n型区域501-1、501-3的杂质浓度的降低化来有效地实现电容(CFD)203的电容降低化。但是，例如n型区域502-1、502-4、502-5的杂质浓度的降低化会引起串联电阻的增加，其结果，使像素信号输出电压范围缩小而使动态范围降低，或者使源极跟随电路的增益降低而使S/N比降低，或者成为暗影的原因，因此使n型区域502-1、502-4、502-5的杂质浓度比以前的实际使用元件的杂质浓度降低在器件的总体设计上不理想。
从这种视角考虑，在本发明中优选是将n型区域501-1、501-3的杂质浓度设为n+型区域502-1至502-5中的杂质浓度的50％以下。
通过设为如以上那样的器件结构，实现电容(CFD)的低电容化，兼顾单光子检测的高灵敏度特性和高饱和特性，能够提供具有宽范围的动态范围的高灵敏度图像传感器。
认为由于省略了LDD，因此接通电阻变大，图5所示的晶体管中流过的电流变小。
特别是，源极跟随型的开关单元(SF)208需要流过用于对模拟存储器进行充电放电的大约几10μA的电流，确认了由该接通电阻变大引起的影响，确认出在实际使用上没有问题。
传送用开关单元(T)202、溢出用开关单元(S)205、复位用开关单元(R)206只分别在蓄积于光电二极管(PD)201的电荷的传送、以及光电二极管(PD)201的电容、电容(CFD)203的电容、电容(CLOFIC)204的电容(电容的合计量10fF左右)的复位中使用，因此不需要流过大电流，因此不受上述的影响。
当源极跟随型的开关单元(SF)208的串联电阻变大时，导致增益下降。因此，在本发明中，如图5所示在作为开关单元208的MOS晶体管的源极部不省略LDD的形成，如以往那样设置从而阻止增益的下降。
这样，在本发明中，通过在构成电容(CFD)203的MOS晶体管中选择性地省略LDD的形成来降低栅极交叠电容。
接着，参照图6A至图6L来说明图5所示的光输入传感器像素部500的制造例。
所使用的制造技术是通常的半导体制造技术，因此在如果是本领域技术人员则能够容易理解的程度的范围内进行省略(材料、药品、制造条件、制造装置等)地进行说明。
以下的工序表是示出制造工序的主要工序的表。
其中，在以下的工序中，工序(9)如到此为止所说明那样在本发明中被省略。另外，工序(12)、(13)是用于电容(CFD)203的电容降低的工序。
“工序表”
工序(1)：元件分离(Shallow Trench Isolation：STI(浅沟槽隔离))(506-1～506-4)形成
工序(2)：阱/沟道阻挡层(507-1～507-3、510)形成离子注入
工序(3)：活化退火
工序(4)：栅极绝缘膜形成
工序(5)：形成栅极电极膜
工序(6)：栅极电极图案形成
工序(7)：PD嵌入n-层(508)形成离子注入
工序(8)：PD表面p+层(509)形成离子注入
工序(9)：轻掺杂漏极(Lightly Doped Drain(LDD))形成离子注入
“光刻离子注入抗蚀剂去除”
工序(10)：活化退火
工序(11)：侧壁形成
工序(12)：S/D扩散层(501-1～501-3、502-1～502-5)形成离子注入(1)
光刻离子注入抗蚀剂去除
工序(13)：S/D高浓度扩散层(502-1～502-5)形成离子注入(2)
“光刻离子注入抗蚀剂去除”
工序(14)：活化退火
工序(15)：第一层间膜(605-1)形成
工序(16)：接触孔形成
工序(17)：接触电极(606-1～606-3)形成
工序(18)：金属电极(607-1、607-2)形成
工序(19)：氢气烧结
按照上述工序顺序，在图6A至6L中示出主要部分的工序图。
图6A：紧接在PD表面p+层(509)形成的离子注入之后
图6B：紧接在用于LDD形成的离子注入的光刻之后
图6C：紧接在LDD形成的离子注入之后
图6D：紧接在进行LDD形成的离子注入、抗蚀剂去除之后
图6E：紧接在侧壁(602-1～602-11)形成之后
图6F：紧接在用于扩散层(501-1～501-3、502-1～502-5)形成时进行的第一次离子注入的光刻之后
图6G：紧接在为了形成扩散层(501-1～501-3、502-1～502-5)而进行的第一次离子注入之后
图6H：紧接在进行第一次离子注入、抗蚀剂去除之后
图6I：紧接在用于扩散层(502-1～502-5)形成时进行的第二次离子注入的光刻之后
图6J：紧接在为了形成扩散层(502-1～502-5)而进行的第二次离子注入之后
图6K：紧接在进行第二次离子注入、抗蚀剂去除之后
图6L：制造工艺完成时(相当于图5的器件构造)
接着，利用图1、2来记述将本发明应用到作为图像输入器件的高灵敏度CMOS图像传感器(固体摄像装置)的情况下的一个优选例。
在此，记述光电子检测型，但是即使元件构造的极性是逆极性也在本发明的范畴内，这是毋庸置疑的。
在蓄积期间(ST)(将通过接受摄像光所产生的光电荷蓄积到规定的电容的期间)中，向光电二极管(PD)201和浮动扩散电容(CFD)203的蓄积超过它们的电容而成为过饱和状态从而流出的过饱和电荷经由溢出用开关单元(S)205蓄积到横向溢出蓄积电容(CLOFIC)204中。
在电容值小的电容(CFD)203中进行电荷电压变换，从像素电路部输出第一信号A1-1。接着在将浮动扩散电容(CFD)203的电容和横向溢出蓄积电容(CLOFIC)204的电容相加得到的电容值大的电容中进行电荷电压变换，从像素电路部203输出第二信号A1-2。
在此，通过在电容值小的电容(CFD)203中进行电荷电压变换就完成的从像素电路部A1输出的第一信号A1-1在摄像信号中使用。
如前所述那样从过饱和电荷多的像素电路部A2输出的第二信号A1-2在摄像信号中使用。
所述第一信号A1-1经由第一列读出电路102HG、第二列读出电路102LG分别作为第1-1信号102S1、第1-2信号102S2而从列电路部102输出。
在本发明的试制器件中，例如高增益放大器105HG的放大率设为16倍，低增益放大器105LG的放大率设为1倍。
其中，如果处于将高增益放大器105HG与低增益放大器105LG的放大率之差保持在固定以内的范围以使在将第1-1信号102S1和第1-2信号102S2合成时第1-1信号102S1的信号/噪声比和第1-2信号102S2的信号/噪声比均为固定值以上，则期望将高增益放大器105HG的信号放大率设得高以降低在列电路部102的下游的电路中产生的噪声的影响。
所述第二信号A1-2是从第三列读出电路102N作为第2信号102SN来输出的信号。
来自列电路部102的信号输出是利用沿水平方向设置的扫描电路(未图示)依次选择列而读出的。
在此，也可以在各列读出电路设置ADC(A/D变换单元)，在器件芯片内按列对各信号进行模拟-数字变换，将数字信号读出到器件芯片外。
根据以上，能够将灵敏度高的第1-1信号102S1、灵敏度第二高的第1-2信号102S2、以及高饱和的第2信号102N合成来获得第1-1信号102S1的高灵敏度信号，并且在一次曝光期间内获得宽动态范围的摄像信号。
即，将“第1-1信号102S1”“第1-2信号102S2”“第2信号102N”合成而得到的信号是“摄像信号”，该“摄像信号”是在一次曝光时间内以高灵敏度在宽动态内获得的，也就是说，“摄像信号”是在一次曝光期间内在从来自单光子程度的暗部像素的信号至来自高照度的像素的信号的宽范围内获得的。用于概念性地说明这点的图是图7。
图7是用于说明第1-1信号102S1、第1-2信号102S2、第2信号102N的光电变换特性的示意性的说明概念图。
图8是示出浮动扩散输入换算的噪声电子数量与误读出概率的关系的曲线。
在此，将能够一个一个地读出浮动扩散地输入的光电荷的情况定义为正确读出。
发现当使输入换算噪声电子数量为0.26个以下时能够使误读出概率小于5％，且能够实际上没有问题地以每个单光子的精确度来读出信号。另外，还发现当进一步使输入换算噪声电子数量优选地为0.20个以下时能够使误读出概率小于1％。
以上这些是通过各种反复进行器件设计/仿真/制造/器件驱动/分析/研究来取得确认的。
图9是示出输入换算噪声电子数量与电荷电压变换增益的关系的曲线。
以下，使用图10、图11来说明通过本发明所涉及的摄像装置来拍摄并读出基于该拍摄出的图像的图像信号的方法。
在此，以下所记载的本发明中的器件的像素信号输出方法是基于包括源极跟随型的开关(SF)208和列电流源108的源极跟随电路的像素信号输出方法。
在本发明中，不限于该像素信号输出方法，也可以使用如下的浮动电容负荷读出方法：在将像素输出线103复位之后设为浮动状态，利用像素输出线103中寄生的电容负荷来驱动源极跟随型的开关(SF)从而进行像素信号输出。
图10是读出一个像素的信号的情况下的时序图。
在图10中，在传送用开关单元(T)202接通断开(脉冲ST1)、接着接通断开(脉冲ST2)时，从最初的接通断开的断开时间点起至下一个接通断开的接通时间点为止的期间是蓄积期间(ST)。
T1～T5是向模拟存储器的信号采样结束的定时。
在相应脉冲接通时开始向模拟存储器的信号采样。
在溢出用开关单元(S)205、像素选择开关单元(X)207分别将接通状态维持规定时间(t1、t2)的期间内使复位用开关单元(R)206、传送用开关单元(T)202依次接通，将接通状态维持各自的规定时间(t3、t4)。
在溢出用开关单元(S)205、像素选择开关单元(X)207断开的定时，在断开溢出用开关单元(S)205之后，断开像素选择开关单元(X)207。
在断开溢出用开关单元(S)205之前使复位用开关单元(R)206、传送用开关单元(T)202接通断开(脉冲SR1、脉冲ST1)。
传送用开关单元(T)202的接通断开的定时设为在复位用开关单元(R)206的接通断开期间(“规定时间(t3)”)内。
在依次断开传送用开关单元(T)202、复位用开关单元(R)206、溢出用开关单元(S)205之后，使开关单元(NS2)106N-1接通规定时间(t5)。在经过该规定时间(t5)之后，断开开关单元(NS2)106N-1。
该开关单元(NS2)106N-1断开的定时在断开溢出用开关单元(S)205之前。之后，断开像素选择开关单元(X)207。
当再次接通像素选择开关单元(X)207时，首先使开关单元(SW/AMPEN)104HG、开关单元(SW/AMPEN)104LG接通。
接着，开关单元(NS1H)106HG-1和开关单元(NS1)106LG-1同时接通断开(脉冲SHG1、脉冲SLG1)。
接着，传送用开关单元(T)202接通断开(脉冲ST2)，之后开关单元(SS1H)106HG-3和开关单元(SS1)106LG-3同时接通。
在开关单元(SS1H)106HG-3和开关单元(SS1)106LG-3从该接通状态同时断开之后的定时，开关单元(SW/AMPEN)104HG、开关单元(SW/AMPEN)104LG断开(脉冲SAM1、脉冲SAM2)。
在该开关单元(SW/AMPEN)104HG、开关单元(SW/AMPEN)104LG断开之后，溢出用开关单元(S)205接通(脉冲SS2)，接着开关单元(SS2)106N-3接通断开(脉冲SSS2)。
接着，复位用开关单元(R)206、传送用开关单元(T)202依次变成接通。
在该溢出用开关单元(S)205处于接通状态的期间(脉冲SS2的宽度t1)内，传送用开关单元(T)202、复位用开关单元(R)206依次变成断开(脉冲ST3、脉冲SR2)。
接着，开关单元(NS2)106N-1接通断开(脉冲SNS22)。在该开关单元(NS2)106N-1断开(脉冲SNS22)之后，溢出开关单元(S)205断开(脉冲SS2)。
在此，在蓄积期间(ST)内PD 201中产生超过PD 201的饱和电荷量的光电荷量的情况下，光电荷从PD 201超过传送用开关单元(T)202的势垒而向电容FD 203溢出。并且，在超过电容FD 203的饱和电荷量的光电荷量向电容FD203溢出的情况下，光电荷从电容(CFD)203超过开关单元(S)205的势垒而向蓄积电容(CLOFIC)204溢出。
在开关单元(X)207接通的期间内(相当于脉冲SX1、脉冲SX2的脉宽t2)，该像素与列输出线103耦合，依次输出以下的信号。
在开关单元(SW/AMPEN)104HG、开关单元(SW/AMPEN)104LG接通时，增益放大器105HG和增益放大器105LG变成有效。
在传送用开关单元(T)202接通之前且在蓄积期间(ST)内，使开关单元(SW/AMPEN)104HG和开关单元(SW/AMPEN)104LG接通。
之后，使开关单元(NS1H)106HG-1和开关单元(NS1)106LG-1接通断开(脉冲SHG1、脉冲SLG1)来分别读出第1-1BG信号、第1-2BG信号，将各自的信号保持于相应的电容(N1H)106HG-2和电容(N1)106LG-2。
在此，在第1-1信号、第1-2信号中包含电容(CFD)203的复位噪声、开关单元(SF)208的阈值偏差以及相当于增益放大器105HG、增益105LG的偏移电压信号(噪声信号)。
接着，使传送用开关单元(T)202接通断开(脉冲ST2)，来使由于受光而在PD 201内产生的电荷(也有时称为“光电荷”)向浮动扩散电容(CFD)203完全传送。
此时，在光电荷的电荷量大于电容(CFD)203的饱和电荷量的情况下，超过开关单元(S)205的势垒而向蓄积电容(CLOFIC)204溢出过饱和量的光电荷。与电容(CFD)203的电容值相应地对传送到电容(CFD)203的电荷量的光电荷进行电荷电压变换。
在传送用开关单元(T)202断开(脉冲ST2的断开)之后，使开关单元(SS1H)106HG-3和开关单元(SS1)106LG-3接通断开(脉冲SHG3、脉冲SLG3)，分别读出第1-1光信号、第1-2光信号，分别保持于相应的电容(S1H)106HG-4、电容(S1)106LG-4。该信号读出结束定时T3是开关单元(SS1H)106HG-3和开关单元(SS1)106LG-3断开时。
在此，第1-1光信号、第1-2光信号中除了分别加上第1-1BG信号、第1-2BG信号之外，还加上与被传送到电容(CFD)203的光电荷的电荷量相应地产生的信号，在后级的电路中进行相关双采样处理、即从第1-1光信号减去第1-1BG信号且从第1-2光信号减去第1-2BG信号，由此分别只获得与光电荷的电荷量相应地产生的信号。当然，增益放大器105HG、105LG也可以使用具有相关双采样功能的增益放大器。
在将第1-1光信号向电容(S1H)106HG-4读出、将第1-2光信号向电容(S1)106LG-4读出之后，分别断开开关单元(SW/AMPEN)104HG、开关单元(SW/AMPEN)104LG，将增益放大器105HG和105LG设为非有效。
之后，使开关单元(S)205接通来使电容(CFD)203和蓄积电容(CLOFIC)204的电势耦合。
此时，当在蓄积期间(ST)内或者在蓄积期间(ST)内和传送期间(TT)内有从电容(CFD)203溢出而蓄积到蓄积电容(CLOFIC)204的电荷的情况下，蓄积在蓄积电容(CLOFIC)204的电荷量的电荷和传送到电容(CFD)203蓄积的电荷量的电荷经由开关单元(S)205而被混合，通过蓄积电容(CLOFIC)204和电容(CFD)203的合计的电容来进行电荷电压变换。
在没有从电容(CFD)203溢出而在蓄积电容(CLOFIC)204中没有蓄积电荷的情况下，被传送到电容(CFD)203的电荷量的电荷通过蓄积电容(CLOFIC)204和电容(CFD)203的合计的电容来进行电荷电压变换。
在此，也可以在开关单元(S)205接通的状态下进行使传送用开关单元(T)202接通断开的动作，以从传送用开关单元(T)202由于以脉冲ST2进行接通断开的动作而被断开的时间点起使蓄积在光电二极管(PD)201中的光电荷传送到电容(CFD)203和蓄积电容(CLOFIC)204。
之后，在开关单元(S)205为接通的期间(t1)内，通过使开关单元(SS2)106N-3接通断开(脉冲SSS2)来将第2光信号读出到电容(S2)106N-4并进行保持。此时的读出结束定时是T4。
接着，使开关单元(R)206接通以开始蓄积电容(CLOFIC)204和电容(CFD)203的复位。
之后，使传送用开关单元(T)205接通以开始PD 201的复位。
接着，使开关单元(R)206断开以完成蓄积电容(CLOFIC)204和电容(CFD)203的复位。
此时，在蓄积电容(CLOFIC)204和电容(CFD)203中分别取入复位噪声，但是能够如上所述那样消除来获得只与受光量相应的信号。
之后，通过使开关单元(NS2)106N-1接通断开(脉冲SNS22)来将第2BG信号读出到电容(N2)106N-2并进行保持。
之后，使开关单元(S)205断开来使蓄积电容(CLOFIC)204和电容(CFD)203的电势非耦合。
接着，使开关单元(X)207断开，将像素从输出线切离，移到其它行的像素的读出期间。
图11是用于说明读出一个像素的信号的情况下的过程的流程图。
当开始拍摄时(步骤801)，判断是否是信号输出的准备前(步骤802)。如果是信号输出的准备前，则转移到第1-1信号102S1、第1-2信号102S2、第2信号102N的光电变换特性的获取步骤803。当各信号的光电变换特性的获取完成时，转移到步骤804。如果在步骤80中不是信号输出的准备前，则转移到步骤804。在步骤804中，判断像素信号的获取是否开始。当像素信号的获取开始时，在步骤805中蓄积所获取的像素信号。在像素信号的获取开始为否的情况下，再次回到步骤804来判断像素信号的获取是否开始。在步骤806中输出步骤804中蓄积的各信号(第1-1信号102S1、第1-2信号102S2、第2信号102N)以向下级电路传送。
接着，从第1-1信号102S1、第1-2信号102S2、第2信号102N的输出的组合中导出表示摄像面的照度的信号(步骤807)。之后，输出所导出的信号以传送到规定的电路(步骤808)，完成一系列的读取动作(步骤809)。
在本发明所涉及的试制器件A中，通过在列电路部102中使用高增益放大器能够使浮动扩散输入换算的噪声电压为60μV。
当将电荷电压变换增益设为230μV/e-时能够使输入换算噪声电子数量为0.26个，能够实际上没有问题地以每个单光子的精确度读出信号。
另外，当将电荷电压变换增益设为300μV/e-时能够使输入换算噪声电子数量为0.20个。
在此，电荷电压变换增益与浮动扩散电容的关系由以下的式来提供。
CG=q/CFD……(1)
此外，“CG”表示电荷电压变换增益，“q”表示元电荷，“CFD”表示浮动扩散电容。
在上述的试制器件A的试制中，如目前为止所说明那样，使用不形成被称为通常LDD的、在栅极电极的侧壁形成前注入n型的杂质来形成的n型区域(LDD)的制作流程以在物理上将栅极电极和n型扩散层的交叠缩小。
另外，在侧壁形成后变更以1015cm-2等级的高剂量打进n型杂质的离子注入的工序来将n型杂质的剂量低剂量化为6×1014cm-2，降低了规定的n型扩散层(n型区域501-1、501-2、501-3)的浓度。
由此，栅极交叠电容被进一步降低，另外还能够降低PN结电容。即，在试制器件A中，能够使浮动扩散电容为0.5fF，电荷电压变换增益为320μV/e-，输入换算噪声电子数量为0.19个，能够以单光子的精确度读出信号。另外，通过将第1-1信号、第1-2信号、第2信号合成，能够在一次曝光期间内在1个电子～74000个电子之间线性地获得摄像信号。
接着，通过图12、图13示出将本发明应用到摄像装置的情况下的优选实施方式的一例。
图12是示出将发明所涉及的CMOS图像传感器应用到摄像装置的情况下的传感器部的优选实施方式的一例，是示出第一列的N个像素电路和一列读出电路的电路图。
在图12中，示出第一列的列像素电路部1200-1和第一列的列电路部102-1。
在列像素电路部1200-1中，N个像素(电路)部(101-1～101-N)如图所示地排列，像素(电路)部(101-1～101-N)的各个像素(电路)部按照列的顺序连接于第一列像素列信号线103-1。
在图12中，只记载了一列列像素电路部，但是实际上排列有M列(1200-1～1200-M)(1200-2～1200-M未图示)。
与图1的情况同样地，电流源108-1连接于像素列信号线103-1的下游。
列电路部102-1与图1的情况同样地包括具备高增益放大器的第一列读出电路102HG-1、具备低增益放大器的第二列读出电路102LG-1、第三列读出电路102N。
另外，在列读出电路(102HG-1、102LG-1、102N)的各个列读出电路中与图1的情况同样地设置有模拟存储器电路部。
图12的情况下的信号的读出方法除了重复进行N行读出以外，其他与前述的方法相同。
图13是示意性地示出图12所示的摄像装置的例子的传感器部整体的整体框图。
传感器部1300具备由“NxM”个具有图1所示的像素电路部(相当于一个像素)101的像素二维排列而得到的像素阵列1301、垂直(行)移位寄存器部1302、以及水平(列)移位寄存器部1303。
沿着像素阵列1301的行方向，分别设置有配设了M个电流源108的电流源列部1304、配设了M个像素输出线复位用开关单元的复位开关列部1305、配设了M个模拟存储器电路部106HG的第1-1信号用模拟存储器部1307、配设了M个模拟存储器电路部106LG的第1-2信号用模拟存储器部1309、配设了M个模拟存储器电路部106N的第2信号用模拟存储器部1309。
在列复位开关部1305与第1-1信号用模拟存储器部1307之间设置有16倍放大器部1306，另外，在第1-1信号用模拟存储器部1307与第2信号用模拟存储器部1309之间设置有1倍放大器列部1308。
在此，16倍放大器列部1306意味着采用放大率为16倍的放大器来作为高增益放大器，1倍放大器列部1308意味着采用放大率为1倍的放大器来作为低增益放大器。
最末级缓冲器1311是用于将由水平移位寄存器依次选择的列中的模拟存储器的保持信号以低输出阻抗输出到芯片外部的缓冲器。
接着，说明本发明的光传感器的最优设计的一例。
图14至图16是示出像素选择开关单元(X)207和源极跟随开关单元(SF)208的示意性的布局图案的图。
(1)作为浮动扩散电容的构成因子的、源极跟随器栅极的漏极側的栅极交叠电容与源极跟随器栅极的漏极侧的宽度(WSF_D)成比例，因此期望减小源极跟随器栅极的宽度。
图14是以将源极跟随器栅极的宽度最小化来降低交叠电容为优先而得到的布局图案的优选的一例。
期望以最小加工尺寸来设计WSF_D，在本发明的优选具体例中设为0.34μm。
(2)期望增加源极跟随器栅极的栅极宽度以增加源极跟随电路的增益并降低包括1/f噪声和随机电报(random telegraph)噪声的低频噪声。
图15是以将源极跟随器栅极的宽度增大来使源极跟随电路的增益增加和低频噪声降低为优先而得到的布局图案的优选一例。
在本发明的优选具体例中，WSF_S与WSF_D都设为0.60μm。
(3)图16中示出在覆盖栅极多晶硅和活性Si的沟道区域中非对称地配置活性Si的例子(将非对称形状活性Si应用到源极跟随器栅极的优点)。
在将活性Si宽度从WSF_D向WSF_S扩宽来形成非对称形状时，期望以向栅极宽度方向直行的电流流过的方向为基线以缓慢的角度来布局使得通过缓慢地拓宽电流路径来使载流子的散乱变少。
在本发明的优选具体例中，以电流流过的方向为基线以±45°的斜率来布局。
另外，栅极多晶硅与活性Si由于光刻法的对准偏差而相对于设计值发生偏差，需要保持余量以使即使发生对准偏差WSF_D和WSF_S的值各自也不会变动。因此，
WSF_S的可设计的范围由以下的式(2)来提供。
WSF_D≤WSF_S≤WSF_D+2·(LSF-2·LM)
……式(2)
这里，LM是对准偏差余量的最小值。
在图16中，LM是通过LM1、LM2表示。
在本发明的优选具体例中，LM(LM1，LM2)＝0.10μm。
期望以最小加工尺寸来设计WSF_D。
在本发明的优选具体例中，设为0.34μm。另外，LSF设为0.55μm。由此，此时WSF_S的可设计的最大值是1.04μm。
在本发明的优选具体例中，WSF_S设为0.60μm。
在本发明中，通过满足上述“(1)～(3)”的条件地进行布局设计，能够实现最优化。
在最优例中，能够非对称地配置活性Si，使漏极侧的栅极宽度(WSF_D)最小化来降低栅极交叠电容，并且加大源极側的栅极宽度(WSF_S)来兼顾源极跟随电路的增益增加和低频噪声降低。
附图标记说明
100：像素电路和一列读出电路；101：像素电路部；101-1～101-N：像素部；102、102-1：列电路部；102HG、102HG-1：第一列读出电路；102LG，102LG-1：第二列读出电路；102N、102N-1：第三列读出电路；102S1：第1-1信号；102S2：第1-2信号；102S3：第2信号；103、103-1：像素列输出信号线；104HG：开关单元(SW/AMPEN)；104LG：开关单元(SW/AMPEN)；105HG：高增益放大器；105LG：低增益放大器；106HG：模拟存储器电路部；106LG：模拟存储器电路部；106N：模拟存储器电路部；106HG-1：开关单元(NS1H)；106LG-1：开关单元(NS1)；106N-1：开关单元(NS2)；106HG-2：电容(N1H)；106LG-2：电容(N1)；106N-2：电容(N2)；106HG-3：开关单元(SS1H)；106LG-3：开关单元(SS1)；106N-3：开关单元(SS2)；106HG-4：电容(S1H)；106LG-4：电容(S1)；106N-4：电容(S2)；107HG：第1-1信号用信号线；107LG：第1-2信号用信号线；107N1：从像素列输出信号线分支出的第2信号用信号线；108、108-1：电流源；201：光电二极管(PD)；202：传送用开关单元(T)；202-1：传送用开关单元(T)的电极；203：浮动扩散电容(CFD)；204：横向溢出蓄积电容(CLOFIC)；205：溢出用开关单元(S)；205-1：溢出用开关单元(S)的电极；206：复位用开关单元(R)；206-1：复位用开关单元(R)的电极；207：像素选择开关单元(X)；207-1：像素选择开关单元(X)的电极；208：源极跟随型的开关单元(SF)；208-1：源极跟随型的开关单元(SF)的电极；300：p-型外延基板；301A1、301A2、301B1、301B2：MOS晶体管；302：扩散层(n+型区域)；303A、303B：栅极电极；304A、304B1、304B2：侧壁；305：LDD；306：绝缘膜层；400：p-型外延基板；401A1、401A2：MOS晶体管；402A：扩散层(n+型区域)；403A、403B：栅极电极；404A、404B1、403B2：侧壁；500：光输入传感器像素部；500-1：n-型硅(n-Si)衬底；500-2：p型硅层；501-2～501-3：杂质量减少化n型区域；502-1～502-5：n+型区域；503-1～503-6：LDD；504：FD扩散层部；505：像素SF部；506-1～506-4：元件分离区域；507-1～507-3：p型嵌入区域；508：n-型区域；509：p+型区域；510：STI周边p+型区域；601-1～601-3：LDD形成用光致抗蚀剂；602-1～602-11：侧壁；603-1～603-2：S/D扩散层形成用光致抗蚀剂；604-1～604-3：S/D高浓度扩散层形成用光致抗蚀剂；605-1～605-2：布线层间绝缘体层；606-1～606-3：接触电极；607-1～607-2：金属布线；801～809：信号读出步骤；1200-1：第一列的列电路部；1300：传感器部；1301：像素阵列；1302：垂直移位寄存器；1303：水平移位寄存器；1304：电流源列部；1305：像素输出线复位开关列部；1306：16倍放大器部；1307：第1-1信号用模拟存储器部；1308：1倍放大器列部；1309：第1-2信号用模拟存储器部；1310：第2信号用模拟存储器部；1311：最末级缓冲器。

Claims (7)

1.一种光传感器，具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，该光传感器的特征在于，
所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下。
2.一种光传感器，其特征在于，
按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，
该光传感器具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，
其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管。
3.一种光传感器，其特征在于，
在每个像素中具有受光元件、用于蓄积电荷的蓄积电容、用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关以及像素信号输出线，对所述像素信号输出线连接信号读出路径，
其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下，
所述信号读出路径被输入第一像素输出信号和第二像素输出信号，其中，该第一像素输出信号是利用所述浮动扩散电容进行电荷电压变换而得到的像素输出信号，该第二像素输出信号是使所述浮动扩散电容和横向溢出蓄积电容耦合并进行电荷电压变换而得到的像素输出信号，
所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
4.一种多像素的光传感器，其特征在于，具备：
像素列部，其平面地配置有像素部，各像素部具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下；
像素信号输出线，其依次连接所述像素列部；以及
信号读出路径部，在所述像素信号输出线的比连接有所述像素列部的排列中的最后的像素部的位置靠下游的位置，该信号读出路径部与所述像素信号输出连接，
其中，所述信号读出路径部具有多个信号路径，在该多个信号路径中的至少两个信号路径中分别具备放大率不同的放大功能，
所述放大功能中的至少一个放大功能的放大率大于1。
5.一种光传感器的信号读出方法，其特征在于，
使用光传感器，该光传感器具备：传感器部，其在每个像素部中具有受光元件、用于蓄积电荷的蓄积电容、以及用于将通过输入到所述受光元件的光所产生的电荷传送到所述蓄积电容的传送开关，其中，所述蓄积电容是浮动扩散电容和横向溢出蓄积电容，所述传送开关是非轻掺杂漏极的金属氧化物半导体晶体管，且该传送开关的漏极区域中的杂质的浓度为1×1020个/cm3以下；像素信号输出线，其连接各像素部；以及信号读出路径，其与该像素信号输出线连接，
在该光传感器的信号读出方法中，利用所述浮动扩散电容将对读出有贡献的电荷量的电荷进行电荷电压变换来形成第一像素输出信号，将所述浮动扩散电容和横向溢出蓄积电容耦合来将对读出有贡献的电荷量的电荷进行电荷电压变换从而形成第二像素输出信号，将这两个像素输出信号输入到所述信号读出路径，
所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
6.一种摄像装置，其特征在于，
具有多个像素部，在各像素部中，按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，各像素部具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，
其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，
所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管，
该多个像素部的所述受光元件(PD)二维地配置而构成像素阵列，
该摄像装置具有像素列输出信号线，该像素列输出信号线依次连接所述多个像素部，
该摄像装置具有连接于该像素列输出信号线的列电路部，该列电路部被输入第一像素输出信号和第二像素输出信号，该第一像素输出信号是利用所述浮动扩散电容进行电荷电压变换而得到的像素输出信号，该第二像素输出信号是使所述浮动扩散电容和横向溢出蓄积电容耦合并进行电荷电压变换而得到的像素输出信号，
所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
7.一种摄像装置的信号读出方法，其特征在于，
准备摄像装置，该摄像装置具有多个像素部，在各像素部中，按受光元件(PD)、传送用的开关(T)、溢出用的开关(S)、复位用的开关(R)的顺序将它们串联连接，各像素部具有：浮动扩散电容(CFD)，其连接于所述传送开关(T)与所述开关(S)之间的连线；源极跟随型的开关(SF)，其连接于所述传送开关(T)与所述开关(S)之间的连线；以及横向溢出蓄积电容(CLOFIC)，其连接于所述开关(S)与所述复位开关(R)之间的连线，其中，所述源极跟随型的开关(SF)是金属氧化物半导体晶体管，所述传送开关(T)是漏极区域的杂质浓度为比所述源极跟随型的开关(SF)的源极区域的杂质浓度少50％的浓度的非轻掺杂漏极的金属氧化物半导体晶体管，该多个像素部的所述受光元件(PD)二维地配置而构成像素阵列，
该摄像装置具备：像素列输出信号线，其依次连接所述多个像素部，以及
列电路部，其连接于该像素列输出信号线，
在摄像装置的信号读出方法中，利用所述浮动扩散电容将对读出有贡献的电荷量的电荷进行电荷电压变换来形成第一像素输出信号，使所述浮动扩散电容和横向溢出蓄积电容耦合来将对读出有贡献的电荷量的电荷进行电荷电压变换从而形成第二像素输出信号，将这两个像素输出信号向所述信号读出路径输入，
所述第一像素输出信号在所述信号读出路径中被多个放大器放大，该多个放大器包含至少一个放大率大于1的放大器。
CN201580062460.XA 2014-11-17 2015-11-16 光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法 Active CN107112334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810124228.XA CN108183103B (zh) 2014-11-17 2015-11-16 光传感器的信号读出方法和摄像装置的信号读出方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014233172 2014-11-17
JP2014-233172 2014-11-17
PCT/JP2015/082089 WO2016080337A1 (ja) 2014-11-17 2015-11-16 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810124228.XA Division CN108183103B (zh) 2014-11-17 2015-11-16 光传感器的信号读出方法和摄像装置的信号读出方法

Publications (2)

Publication Number Publication Date
CN107112334A true CN107112334A (zh) 2017-08-29
CN107112334B CN107112334B (zh) 2018-09-04

Family

ID=56013874

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580062460.XA Active CN107112334B (zh) 2014-11-17 2015-11-16 光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法
CN201810124228.XA Active CN108183103B (zh) 2014-11-17 2015-11-16 光传感器的信号读出方法和摄像装置的信号读出方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810124228.XA Active CN108183103B (zh) 2014-11-17 2015-11-16 光传感器的信号读出方法和摄像装置的信号读出方法

Country Status (6)

Country Link
US (1) US10200641B2 (zh)
JP (1) JP6085733B2 (zh)
KR (2) KR102220639B1 (zh)
CN (2) CN107112334B (zh)
TW (2) TWI677973B (zh)
WO (1) WO2016080337A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889735A (zh) * 2019-04-22 2019-06-14 Oppo广东移动通信有限公司 像素电路及图像传感器
US20210203869A1 (en) * 2018-05-24 2021-07-01 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
WO2016121521A1 (ja) * 2015-01-29 2016-08-04 ソニー株式会社 固体撮像素子および電子機器
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
KR102268948B1 (ko) 2016-10-07 2021-06-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법
US11343458B2 (en) 2017-05-28 2022-05-24 Tohoku University Light-receiving device and method for reading out signal of light-receiving device
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018293B2 (ja) * 2017-11-06 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10270992B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sampling device and method for reducing noise
TWI826491B (zh) * 2018-07-30 2023-12-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
KR102482883B1 (ko) * 2018-08-23 2022-12-29 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법
JP7396995B2 (ja) * 2018-10-11 2023-12-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN109300928A (zh) * 2018-10-12 2019-02-01 威海华菱光电股份有限公司 图像传感器芯片和图像传感器装置
JP7340218B2 (ja) * 2018-11-13 2023-09-07 国立大学法人静岡大学 固体撮像装置
US11025844B2 (en) 2019-02-11 2021-06-01 Samsung Electronics Co., Ltd. Image sensor and driving method thereof
KR20200117103A (ko) 2019-04-02 2020-10-14 삼성디스플레이 주식회사 이미지 센서 및 이를 구비한 표시 장치
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
DE102021108693B4 (de) 2020-04-14 2022-02-03 Ifm Electronic Gmbh Vorrichtung und Verfahren zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten eines oder mehrerer LOFIC Pixel per korrelierter Doppelabtastung
KR20240039141A (ko) 2021-08-10 2024-03-26 에이엠에스 센서스 벨지움 비브이비에이 픽셀 배열, 이미지 센서, 및 픽셀 배열을 동작시키는 방법
DE102022124675A1 (de) 2022-09-26 2024-03-28 Ifm Electronic Gmbh PMD-Sensor mit mehreren Halbleiterebenen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
CN1965572A (zh) * 2004-04-12 2007-05-16 须川成利 固体摄像装置、光传感器及固体摄像装置的动作方法
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
JP2012080252A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732134B1 (en) * 2004-02-27 2012-10-24 National University Corporation Tohoku Unversity Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device
JP4317115B2 (ja) * 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP4416668B2 (ja) * 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4695902B2 (ja) * 2005-03-18 2011-06-08 キヤノン株式会社 固体撮像装置の製造方法
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
JP3996618B1 (ja) * 2006-05-11 2007-10-24 総吉 廣津 半導体撮像素子
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
JP5358136B2 (ja) * 2008-07-29 2013-12-04 パナソニック株式会社 固体撮像装置
KR101015531B1 (ko) * 2008-10-02 2011-02-16 주식회사 동부하이텍 정전기 보호 소자 및 그 제조 방법
JP2012009652A (ja) 2010-06-25 2012-01-12 Panasonic Corp 固体撮像装置およびその製造方法
US8928789B2 (en) 2010-09-30 2015-01-06 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5963449B2 (ja) 2012-01-16 2016-08-03 キヤノン株式会社 光電変換装置の製造方法
JP5955005B2 (ja) 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1965572A (zh) * 2004-04-12 2007-05-16 须川成利 固体摄像装置、光传感器及固体摄像装置的动作方法
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
JP2012080252A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210203869A1 (en) * 2018-05-24 2021-07-01 Gigajot Technology Llc Image sensor having column-level correlated-double-sampling charge transfer amplifier
US11516422B2 (en) * 2018-05-24 2022-11-29 Gigajot Technology, Inc. Image sensor having column-level correlated-double-sampling charge transfer amplifier
CN109889735A (zh) * 2019-04-22 2019-06-14 Oppo广东移动通信有限公司 像素电路及图像传感器
CN109889735B (zh) * 2019-04-22 2021-01-26 Oppo广东移动通信有限公司 像素电路及图像传感器

Also Published As

Publication number Publication date
CN107112334B (zh) 2018-09-04
JPWO2016080337A1 (ja) 2017-04-27
JP6085733B2 (ja) 2017-03-01
TW201820602A (zh) 2018-06-01
CN108183103A (zh) 2018-06-19
CN108183103B (zh) 2021-10-26
KR102220639B1 (ko) 2021-02-26
KR102010232B1 (ko) 2019-08-13
KR20180014193A (ko) 2018-02-07
US10200641B2 (en) 2019-02-05
WO2016080337A1 (ja) 2016-05-26
US20170324916A1 (en) 2017-11-09
TWI677973B (zh) 2019-11-21
TW201633518A (zh) 2016-09-16
TWI649862B (zh) 2019-02-01
KR20170085102A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
CN107112334B (zh) 光传感器及其信号读出方法、以及固体摄像装置及其信号读出方法
US10154222B2 (en) Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
CN205159324U (zh) 图像传感器像素电路及处理器系统
TWI281348B (en) Solid state imaging device
TWI416948B (zh) 裝載有積體感測器之積層型半導體裝置
JP6948074B2 (ja) 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法
US9865632B2 (en) Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US9160956B2 (en) Shared readout low noise global shutter image sensor
TW589739B (en) Solid photographing apparatus and camera module using the same
US9210345B2 (en) Shared readout low noise global shutter image sensor method
JPWO2011058684A1 (ja) 固体撮像装置
TW201324753A (zh) 用於小像素互補式金屬氧化物半導體影像感測器之垂直接面場效電晶體源極追隨器
CN103137637A (zh) 放大电路及其制造方法、摄像元件和电子设备
CN109728006A (zh) 基于复合介质栅mosfet的全局曝光光敏探测器
US8933495B2 (en) Charge-integration multilinear image sensor
JP2015056700A (ja) 撮像素子、撮像装置および半導体装置
TW201513327A (zh) 具有緊鄰儲存閘極的雙重自我對準植入物之影像感測器像素單元
JP2018049855A (ja) 固体撮像装置及び電子機器
CN117038686B (zh) 一种像素结构、光电二极管和cmos图像传感器
US20220385853A1 (en) Enhanced conversion-gain image sensor
JP6255527B1 (ja) 固体撮像装置
Yue DESIGN OF A BURST MODE ULTRA HIGH-SPEED LOW-NOISE CMOS IMAGE SENSOR

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant