CN107104675A - 比较器以及δς调制电路 - Google Patents

比较器以及δς调制电路 Download PDF

Info

Publication number
CN107104675A
CN107104675A CN201710093978.0A CN201710093978A CN107104675A CN 107104675 A CN107104675 A CN 107104675A CN 201710093978 A CN201710093978 A CN 201710093978A CN 107104675 A CN107104675 A CN 107104675A
Authority
CN
China
Prior art keywords
signal
comparator
transistor
differential pair
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710093978.0A
Other languages
English (en)
Other versions
CN107104675B (zh
Inventor
梶田徹矢
加藤太郎
加藤太一郎
手岛纮明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Publication of CN107104675A publication Critical patent/CN107104675A/zh
Application granted granted Critical
Publication of CN107104675B publication Critical patent/CN107104675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明的比较器以及ΔΣ调制电路降低了比较器的电路规模。比较器(1)包括：差分放大器(10)，其输出与差分输入信号(vp、vn)的差对应的信号；以及偏离发生器(11)，其根据数字抖动信号(d0、d1)使所述差分放大器(10)的偏离电压增减。差分放大器(10)通过第1差分对晶体管(X1、X2)、以及与第1差分对晶体管(X1、X2)并联配置的第2差分对晶体管(X3、X4)构成，偏离发生器(11)通过与所述第2差分对晶体管(X3、X4)共源共栅连接、并根据所述数字抖动信号(d0、d1)进行ON/OFF操作的第3差分对晶体管(X11、X12)构成。

Description

比较器以及ΔΣ调制电路
技术领域
本发明涉及适用于ΔΣ型AD转换器等的比较器、以及使用该比较器的ΔΣ调制电路。
背景技术
众所周知，在ΔΣ型AD转换器中，存在在转换直流输入信号时，在特定的输入信号时会产生被称为“音频噪声”的具有特定频率的噪声，从而导致转换精度恶化的现象。该现象是输入信号与参照信号的电平比为整数比时产生的现象。
通常，AD转换器是用数字信号来表示输入信号与设为比较对象的参照信号的比的电路区块。ΔΣ型AD转换器具有所谓的ΔΣ调制电路，即将该输入信号与参照信号的比作为数字信号的疏密波而输出的调制电路。ΔΣ调制电路的后段配置有数字滤波器，通过进行平均处理得到多个比特的数位值。
例如在以1bit输出构成ΔΣ调制电路时，该输出通过High、Low两值表示。在输入信号与参照信号的电平比是整数比1/3的情况下，ΔΣ调制电路生成疏密波的平均也为1/3那样的图案。但是，由于在疏密波为1/3那样的图案中，ΔΣ调制电路如High→Low→Low→High→····那样以3次中有1次的比例变为High的输出，因此该特定频率会强烈地凸显。在特定的频率与输入信号的频率接近的情况下，即低频的频率的情况下，该特定的频率无法被后段的数字滤波器中去除。其结果是，该特定频率相对于转换结果表现为噪声。这被称为音频噪声。
在输入信号随时间变化的情况下，由于ΔΣ调制电路的疏密波为固定图案的概率很低，固定图案的出现时间很短，因此音频噪声的影响很少。然而，在将温度传感器的输出等大体不变化的直流输入信号作为ΔΣAD转换器的输入信号的情况下，音频噪声会左右AD转换器的转换结果等性能的情况较多。
以往，为了去除该音频噪声，已知注入“抖动信号”是有效的。抖动信号是指对输入信号假性地使噪声重叠的信号。具体地说，得到一种使数字电路中产生伪随机信号作为抖动信号，并使该伪随机信号和AD转换器的输入信号相加的方法。由于伪随机信号的平均值极其接近于零，因此对输入信号的影响很少。如果在输入信号上加上这样的伪随机信号的话，即使输入信号是固定值，由于施加于AD转换器的信号变得随时间变化，因此能够抑制音频噪声的产生。
因为再现性、稳定性的关系，在模拟电路中生成设为抖动信号的伪随机信号是非常困难的。因此，已知存在通过使用了多个触发器与反馈电路的被称为PN(Pseudo Number伪随机码)符号产生电路的数字电路生成伪随机信号的方法。但是，数字信号相对于被输入至AD转换器的模拟输入信号来说信号电平(例如电压电平)极大。因此，如果将在数字电路中生成的数字抖动信号、即伪随机信号保持原样地与AD转换器的输入信号相加，则无法正确地转换本来的AD转换器的输入信号。因此，在现有技术中，采用如下方法：将数字电路生成的数字抖动信号暂时替换为使信号电平衰减等而成的模拟信号并生成模拟抖动信号，之后，与AD转换器的输入信号相加。
然而，在现有技术中，将数字抖动信号转换为模拟信号时的衰减率、即模拟抖动信号的信号电平需要通过摸索来确定。此外，需要准备从数字抖动信号转换为模拟抖动信号的转换电路其本身，存在电路规模、成本方面的问题。
作为从数字抖动信号转换为模拟抖动信号的转换电路的例子，图6示出了专利文献1所示的模拟抖动信号生成电路的结构。该模拟抖动信号生成电路通过基于电阻R1～R6的电阻分压和开关S0～S4，生成如图7的(A)或者图7的(B)所示那样的波形图案的模拟抖动信号。在专利文献1所示的技术中，根据数字抖动信号控制开关S0～S4并生成模拟抖动信号，AD转换器的输入信号和模拟抖动信号通过比较器12相加。
众所周知，利用图8那样的PN符号的伪随机数信号产生电路来作为数字抖动信号的生成电路(参照非专利文献1)。该电路由多级级联的移位寄存器100和逻辑异或电路101构成。
现有技术文献
专利文献
专利文献1：日本专利第4687512号公报
非专利文献
非专利文献1：R.C.Dixon，“最新スペクトラム拡散通信方式(最新光谱扩散通信方式)”，JATEC出版，P.91,1978年
发明内容
发明要解决的课题
如上所述，在专利文献1所示的技术中，需要用于根据数字抖动信号生成模拟抖动信号的电阻分压电路。该电阻分压电路也就是DA转换器，其电路规模无法无视。在通过集成电路实现AD转换器的情况下，由于电阻元件需要面积变大，因此如果在集成电路内搭载电阻分压电路，则容易导致芯片面积的增大。由于如果芯片面积大的话，对集成电路的成品率、每张晶圆的芯片数也有影响，因此经济上的影响很大。
进而，如专利文献1所示的技术那样，在具有多个模拟值的模拟抖动信号生成电路中，由于模拟抖动信号的平均值不为零也是很容易预料到的，因此在将这样的模拟抖动信号与AD转换器的输入信号相加的情况下，也存在在AD转换结果中产生误差的担忧。为了减小该误差，需要增大在集成电路内的电阻分压电路内使用的电阻的大小来提高相对精度。但是，由于这样的电阻大小的增大会导致电路面积的进一步增大，因此经济上的影响就进一步变大。
本发明是为了解决上述课题而做出的，其目的在于降低使用于ΔΣ型AD转换器等中的比较器的电路规模。
解决课题的技术手段
本发明的比较器的特征在于，包括：差分放大器，其输出与差分输入信号的差对应的信号；以及偏离发生器，其根据数字抖动信号使所述差分放大器的偏离电压增减。
此外，在本发明的比较器的1构成例中，所述比较器的特征在于，所述偏离发生器根据所述数字抖动信号使所述差分放大器的正相侧和反相侧的晶体管大小比变化，由此增减所述偏离电压。
此外，在本发明的比较器的1构成例中，所述比较器的特征在于，所述偏离发生器通过使流过构成所述差分放大器的晶体管的电流变化来增减所述偏离电压。
此外，在本发明的比较器的1构成例中，所述数字抖动信号是伪随机数信号。
此外，在本发明的比较器的1构成例中，所述比较器的特征在于，所述差分放大器通过第1差分对晶体管和第2差分对晶体管构成，所述第2差分对晶体管将与该第1差分对晶体管相同的差分输入信号作为输入，且与所述第1差分对晶体管并联配置，所述偏离发生器通过第3差分对晶体管构成，所述第3差分对晶体管与所述第2差分对晶体管共源共栅连接，且根据所述数字抖动信号进行ON/OFF操作。
此外，本发明的ΔΣ调制电路的特征在于，包括：积分器，其对差分输入信号进行积分；以及比较器，其将从该积分器输出的差分输出信号作为输入。
发明的效果
根据本发明，通过设置根据数字抖动信号使差分放大器的偏离电压增减的偏离发生器，能够不使用模拟抖动信号生成电路地使抖动信号重叠于比较器的输入信号，因此能够使比较器以及ΔΣ调制电路的电路规模变小。此外，在本发明中，由于不使用模拟抖动信号生成电路地将数字抖动信号直接输入至比较器，因此能够避免模拟抖动信号导致的性能恶化。
附图说明
图1是示出本发明的实施方式所涉及的比较器的结构的电路图。
图2是示出本发明的实施方式所涉及的比较器中的输出信号的偏离电压的增减的情况的图。
图3是示出将本发明的实施方式所涉及的比较器应用于ΔΣ调制电路时的结构的电路图。
图4是示出本发明的实施方式所涉及的比较器的另一结构的电路图。
图5是示出本发明的实施方式所涉及的比较器的另一结构的电路图。
图6是示出从数字抖动信号转换为模拟抖动信号时的现有的转换电路的构成例的电路图。
图7是示出在图6的结构中生成的模拟信号的波形的图。
图8是示出数字抖动信号生成电路的构成例的电路图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。图1是示出本发明的实施方式所涉及的比较器的结构的电路图。本实施方式的比较器1将差分模拟输入信号vp、vn以及差分数字抖动信号d0、d1作为输入。
该比较器1通过以下零件构成：将反相输入信号vn输入至栅极的P沟道MOS晶体管X1；将正相输入信号vp输入至栅极的P沟道MOS晶体管X2；将反相输入信号vn输入至栅极、源极与P沟道MOS晶体管X1的源极连接的P沟道MOS晶体管X3；将正相输入信号vp输入至栅极、源极与P沟道MOS晶体管X2的源极连接的P沟道MOS晶体管X4；栅极以及漏极与P沟道MOS晶体管X1的漏极连接、源极接地的N沟道MOS晶体管X5；栅极与N沟道MOS晶体管X5的栅极以及漏极连接、漏极与P沟道MOS晶体管X2的漏极连接、源极接地的N沟道MOS晶体管X6；栅极与P沟道MOS晶体管X2的漏极以及N沟道MOS晶体管X6的漏极连接、漏极与比较器1的输出端子连接、源极接地的N沟道MOS晶体管X7；源极与电源电压VDD连接、漏极与P沟道MOS晶体管X1～X4的源极连接的P沟道MOS晶体管X8；栅极与P沟道MOS晶体管X8的栅极连接、源极与电源电压VDD连接、漏极与比较器1的输出端子连接的P沟道MOS晶体管X9；栅极以及漏极与P沟道MOS晶体管X8、X9的栅极连接、源极与电源电压VDD连接的P沟道MOS晶体管X10；将数字抖动信号d1输入至栅极的、源极与P沟道MOS晶体管X3的漏极连接、漏极与N沟道MOS晶体管X5的栅极和漏极连接的P沟道MOS晶体管X11；将数字抖动信号d0输入至栅极的、源极与P沟道MOS晶体管X4的漏极连接、漏极与N沟道MOS晶体管X6的漏极连接的P沟道MOS晶体管X12；以及一端与P沟道MOS晶体管X10的栅极和漏极连接、另一端接地、对P沟道MOS晶体管X10供给恒定电流的电流源I1。
晶体管X1～X4构成差分放大器10。晶体管X11、X12构成控制差分放大器的偏离的偏离发生器11。
作为生成供给至该偏离发生器11的差分数字抖动信号d0、d1的数字抖动信号生成电路，使用例如图8所示那样的伪随机数信号产生电路即可。此处，由于使用差分信号，因此使用将伪随机数信号产生电路的单端输出信号转换为差分信号的转换电路来生成差分数字抖动信号d0、d1即可。
在图1所示的比较器1中，晶体管X1、X3将共同的信号vn作为输入。但是，晶体管X3的漏极电流在晶体管X11不为ON状态时不流动。该晶体管X11的ON/OFF是通过数字抖动信号d1来控制的。
同样地，晶体管X2、X4将共同的信号vp作为输入，但晶体管X4的漏极电流在晶体管X12不为ON状态时不流动。该晶体管X12的ON/OFF是通过数字抖动信号d0来控制的。
在这样构成差分放大器10的1组差分对晶体管X1、X2和另一组差分对晶体管X3、X4中，将差分对晶体管X11、X12与一组差分对晶体管X3、X4共源共栅连接，该晶体管X11、X12的ON/OFF(晶体管X3、X4的ON/OFF)通过差分数字抖动信号d0、d1来控制。在根据数字抖动信号d0将晶体管X12变为ON状态时，根据数字抖动信号d1将晶体管X11变为OFF状态，在根据数字抖动信号d0将晶体管X12变为OFF状态时，根据数字抖动信号d1将晶体管X11变为ON状态。
因此，因为晶体管X11、X12的ON/OFF，差分放大器10的正相侧的晶体管X2、X4和反相侧的晶体管X1、X3的晶体管大小比在外观上增减。如果以大小全部一致的方式制造晶体管X1～X4的话，在晶体管X12为ON状态、晶体管X11为OFF状态时，正相侧的晶体管X2、X4和反相侧的晶体管X1、X3的晶体管大小比为2：1。相反地，在晶体管X12为OFF状态、晶体管X11为ON状态时，正相侧的晶体管X2、X4和反相侧的晶体管X1、X3的晶体管大小比为1：2。
由于这样的晶体管大小比的外观上的增减，差分放大器10的偏离电压发生增减，比较器1的输出信号out的偏离电压发生增减。由于该偏离电压的增减是通过数字抖动信号d0、d1来控制的，因此通过将数字抖动信号d0、d1直接施加于比较器1，能够将输入信号vp、vn与抖动信号相加。
图2是示出本实施方式的比较器1中的输出信号out的偏离电压的增减的情况的图。此处，反相侧的输入信号vn固定为2.5V。图2的横轴是输入信号vp的电压，纵轴是输出信号out的电压。图2的200表示晶体管X11、X12均为ON时的输出信号out的偏离电压，201表示晶体管X12为ON、晶体管X11为OFF(抖动信号d0为Low、抖动信号d1为High)时的输出信号out的偏离电压，202表示晶体管X12为OFF、晶体管X11为ON(抖动信号d0为High、抖动信号d1为Low)时的输出信号out的偏离电压。
图3是示出将本实施方式的比较器1应用于ΔΣ调制电路时的结构的电路图。ΔΣ调制电路由以下零件构成：以1比特将差分模拟输入信号vp、vn量子化的比较器1；从差分模拟输入信号inp、inn中减去1取样周期前的ΔΣ调制电路的输出信号out所对应的电压的减法器2；对减法器2的差分模拟输出信号进行积分并输出去往比较器1的差分模拟输入信号vp、vn的积分器3；以及输出差分数字抖动信号d0、d1的数字抖动信号生成电路4。
在1取样周期前的ΔΣ调制电路的输出信号out为High时，减法器2从输入信号inp中减去例如规定的电压VREF，并将电压VREF与输入信号inn相加。相反地，在1取样周期前的ΔΣ调制电路的输出信号out为Low时，减法器2将电压VREF与输入信号inp相加，并从输入信号inn中减去电压VREF。
如果图3所示的ΔΣ调制电路的后段与数字滤波器连接，则能够实现ΔΣ型AD转换器。
综上所述，在本实施方式中，通过使用数字抖动信号来使比较器内的差分放大器的晶体管大小比增减，能够不使用模拟抖动信号生成电路地使抖动信号重叠于比较器的输入信号，因此能够使比较器的电路规模变小，并能够使使用了该比较器的ΔΣ调制电路的电路规模变小。另外，在本实施方式中需要数字抖动信号生成电路，但该数字抖动信号生成电路在专利文献1所示的技术也是需要的。
此外，在专利文献1所示的技术中，由于在模拟抖动信号生成电路中存在误差主要原因，因此模拟抖动信号的平均值不会变为零，因为偏离电压的偏离量而在ΔΣ调制电路中产生性能恶化。对此，在本实施方式中，由于不使用模拟抖动信号生成电路而将数字抖动信号直接输入至比较器，因此能够避免模拟抖动信号导致的性能恶化。
另外，也可以如图4一样追加与构成偏离发生器11的晶体管X11、X12相辅相成的工作的晶体管X13、X14。P沟道MOS晶体管X13的栅极被输入数字抖动信号d0，源极与晶体管X8的漏极连接，漏极与晶体管X3的漏极以及晶体管X11的源极连接。P沟道MOS晶体管X14的栅极被输入数字抖动信号d1，源极与晶体管X8的漏极连接，漏极与晶体管X4的漏极以及晶体管X12的源极连接。
晶体管X13在晶体管X11为ON状态时变为OFF，在晶体管X11为OFF状态时变为ON。同样地，晶体管X14在晶体管X12为ON状态时变为OFF，在晶体管X12为OFF状态时变为ON。如此，在晶体管X11为OFF状态时，使晶体管X3的源极和漏极短路，此外在晶体管X12为OFF状态时，使晶体管X4的源极和漏极短路，由此能够可靠地实现不流过电流那样的复位功能。
此外，在本实施方式中，将构成差分放大器10的晶体管X1～X4的大小设为全部相同来进行说明，但并不仅限于此，也可以通过适当地设定每个晶体管的大小，来对抖动信号的量、即偏离电压量进行调整。
此外，在本实施方式中，将与差分对晶体管并联连接的放大器用晶体管X3、X4和偏离发生器用的晶体管X11、X12设为正相侧、反相侧都是各1个，但也可以如图5所示连接多个这些晶体管X3、X4、X11、X12。
此外，也可以在各个晶体管X3的漏极和晶体管X11的源极之间设有开关S10，晶体管X4的漏极和晶体管X12的源极之间设有开关S11。由于如果开关S10、S11为OFF的话，则与该开关S10、S11连接的晶体管X11、X12不作为偏离发生器工作，因此能够切换与差分对晶体管X1、X2连接的并联晶体管的个数，从而能够对抖动信号的量、即偏离电压量进行调整。
此外，由于原本d0、d1就是逻辑信号，因此也可以删除开关S10、S11，准备表示是否将d0、d1输入至栅极的信号p(例如，允许的情况下p＝1，不允许的情况下p＝0)，将d0、d1和p的逻辑积(AND)的结果输入至各X11、X12的栅极(如果p＝0，则各X11、X12一直为关闭状态)。然后，如果使用的晶体管数量为n个，对于n个的晶体管X11、X12将信号p设定为1，对于没有使用的剩余的X11、X12信号p为0，由此能够实现和图5的电路同样的功能。
另外，在本实施方式中，例举ΔΣ调制电路以及ΔΣ型AD转换器来进行说明，但并不仅限于此，也可以使用本发明的比较器作为其他的AD转换器、例如快速型AD转换器的比较器。
产业上的可利用性
本发明能够应用于ΔΣ型AD转换器等中使用的比较器。
符号说明
1…比较器、2…减法器、3…积分器、4…数字抖动信号生成电路、10…差分放大器、11…偏离发生器、X1～X4，X8～X14…P沟道MOS晶体管、X5～X7…N沟道MOS晶体管、I1…电流源、S10，S11…开关。

Claims (6)

1.一种比较器，其特征在于，包括：
差分放大器，其输出与差分输入信号的差对应的信号；以及
偏离发生器，其根据数字抖动信号使所述差分放大器的偏离电压增减。
2.根据权利要求1所述的比较器，其特征在于，
所述偏离发生器根据所述数字抖动信号使所述差分放大器的正相侧和反相侧的晶体管大小比变化，由此增减所述偏离电压。
3.根据权利要求1或者2所述的比较器，其特征在于，
所述偏离发生器通过使流过构成所述差分放大器的晶体管的电流变化来增减所述偏离电压。
4.根据权利要求1至2中任意一项所述的比较器，其特征在于，
所述数字抖动信号是伪随机数信号。
5.根据权利要求1至2中任意一项所述的比较器，其特征在于，
所述差分放大器通过第1差分对晶体管和第2差分对晶体管构成，所述第2差分对晶体管将与该第1差分对晶体管相同的差分输入信号作为输入，且与所述第1差分对晶体管并联配置，
所述偏离发生器通过第3差分对晶体管构成，所述第3差分对晶体管与所述第2差分对晶体管共源共栅连接，且根据所述数字抖动信号进行ON/OFF操作。
6.一种ΔΣ调制电路，其特征在于，包括：
积分器，其对差分输入信号进行积分；以及
根据权利要求1至5中任意一项所述的比较器，其将从该积分器输出的差分输出信号作为输入。
CN201710093978.0A 2016-02-22 2017-02-21 比较器以及δς调制电路 Active CN107104675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016030651A JP6619668B2 (ja) 2016-02-22 2016-02-22 比較器およびデルタシグマ変調回路
JP2016-030651 2016-02-22

Publications (2)

Publication Number Publication Date
CN107104675A true CN107104675A (zh) 2017-08-29
CN107104675B CN107104675B (zh) 2020-06-30

Family

ID=59674734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093978.0A Active CN107104675B (zh) 2016-02-22 2017-02-21 比较器以及δς调制电路

Country Status (4)

Country Link
JP (1) JP6619668B2 (zh)
KR (1) KR101920990B1 (zh)
CN (1) CN107104675B (zh)
TW (1) TWI654847B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107888155A (zh) * 2017-12-27 2018-04-06 苏州菲达旭微电子有限公司 一种多输入放大器及包括该放大器的双控制电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115617584A (zh) * 2021-07-16 2023-01-17 长鑫存储技术有限公司 接收器、存储器及测试方法
JP7366277B2 (ja) 2021-07-16 2023-10-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 受信機、メモリ及び検証方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104751A (ja) * 1992-09-17 1994-04-15 Fujitsu Ltd Δς変調型ａ／ｄ変換器
CN1748220A (zh) * 2003-02-06 2006-03-15 皇家飞利浦电子股份有限公司 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路
JP2007081567A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd デルタシグマ変調回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4687512B2 (ja) * 2006-03-08 2011-05-25 トヨタ自動車株式会社 Δς型ａｄ変換器
US7999620B2 (en) * 2008-12-12 2011-08-16 Analog Devices, Inc. Amplifier with dither

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104751A (ja) * 1992-09-17 1994-04-15 Fujitsu Ltd Δς変調型ａ／ｄ変換器
CN1748220A (zh) * 2003-02-06 2006-03-15 皇家飞利浦电子股份有限公司 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路
JP2007081567A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd デルタシグマ変調回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107888155A (zh) * 2017-12-27 2018-04-06 苏州菲达旭微电子有限公司 一种多输入放大器及包括该放大器的双控制电路
CN107888155B (zh) * 2017-12-27 2024-04-02 苏州菲达旭微电子有限公司 一种多输入放大器及包括该放大器的双控制电路

Also Published As

Publication number Publication date
JP2017152761A (ja) 2017-08-31
KR20170098707A (ko) 2017-08-30
JP6619668B2 (ja) 2019-12-11
CN107104675B (zh) 2020-06-30
TW201733271A (zh) 2017-09-16
TWI654847B (zh) 2019-03-21
KR101920990B1 (ko) 2018-11-21

Similar Documents

Publication Publication Date Title
Rao et al. A deterministic digital background calibration technique for VCO-based ADCs
CN106130557B (zh) 一种比较器失调电压自校正电路
US20080238743A1 (en) Dither circuit and analog digital converter having dither circuit
US20090085784A1 (en) Integrated Circuit Comprising a Plurality of Digital-to-Analog Converters, Sigma-Delta Modulator Circuit, and Method of Calibrating a Plurality of Multibit Digital-to-Analog Converters
CN106341134B (zh) 具有局部交错和重采样的数模转换器
Bhide et al. An 11 GS/s 1.1 GHz bandwidth interleaved ΔΣ DAC for 60 GHz radio in 65 nm CMOS
CN107104675A (zh) 比较器以及δς调制电路
US8730404B2 (en) Providing a reset mechanism for a latch circuit
Juanda et al. A 10-GS/s 4-bit single-core digital-to-analog converter for cognitive ultrawidebands
US7576675B1 (en) Return-to-zero current-steering DAC with clock-to-output isolation
US7936298B2 (en) Integrated circuit and electronic device comprising threshold generation circuitry and method therefor
US20170179968A1 (en) Protection circuits for tunable resistor at continuous-time adc input
JP4687512B2 (ja) Δς型ａｄ変換器
KR101918356B1 (ko) 펄스폭 변조기의 통합 아날로그 지연 라인
Andersson et al. Modeling of glitches due to rise/fall asymmetry in current-steering digital-to-analog converters
Danesh et al. Ring oscillator based delta-sigma adcs
US6549152B1 (en) 1-bit digital-analog converter to convert digital information into current and voltage pulses
De Wit et al. Complementary DAC topology for reduced output impedance dependency and improved dynamic performance
Hamoui et al. A 1.8-V 3-MS/s 13-bit/spl Delta//spl Sigma/A/D converter with pseudo data-weighted-averaging in 0.18-/spl mu/m digital CMOS
Kamath et al. A wide output range, mismatch tolerant Sigma Delta DAC for digital PLL in 90nm CMOS
CN102426470B (zh) 一种用于流水线模数转换器的参考电压发生电路
CN101227191A (zh) 电流型数模转换器及相关的电压提升器
CN104052490A (zh) 一种可调的分段电流型dac电路
CN106130552B (zh) 一种流水线式模数转换器
US9252797B1 (en) Return-to-zero digital-to-analog converter with overlapping time delayed pulse generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant