CN1748220A - 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路 - Google Patents

伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路 Download PDF

Info

Publication number
CN1748220A
CN1748220A CN200480003587.6A CN200480003587A CN1748220A CN 1748220 A CN1748220 A CN 1748220A CN 200480003587 A CN200480003587 A CN 200480003587A CN 1748220 A CN1748220 A CN 1748220A
Authority
CN
China
Prior art keywords
pass filter
delta modulator
control signal
sigma
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200480003587.6A
Other languages
English (en)
Inventor
A·H·J·伊明克
J·A·T·M·范登霍伯特
A·斯特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1748220A publication Critical patent/CN1748220A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0941—Methods and circuits for servo gain or phase compensation during operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/094—Methods and circuits for servo offset compensation

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Feedback Control In General (AREA)

Abstract

一种伺服系统，其包括模拟∑－Δ调制器，用于由第一和第二模拟控制信号生成归一化数字误差修正信号。该模拟∑－Δ调制器包括：模拟低通滤波器；量化器，其分送数字误差修正信号；和，乘法DA转换器，其位于量化器的输出端和低通滤波器的输入端之间的反馈配置中，用于使反馈信号同模拟控制信号之和相乘。

Description

伺服系统、包括伺服系统的装置、∑-Δ调制器、和包括∑-Δ调制 器的集成电路
技术领域
本发明涉及一种伺服系统，用于由第一和第二控制信号生成归一化数字激励器信号，所述伺服系统包括∑-Δ调制器，其用于生成两个控制信号之差与之和之间的商的数字表示。而且，本发明涉及包括伺服系统的装置、∑-Δ调制器以及包括∑-Δ调制器的集成电路。
背景技术
该伺服系统了解自本申请人的优先欧洲专利申请出版物0 501570。伺服系统常常由两个控制信号P和Q之差(P-Q)生成激励器信号。传感器生成两个控制信号，并且伺服系统的目的在于将激励器控制在其中传感器产生相等控制信号的位置中。在该位置中，差信号是0，而其在该位置的一侧是负的而在该位置的另一侧是正的。然而，在许多伺服系统中，控制信号的幅度不仅依赖于待修正的误差，还依赖于其他所需的或不需要的参数。例如，在光学记录中，控制信号P和Q来源自由数个光电二极管段生成的信号，并且这些信号的幅度同激光器的输出功率和光盘的反射成比例。因此，通过盘片上的信息调制信号。而且，必须补偿横跨盘片表面的盘片反射变化，并且，更重要地，必须补偿不同盘片制造商之间的盘片反射变化。这是通过对控制信号进行归一化而实现的，即，使控制信号或控制信号之间之差除以这些控制信号之和。
归一化的一般形式由(P-Q)/(P+Q)给出。控制信号P和Q自身可得自二极管段信号的不同组合，须依赖于该参数进行控制，例如、聚焦、轨道跟踪等。差信号P-Q除以和信号P+Q的除法是通过使用所谓的Gilbert单元实现的。该实现方案利用了这一事实，即存在双极型晶体管的集电极电流和基极-发射极电压之间的指数关系。然而，目前存在这样的趋势，即，使IC的数目最小，并且因此将归一化功能移至CMOS IC(互补金属氧化物半导体集成电路)中。在这种IC中，MOS晶体管具有漏极电流对栅源电压的平方或基本平方的特性，由此可以使用Gilbert拓扑。上文参考的欧洲专利申请出版物示出了一种解决方案，其允许使用MOS晶体管用于使差信号P-Q除以和信号P+Q。这里使用了数字∑-Δ调制器，其具有跟随有量化器的低通滤波器，该量化器的输出反馈到低通滤波器。该解决方案在于，在∑-Δ调制器的量化器的输出端和低通滤波器的输入端之间的反馈路径中具有数字乘法器，而数字和信号用作用于数字乘法器的倍增因数。可以示出，通过该配置，量化器的输出是数字信号，其值基本上等于∑-Δ调制器的输入值同反馈乘法器的输入值的比。
发明内容
本发明的目的在于，使用与前面提及的现有技术文献所使用的相同的原理，但是具有充分缩减的电路元件和/或芯片面积(集成电路面积)。因此，为此目的，本发明的伺服系统的特征在于，∑-Δ调制器是模拟∑-Δ调制器，其具有模拟低通滤波器；量化器，其被配置用于接收模拟低通滤波器的输出信号；乘法DA转换器，用于转换量化器的输出信号并且使其乘以第一和第二控制信号之和；以及，用于将第一和第二控制信号之差以及乘法DA转换器的输出信号提供给模拟低通滤波器的输入端的装置。
在现有领域文献的伺服系统中，数字∑-Δ调制器仅具有一个功能，即误差修正信号的归一化，而信号的数字化是在∑-Δ调制器之前在多比特AD转换器中执行的。与之相反，在本发明的伺服系统中，模拟控制信号在同一模拟∑-Δ调制器中归一化和数字化，由此省去了先前的模数转换器。
模拟∑-Δ调制器的量化器产生具有特定比特长度且具有特定采样率的数字字。在乘法DA转换器中使用量化器的字。这里，数字字的每个比特切换与各个比特的“有效位”成比例并且与倍增因数成比例的电流，在该情况中，是第一和第二控制信号之和。本发明的伺服系统的进一步的特征在于，乘法DA转换器包括1比特量化器；电流源，其提供第一和第二控制信号之和；以及开关装置，其由量化器的输出信号控制，用于将所述电流源切换到低通滤波器的输入端，此时获得了非常简单的实现方案。在该情况中，量化器是简单的比较器，其将低通滤波器的输出同DC参考电平比较。乘法DAC仅是一个的表示两个控制信号之和(P+Q)的单一电流源，其依赖于比较器的输出被打开或关闭。
在本发明的伺服系统中，两个模拟控制信号之间的差(P-Q)施加到模拟低通滤波器的输入端。在CMOS中，难于实现该减法运算。为了协助该运算，本发明的伺服系统的进一步的特征在于，模拟低通滤波器是具有第一和第二输入端的差分模拟低通滤波器，第一和第二控制信号分别施加到该第一和第二输入端。优选地，提供控制电流ip的电流源连接到差分低通滤波器的其中一个输入端，而提供控制电流iq的电流源连接到差分低通滤波器的另一输入端。
模拟低通滤波器的最有效和最方便的实现方案是一阶差分积分器。然而，使用该类低通滤波器，输入端处的DC阻抗特别高。当该低通滤波器由电流源驱动时，结果是这样的配置，其中输入端处的DC电平完全是浮动的。根据本发明的另一方面，该伺服系统的特征在于用于稳定差分模拟低通滤波器的输入端处的共模电压的共模控制电路，此时可以克服该问题。
通过上文所述的配置，由两个控制信号导出和信号需要小心防止出现DC偏移和增益失配。例如，当和信号中出现DC偏移时，这将导致归一化中的误差，由此由该配置生成的误差修正信号变得依赖于相等的控制信号的幅度变化。而且，在和信号中可能出现增益失配，其导致了伺服系统的整体环路增益的改变。本发明的另一目的在于避免这些问题，并且因此，本发明的伺服系统的进一步的特征在于，共模控制电路是运算跨导放大器(OTA)，其在其输入端接收模拟低通滤波器的两个输入端的平均电压和参考电压，并且其输出构成了所述提供第一和第二控制信号之和的电流源。所述平均电压可以容易地从例如滤波器的输入端之间的两个串联连接的相等电阻的互连中获得。然后，通过反馈环路，OTA的输出电流等于施加到低通滤波器的输入端的控制电流之和，由此自动地避免了前文所提及的误差(偏移和增益)。在该∑-Δ调制器中，和信号不作为单独的输入信号施加，而是在∑-Δ调制器自身中自动生成的。
在由差分积分器实现模拟低通滤波器时，可能出现这样的问题，即，即使在滤波器的输入端处使用共模控制电路，连接到量化器的输入端的该滤波器的输出端仍是浮动的，由此量化器的运算变得不可预知。为了避免该问题，优选地，根据本发明的伺服系统的特征在于，模拟低通滤波器包括第一和第二单端积分器，用于分别对第一和第二控制信号积分；和运算跨导放大器(OTA)，其在其输入端接收模拟低通滤波器的两个输出端的平均电压和参考电压，并且其输出构成了所述提供第一和第二控制信号之和的电流源。再一次地，在该情况中，所述平均电压可以得自于滤波器的输出端之间的两个串联连接的相等电阻的互连。
附图说明
本发明将通过参考附图进行描述。此处示出了：
图1是根据本发明的伺服系统，
图2是根据本发明的∑-Δ调制器的第一实施例，
图3是根据本发明的∑-Δ调制器的第二实施例，
图4是根据本发明的∑-Δ调制器的第三实施例。
具体实施方式
图1示出了用于在光盘上进行光学记录和/或由光盘进行再现的装置中使用的伺服系统。框R示意性地示出了该装置的光学系统。该光学系统的细节可以在例如本申请人的欧洲专利申请出版0501570的图9或者Ken C.Pohlmann的“The Compact Disk Handbook”，ISBN 0-89579-300-8的第4章中找到。这两个出版物在此处并入作为参考。
光学系统R通常包括至少一个光电二极管，其接收由光盘反射的光束，并且作为用于伺服系统的传感器进行工作。在图1的系统中，使用了一个发送到盘片(未示出)的光束，并且该反射光束由四段光电二极管Z感测。二极管Z的四个段标识为a、b、c和d，并且它们分别生成信号A、B、C和D。由于由光电二极管段接收的光量依赖于光束在盘片上的聚焦，并且依赖于沿盘片轨道的光束的循轨，因此由光电二极管生成的信号可用于控制聚焦和循轨。
加法器S1根据公式P＝A+D由段信号生成控制信号P，且加法器S2根据公式Q＝B+C生成控制信号Q。根据公知为“象散聚焦误差信号生成”的方法，例如如此构成的控制信号P和Q，差信号P-Q可用于控制激光束在光盘上的聚焦。然而，如本说明书的引言部分中解释的，首要的是，误差修正信号被归一化以应对控制信号P和Q的不期望的变化。因此，差信号P-Q必须除以和信号P+Q以获得归一化的误差修正信号(P-Q)/(P+Q)，用于修正激光束的聚焦。
应当注意，假设控制信号P和Q据此由段信号A、B、C和D构成，则同一表达式(P-Q)/(P+Q)表示用于光学系统的其他参数的适用的且适当归一化的误差修正信号。例如，当P＝A+B且Q＝C+D时，根据公知的“推挽跟踪(push pull following)”的方法，归一化误差修正信号(P-Q)/(P+Q)适用于引导激光束沿光盘的轨道。
在图1的配置中，差信号P-Q是在减法器S3中得到的，而和信号是在加法器S4中得到的。来自减法器S3的差信号P-Q作为输入信号施加到模拟∑-Δ调制器M。该模拟∑-Δ调制器包括减法器S5；模拟低通滤波器(环路滤波器)F，用于对减法器S5的输出进行低通滤波；1比特量化器(比较器)E，用于将环路滤波器F的输出同参考电压进行比较，并且用于在环路滤波器的输出高于参考电压时传递例如“1”，并且在该输出低于参考电压时传递“0”；以及，乘法AD转换器，其使比较器E的输出脉冲同加法器S4之和信号P+Q相乘。从减法器S5中的差信号P-Q中减去该乘法的结果。在工作中：当环路滤波器F和比较器E的低频放大率足够高时，∑-Δ调制器的反馈环路使得环路滤波器的输入端处的低频成分近似为零。这意味着，减法器的两个输入基本是相等的，直至考虑到它们的低频成分。因此，与AD转换器W的增益因数(P+Q)相乘的比较器的输出等于输入信号(P-Q)，或者该输出信号等于输入信号(P-Q)除以和信号(P+Q)。模拟∑-Δ调制器的输出端0处的结果是1比特的数字信号，其低频成分等于(P-Q)/(P+Q)，其最终可以直接地或者通过适当的模拟低通滤波器L施加到光学系统R中的激励器Ac，用于执行所需的修正。作为使用∑-Δ调制器的输出来直接驱动激励器Ac的替换，该输出可以施加到抽选滤波器(未示出)，用于将误差修正信号变换为多比特数字信号，其允许应用不同的数字信号处理功能，诸如灵活的滤波和安全措施。该数字误差修正信号随后被转换为模拟信号，用于施加到激励器。
图2示出了具有集成于其中的P-Q减法器S3的∑-Δ调制器M的实现方案。由于电流可以容易地通过将源连接在一起而相加，因此图1的控制信号P和Q以及和信号P+Q以来自电流源的电流ip、iq和ip+q的电流的形式施加。由于在CMOS中难于进行减法，因此环路滤波器F和比较器E具有差分的性质。现在，通过简单地将待减的电流连接到环路滤波器的另一输入端，可以实现减法。因此，电流源ip连接到环路滤波器的其中一个输入端，而电流源iq连接到另一输入端。量化器(比较器)E由来自时钟脉冲发生器C1的脉冲来进行钟控，其确保了量化以固定的间隔进行。乘法AD转换器包括简单的差分开关，其包括两个PMOS晶体管W1和W2，其源电极一起连接到电流源ip+q，并且其栅电极连接到比较器E的差分输出。PMOS晶体管W1和W2的漏电极连接到环路滤波器F的输入端。可以观察到，在该实现方案中，两个滤波器输入端用作图1的减法器S3和减法器S5。在图2中示出了一阶低通滤波器，但是该滤波器可以是更高阶的，其将增加该配置的模数转换的分辨率。
在图2中，环路滤波器是差分积分器。其输入端完全是浮置的，由此电流ip、iq和ip+q中的微小偏移将导致输入共模电压的漂移。为了防止该问题，图2的∑-Δ调制器包括共模控制电路Cm。该电路包含三个NMOS共源共栅(cascode)T1-T4、T2-T5和T3-T6。每个上部晶体管具有连接到各自漏电极的DC电流源I1、I2和I3，而每个上部晶体管的源电极连接到相应的下部晶体管的漏电极，并且T5和T6的漏电极互连。三个上部晶体管的栅电极连接到晶体管T1的漏电极。晶体管T4的栅电极连接到参考电压，晶体管T5的栅电极连接到晶体管T2的漏电极，并连接到环路滤波器的其中一个输入端，并且晶体管T6的栅电极连接到晶体管T3的漏电极，并连接到环路滤波器的另一输入端。电流源I1、I2和I3的电流优选地是相等的。这对于三个上部晶体管以及三个下晶体管也是相同的。三个下部晶体管具有低的漏极电压，使得它们工作于它们的线性范围。因此，它们用作用于上部晶体管的受控源电阻器。当两个滤波器输入端处的电压相等地增加时，晶体管T5和T6相比于T4将呈现出较低的电阻。较高的电流将流过T2和T3，并且这将恢复标称的情况。因此，共模控制电路对于滤波器输入端处的共模电压变化呈现出低阻抗。这些端处的差分电压将增加晶体管T5、T6其中一个中的电流，但是使另一晶体管中的电流相等地下降，由此共模控制电路呈现出对于差分电压的高阻抗。
在图1中，加法器S4被配置为由两个控制信号P和Q来产生和信号P+Q。相似地，在图2中，电流ip+q必须由两个控制电流ip和iq构成。该运算可能导致误差，诸如DC偏移或增益失配，其结果是将干扰归一化，或者将影响伺服系统的环路增益。在图3的实现方案中，其中对应于图2元件的元件具有相同的参考标记，可以执行控制电流ip和iq的加法获得ip+q而基本不会出现误差，而且，可以省去图2的共模控制电路Cm。为此目的，图3的配置包括：运算跨导放大器(OTA)，其具有两个PMOS晶体管T7、T8的差分放大器；公共电流源I4，其向两个晶体管的源电极传递电流；以及两个NMOS晶体管T9、T10的电流镜，用于镜像PMOS晶体管T7的漏极电流。而且，两个相等的电阻器R1和R2串联连接在差分环路滤波器F的输入端，并且这些电阻器的连接点连接到T8的栅电极，而T7的栅电极连接到参考电压Vr。晶体管T8和T10的互连的漏电极构成了OTA的输出，并且该输出连接到差分开关晶体管W1和W2的两个源电极。在工作中：由于电阻器R1和R2是相等的，因此这些电阻器的互连具有两个滤波器输入端的共模电压。通过电流镜晶体管T9、T10和差分开关晶体管W1、W2的OTA的反馈环路将该互连维持在晶体管T7的栅电极的参考电压Vr。因此，该OTA防止了滤波器输入端处的浮动的共模电压，并且因此图2的单元Cm变得是多余的。而且：假设电阻器R1和R2足够相等并且具有足够高的值，则由OTA提供给差分开关晶体管W1和W2的互连的源电极的电流等于两个控制电流ip和iq之和。这样，避免了生成和电流ip+q时的任何偏移和增益失配误差。
在开关W1和W2中可能出现来自比较器的开关信号的电容性馈通。所导致的电荷在滤波器F的输入处的注入导致了不准确的归一化，特别是对于小的输入电流ip和iq。通过虚设晶体管(电容器)可以克服该问题，该虚设晶体管在每个晶体管W1、W2的栅电极和其他这些晶体管的漏电极之间同短接的漏极和源极连接。在图2和4的配置中可以采用相同的措施。
当差分环路滤波器F是积分器时，其输出端对于DC而言是通过反馈电容器完全与输入端隔开的。而且，在钟控比较器E未将其输入端处的共模电压钳位时，该电压完全是浮动的。因此，需要额外的用于控制环路滤波器的输出的共模环路。但是，可以以图4所示的方式解决该问题。在该图中，对应于图3的电路元件的电路元件具有相同的参考数字。
图3的差分积分器F现由两个单端积分器G1和G2替换，每个均分别包括运算跨导放大器(OTA)O1和O2以及在OTA的输出端和倒相输入端之间的积分电容器。这些倒相输入端还连接到控制电流源ip和iq，而两个OTA的非倒相输入端连接到参考电压Vr1。第三运算跨导放大器O3具有连接到两个相等电阻器R3和R4的互连的其非倒相输入端，这两个电阻器在两个OTA O1和O2的输出端之间串联耦合。O3的倒相输入端接收参考电压Vr2，并且该OTA的输出将电流ip+q输送到差分开关晶体管W1和W2的源电极。通过O1、O2、电阻器R1、R2、OTA O3和差分开关W1、W2的单独的环路将O1和O2的输入端的共模电压保持在参考电势Vr1，并且将O1和O2的输出端的共模电压保持在参考电势Vr2。电阻器R3和R4可以通过缓冲级(未示出)连接到OTA O1和O2的输出端，以防止必须使用过高值的电阻器。对于图3中的电阻器R1和R2连接到差分滤波器F的输入端，可以采用相同的措施。

Claims (14)

1.一种伺服系统，用于由第一和控制信号(P)以及第二控制信号(Q)生成归一化的数字激励器信号，所述伺服系统包括∑-Δ调制器，用于生成两个控制信号之差(P-Q)与之和(P+Q)之间的商(P-Q)/(P+Q)的数字表示，其特征在于，∑-Δ调制器是模拟∑-Δ调制器(M)，其具有模拟低通滤波器(F)；量化器(E)，其被配置用于接收模拟低通滤波器的输出信号；乘法DA转换器(W)，用于转换量化器的输出信号并且使其乘以第一和第二控制信号之和(P+Q)；以及用于将第一和第二控制信号之差(P-Q)以及乘法DA转换器(W)的输出信号提供给模拟低通滤波器(F)的输入的装置。
2.权利要求1的伺服系统，其特征在于1比特量化器(E)，并且其中乘法DA转换器(W)包括电流源(ip+q)，用于提供第一和第二控制信号之和；以及由量化器的输出信号控制的开关装置(W1、W2)，用于将所述电流源切换到低通滤波器(F)的输入。
3.权利要求2的伺服系统，其特征在于，模拟低通滤波器(F)是具有第一和第二输入端的差分模拟低通滤波器，将第一和第二控制信号(ip、iq)分别施加到所述第一和第二输入端。
4.权利要求3的伺服系统，其特征在于共模控制电路(Cm)，用于稳定差分模拟低通滤波器(F)的输入处的共模电压。
5.权利要求4的伺服系统，其特征在于，共模控制电路是运算跨导放大器(T7...T10)，其具有用于接收模拟低通滤波器的两个输入端的平均电压和参考电压(VR)的输入端，并且其输出构成了用于提供第一和第二控制信号之和的所述电流源(ip+q)。
6.权利要求2的伺服系统，其特征在于，模拟低通滤波器包括第一和第二单端积分器(G1、G2)，用于分别对第一和第二控制信号积分；和运算跨导放大器(O3)，其具有用于接收模拟低通滤波器(G1、G2)的两个输出端的平均电压和参考电压(VR2)的输入端，并且其输出构成了用于提供第一和第二控制信号之和的所述电流源(ip+q)。
7.一种包括伺服系统的装置，其特征在于，该伺服系统是权利要求1～6的任一权利要求所述的伺服系统。
8.一种∑-Δ调制器，用于生成第一控制信号(P)和第二控制信号(Q)之差(P-Q)与之和(P+Q)之间的商(P-Q)/(P+Q)的数字表示，其特征在于，∑-Δ调制器是模拟∑-Δ调制器(M)，其具有模拟低通滤波器(F)；量化器(E)，其接收模拟低通滤波器的输出信号；乘法DA转换器(W)，用于转换量化器的输出信号并且使其乘以第一和第二控制信号之和(P+Q)；以及用于将第一和第二控制信号之差(P-Q)以及乘法DA转换器(W)的输出提供给模拟低通滤波器(F)的输入的装置。
9.权利要求8的∑-Δ调制器，其特征在于，量化器(E)是1比特量化器(E)，并且其中乘法DA转换器(W)包括电流源(ip+q)，用于提供第一和第二控制信号之和；以及由量化器的输出信号控制的开关装置(W1、W2)，用于将所述电流源切换到低通滤波器(F)的输入。
10.权利要求9的∑-Δ调制器，其特征在于，模拟低通滤波器(F)是具有第一和第二输入端的差分模拟低通滤波器，第一和第二控制信号(ip、iq)分别施加到所述第一和第二输入端。
11.权利要求10的∑-Δ调制器，其特征在于共模控制电路(Cm)，用于稳定差分模拟低通滤波器(F)的输入处的共模电压。
12.权利要求11的∑-Δ调制器，其特征在于，共模控制电路是运算跨导放大器(T7...T10)，其具有用于接收模拟低通滤波器的第一和第二输入端处提供的平均电压和参考电压(VR)的输入端，并且其输出构成了用于提供第一和第二控制信号之和的所述电流源(ip+q)。
13.权利要求9的∑-Δ调制器，其特征在于，模拟低通滤波器包括第一和第二单端积分器(G1、G2)，用于分别对第一和第二控制信号积分；和运算跨导放大器(O3)，其具有用于接收模拟低通滤波器(G1、G2)的两个输出端的平均电压和参考电压(VR2)的输入端，并且其输出构成了用于提供第一和第二控制信号之和的所述电流源(ip+q)。
14.一种包括如权利要求8～13的任一权利要求所述的∑-Δ调制器的集成电路。
CN200480003587.6A 2003-02-06 2004-02-06 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路 Pending CN1748220A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100250.4 2003-02-06
EP03100250 2003-02-06

Publications (1)

Publication Number Publication Date
CN1748220A true CN1748220A (zh) 2006-03-15

Family

ID=32842817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480003587.6A Pending CN1748220A (zh) 2003-02-06 2004-02-06 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路

Country Status (7)

Country Link
US (1) US7046177B2 (zh)
EP (1) EP1593086B1 (zh)
JP (1) JP2006523388A (zh)
CN (1) CN1748220A (zh)
AT (1) ATE362142T1 (zh)
DE (1) DE602004006381D1 (zh)
WO (1) WO2004070951A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104675A (zh) * 2016-02-22 2017-08-29 阿自倍尔株式会社 比较器以及δς调制电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006058011B3 (de) 2006-12-08 2008-07-17 Infineon Technologies Ag Konzept zum Auslesen eines analogen Sensorausgangssignals
US11469721B2 (en) 2020-01-08 2022-10-11 Qorvo Us, Inc. Uplink multiple input-multiple output (MIMO) transmitter apparatus
US11336240B2 (en) 2020-01-16 2022-05-17 Qorvo Us, Inc. Uplink multiple input-multiple output (MIMO) transmitter apparatus using transmit diversity
US11387795B2 (en) * 2020-01-28 2022-07-12 Qorvo Us, Inc. Uplink multiple input-multiple output (MIMO) transmitter apparatus with pre-distortion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662379A (en) * 1969-12-29 1972-05-09 Fmc Corp Digital-to-resolver converter
US4511884A (en) * 1982-11-09 1985-04-16 C & A Products, Inc. Programmable limit switch system using a resolver-to-digital angle converter
US5249116A (en) 1991-02-28 1993-09-28 U.S. Philips Corporation Digital control system and a sub-circuit to be used in the control system
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
US6426712B1 (en) * 2000-11-16 2002-07-30 Analog Devices, Inc. Fault-signal generators and methods for resolver systems
DE10160835B4 (de) * 2001-12-06 2011-02-17 Anton Rodi Anordnung zur Interpolation eines Messsignals
US6744230B2 (en) * 2002-10-29 2004-06-01 Honeywell International Inc. Method and apparatus for fine resolution brushless motor control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104675A (zh) * 2016-02-22 2017-08-29 阿自倍尔株式会社 比较器以及δς调制电路
CN107104675B (zh) * 2016-02-22 2020-06-30 阿自倍尔株式会社 比较器以及δς调制电路

Also Published As

Publication number Publication date
US7046177B2 (en) 2006-05-16
WO2004070951A3 (en) 2004-10-07
EP1593086A2 (en) 2005-11-09
DE602004006381D1 (de) 2007-06-21
JP2006523388A (ja) 2006-10-12
WO2004070951A2 (en) 2004-08-19
WO2004070951A8 (en) 2005-11-17
EP1593086B1 (en) 2007-05-09
US20060077075A1 (en) 2006-04-13
ATE362142T1 (de) 2007-06-15

Similar Documents

Publication Publication Date Title
US7250886B1 (en) Sigma-delta modulator
JP2842725B2 (ja) ディジタル・アナログ変換器
JP5141450B2 (ja) デジタル入力型ｄ級増幅器
US6369730B1 (en) Sigma-delta analog-to-digital converter
US7482865B2 (en) Systems and methods for correcting errors resulting from component mismatch in a feedback path
US6693574B2 (en) D/A converter and delta-sigma D/A converter
US6727729B2 (en) Linear buffer
JPH0817330B2 (ja) 高次スイッチトキャパシタフィルタを有するデジタル−アナログコンバータ
US5068660A (en) Combining fully-differential and single-ended signal processing in a delta-sigma modulator
EP1227589B1 (en) Replica network for linearizig switched capacitor circuits
EP1076874B1 (en) Method and circuit for compensating the non-linearity of capacitors
EP3783798A1 (en) Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
CN1748220A (zh) 伺服系统、包括伺服系统的装置、∑－△调制器、和包括∑－△调制器的集成电路
Wang et al. Power analysis and optimal design of op amps for oversampled converters
EP3477855B1 (en) Sensor arrangement
JPH0865166A (ja) 信号変調器
US20140125407A1 (en) Bandwidth limiting for amplifiers
US6175254B1 (en) System for compensating a signal for an offset from a reference level
US4924226A (en) Signal error compensation
US6906658B2 (en) Reducing droop in a reference signal provided to ADCs
Smedley Digital-PWM audio power amplifiers with noise and ripple shaping
WO2006045147A2 (en) Low distortion class-d amplifier
Huang et al. A high-accuracy CMOS oversampling switched-current sample/hold (S/H) circuit using feedforward approach
JP3092340B2 (ja) Ｐｄｍ変換装置
US9444488B1 (en) Signal modulation circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication