CN107086214A - 电容及制备方法 - Google Patents

电容及制备方法 Download PDF

Info

Publication number
CN107086214A
CN107086214A CN201710127185.6A CN201710127185A CN107086214A CN 107086214 A CN107086214 A CN 107086214A CN 201710127185 A CN201710127185 A CN 201710127185A CN 107086214 A CN107086214 A CN 107086214A
Authority
CN
China
Prior art keywords
layer
electric capacity
groove
dielectric layer
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710127185.6A
Other languages
English (en)
Other versions
CN107086214B (zh
Inventor
翟亚红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710127185.6A priority Critical patent/CN107086214B/zh
Publication of CN107086214A publication Critical patent/CN107086214A/zh
Application granted granted Critical
Publication of CN107086214B publication Critical patent/CN107086214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

电容及制备方法，涉及电子器件技术。本发明包括带有沟槽的衬底和设置于沟槽内的电容区，电容区包括自沟槽内表面向沟槽中心区域逐层顺次设置的扩散阻挡层、下电极、介质层和上电极，所述介质层的材料包含具有正交晶格结构的氧化铪。本发明的电容介质层获得铁电性。该铁电电容具有3D结构、与CMOS工艺兼容、大介电常数、可等比例缩小等特点。

Description

电容及制备方法
技术领域
本发明涉及电子器件技术。
背景技术
集成铁电电容因其铁电性、压电性、抗辐射性、热释电性、电光效应等重要性质，在高速非挥发性存储器、抗辐射器件、红外探测器、下一代低功耗晶体管等领域具有非常广泛的应用，常规的铁电电容材料主要是钙钛矿结构，主要包括Pb(ZrxTi 1-x)O3(PZT)和SrBi2Ta2O9(SBT)等。但这些材料存在与传统CMOS工艺兼容性差，界面易形成SiO2，产生退极化场导致极化稳定性差以及无法等比例缩小等问题。这些问题限制了铁电材料在新一代高密度存储器，新型晶体管中的应用。2011年德国的和J.Müller等在对氧化铪材料的研究中发现了其具有铁电性，而作为已应用于亚微米CMOS工艺的氧化铪材料，可以与CMOS工艺完美兼容，且可等比例缩小，与PZT材料对比，PZT薄膜厚度要大于100nm才能保证其非易失性，而HfO2掺杂薄膜只需10nm左右。这就可以有效地减少FeFET器件的尺寸，从而提高电路集成度，且适合未来3D器件的开发。
发明内容
本发明所要解决的技术问题是，提供一种具有大介电常数、具有铁电性的氧化铪集成铁电电容及其制备方法。
本发明解决所述技术问题采用的技术方案是，电容，包括带有沟槽的衬底和设置于沟槽内的电容区，电容区包括自沟槽内表面向沟槽中心区域逐层顺次设置的扩散阻挡层、下电极、介质层和上电极，所述介质层的材料包含具有正交晶格结构氧化铪。
电容结构包括带有沟槽的衬底和设置于沟槽内的电容区，电容区包括自沟槽内表面向沟槽中心区域逐层顺次设置的扩散阻挡层、下电极、介质层和上电极。
所述扩散阻挡层的材质包括下述材料之一或多种组合：Al2O3、SiON、Si3N4、或TiN。
所述介质层的材料包含氧化铪，或者所述介质层的材料为Zr、Si、Ir、Ag、Sr、Y、Gd或Ti掺杂的氧化铪。所述下电极通过粘附层设置于扩散阻挡层的表面，所述粘附层的材质为Ti或TiN。所述上电极通过粘附层设置于扩散阻挡层的表面，所述粘附层的材质为Ti或TiN。
本发明的电容制备方法包括下述步骤：
1)在衬底上刻蚀沟槽；
2)在扩散阻挡层上制备下电极和粘附层，粘附层设置于下电极和扩散阻挡层之间；
3)在下电极的表面沉积介质层，所述介质层的材料包含氧化铪；
4)在介质层表面设置上电极；
5)在上电极设置完成后的沟槽内填充入填充材料；所述填充材料的热膨胀系数大于1.5*10-5/℃。
6)在沟槽上方覆盖一层表面介质层，所述表面介质层的材料为二氧化硅或氮化硅；
7)在表面介质层上方设置挡光层，所述挡光层在填充材料上方区域设置有透光窗口；
8)加热；
9)去除挡光层、表面介质层和填充材料；
10)退火。
所述步骤5)中，填充材料为有机玻璃、PSO、PFA、聚酰亚胺、PVDF、PE或Zn。
所述步骤5)中，填充材料为PFA，所述步骤8)中，加热温度为180～220℃，加热时间为10～15分钟。
所述步骤10)中，退火温度为400～650℃，升温速度为50℃/s，保持20秒，降温速度为20℃/s。
本发明的器件包括沟槽、特殊电容介质层及具有高线性热膨胀系数的填充层，通过对填充层的加热，由于填充层材料相对于电容介质层具有较大的热膨胀系数，从而在电容上电极及介质使层上产生压应力，使电容介质层获得铁电性。该铁电电容具有3D结构、与CMOS工艺兼容、大介电常数、可等比例缩小等特点。
附图说明
图1为设置有沟槽的衬底的剖面示意图。
图2为在沟槽中制备扩散阻挡层的示意图。
图3为制备下电极的示意图。
图4为沉积制备介质层的示意图。
图5为沉积制备上电极的示意图。
图6为在沟槽中填充入填充材料的示意图。
图7为在衬底沟槽区域表面制备表面介质层的示意图。
图8为在表面介质层上制备挡光层的示意图。
图9为本发明的电容的结构示意图。
图10为本发明电容的电滞回线的曲线图。
图11为本发明的工艺流程图。
具体实施方式
参见图1。为了获得3D结构的电容，在衬底1001(衬底材质可以是硅、SiO2、SiC、GaN、ZnO、聚合物等，沉衬底材料要求热膨胀系数较低)上刻蚀出预定尺寸的沟槽1002，可以采用湿法刻蚀也可以采用干法刻蚀或剥离的方法，沟槽可以是倒三角形、倒梯形、矩形、圆柱形或其它形状，可以是下凹图形也可以是上凸图形，图中只画了一个图形，实际上可以有多个图形。
图2为在沟槽中制备阻挡层剖面图。制备扩散阻挡层1003，用于阻挡顶层材料向衬底的扩散，该扩散阻挡层可以是Al2O3、SiON、Si3N4、TiN等中的一种或多种材料的组合，制备方法可以采用溅射、蒸发、气相沉积或原子力沉积等。设置阻挡层是一种优选的方案，在有些情况下，也可以不用该阻挡层。
图3为在扩散阻挡层上制备电容下电极的剖面图。制备电容下电极及粘附层1004，粘附层可以是Ti/TiN等，该粘附层主要是为了提高下电极材料与下层材料间的粘附性，防止电极脱落，下电极材料可以是Pt、IrO2、STO等，可以采用射频磁控溅射或ALD方法等。
如图4所示，制备氧化铪介质层，该层可以是纯氧化铪，或Zr、Si、Ir、Ag、Sr、Ti等金属掺杂的氧化铪，其中Zr掺杂为50％或其他比例，Si掺杂为6％或其他比例。该介质的制备可以采用原子力沉积(ALD)方法或其他方法，可以在室温或衬底温度为100℃下沉积介质层。
如图5所示，制备介质材料扩散阻挡层和上电极，该层可以是TiN、Pt、Ir、IrO2、STO等或多层结构。
如图6所示，完成电容上电极的制备后，在整个沟槽中全部填充入填充层1007，该填充材料要求为具有较大线性热膨胀系数的材料(热膨胀系数大于15*10-6/℃的聚合物材料或金属、金属化合物等材料)，例如有机玻璃(Acrylic)(热膨胀系数α＝170*10-6/℃，比Si的热膨胀系数α＝3*10-6/℃大两个数量级)、PSO(热膨胀系数α＝55*10-6/℃，耐热190℃)、PFA(热膨胀系数α＝130*10-6/℃，耐热为300℃)、聚酰亚胺、PVDF、PE、Zn等，在有些情况下可以在填充介质中加入一些杂质或色素从而提高填充介质的光吸收效率。
图7在制备好的3D结构电容表面制备一层二氧化硅介质层材料的剖面图。如图7所示，在器件表面制备一层二氧化硅或氮化硅1008。
图8为在表面介质层上制备一层挡光层，刻蚀出窗口后的剖面图。如图8所示，在表面介质层上制备一层挡光层1009，该层可以是金属铬、铝或其他金属，刻蚀出窗口后，采用红外线或激光加热器件，由于填充层材料相比于氧化铪介质层具有较大的线性热膨胀系数，从而在电容上电极表面产生较大的压应力，使氧化铪的晶格结构由单斜晶体转变为正交相，产生铁电性。
图9为去除表面介质及填充介质后，3D结构的铁电电容剖面图。可采用湿法或干法去除表面的金属层1009(例如铬或铝等)、二氧化硅层1008，再采用该湿法或干法去除填充层的材料1007，得到如图9所示的3D结构铁电电容，最后对整个电容进行快速退火，使氧化铪完成晶化处理，得到剩余极化强度在15～35μC/cm2的铁电电容，电容的铁电特性如图10所示。
作为更具体的例子，扩散阻挡层厚度为10nm，粘附层厚度为10nm，下电极厚度为20nm，介质层厚度为20nm，上电极厚度为20nm，填充层的厚度200nm。
图10中1、2、3分别为在不同红外加热条件下所获得的数据，其中曲线1、2、3为加热温度分别为190℃、200℃、210℃。如图10所示，剩余极化强度约为25μC/cm2。具体工艺流程如图11所示。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

Claims (10)

1.电容，其特征在于，包括带有沟槽的衬底和设置于沟槽内的电容区，电容区包括自沟槽内表面向沟槽中心区域逐层顺次设置的扩散阻挡层、下电极、介质层和上电极，所述介质层的材料包含具有正交晶格结构的氧化铪。
2.如权利要求1所述的电容，其特征在于，所述扩散阻挡层的材质包括下述材料之一：Al2O3、SiON、Si3N4、或TiN。
3.如权利要求1所述的电容，其特征在于，所述介质层的材料为Zr、Si、Ir、Ag、Sr或Ti掺杂的氧化铪。
4.如权利要求1所述的电容，其特征在于，所述下电极通过粘附层设置于扩散阻挡层的表面，所述粘附层的材质为Ti或TiN。
5.如权利要求1所述的电容，其特征在于，所述上电极通过粘附层设置于扩散阻挡层的表面，所述粘附层的材质为Ti或TiN。
6.如权利要求4所述的电容，其特征在于，扩散阻挡层厚度为10nm，粘附层厚度为10nm，下电极厚度为20nm，介质层厚度为20nm，上电极厚度为20nm。
7.电容制备方法，其特征在于，包括下述步骤：
1)在衬底上刻蚀沟槽；
2)在扩散阻挡层上制备下电极和粘附层，粘附层设置于下电极和扩散阻挡层之间；
3)在下电极的表面沉积介质层，所述介质层的材料包含氧化铪；
4)在介质层表面设置上电极；
5)在上电极设置完成后的沟槽内填充入填充材料；所述填充材料的热膨胀系数大于1.5*10-5/℃。
6)在沟槽上方覆盖一层表面介质层，所述表面介质层的材料为二氧化硅或氮化硅；
7)在表面介质层上方设置挡光层，所述挡光层在填充材料上方区域设置有透光窗口；
8)加热；
9)去除挡光层、表面介质层和填充材料；
10)退火。
8.如权利要求8所述的电容制备方法，其特征在于，所述步骤5)中，填充材料为有机玻璃、PSO、PFA、聚酰亚胺、PVDF、PE或Zn。
9.如权利要求7所述的电容制备方法，其特征在于，所述步骤5)中，填充材料为PFA，所述步骤8)中，加热温度为180～220℃，加热时间为10～15分钟。
10.如权利要求8所述的电容制备方法，其特征在于，所述步骤10)中，退火温度为400～650℃，升温速度为50℃/s，保持20秒，降温速度为20℃/s。
CN201710127185.6A 2017-03-06 2017-03-06 电容及制备方法 Active CN107086214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710127185.6A CN107086214B (zh) 2017-03-06 2017-03-06 电容及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710127185.6A CN107086214B (zh) 2017-03-06 2017-03-06 电容及制备方法

Publications (2)

Publication Number Publication Date
CN107086214A true CN107086214A (zh) 2017-08-22
CN107086214B CN107086214B (zh) 2019-06-25

Family

ID=59614265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710127185.6A Active CN107086214B (zh) 2017-03-06 2017-03-06 电容及制备方法

Country Status (1)

Country Link
CN (1) CN107086214B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108520878A (zh) * 2018-04-18 2018-09-11 湘潭大学 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法
CN109728090A (zh) * 2017-10-27 2019-05-07 台湾积体电路制造股份有限公司 一种半导体器件及其形成方法
DE102018201383A1 (de) * 2018-01-30 2019-08-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensoranordnung und Verfahren zum Herstellen einer Sensoranordnung
CN111180445A (zh) * 2018-11-13 2020-05-19 财团法人工业技术研究院 铁电记忆体及其制造方法
CN112185939A (zh) * 2019-07-03 2021-01-05 长鑫存储技术有限公司 电容组件及其制作方法、存储器
CN113948520A (zh) * 2019-03-26 2022-01-18 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN114937708A (zh) * 2022-05-25 2022-08-23 华中科技大学 一种全钙钛矿x射线间接探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059827A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 하프늄 산화막 캐패시터 및 그 형성방법
US20050117273A1 (en) * 2003-12-01 2005-06-02 Yoshiro Shimojo Capacitor structure
CN1848411A (zh) * 2005-04-14 2006-10-18 英飞凌科技股份公司 制造电气元件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059827A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 하프늄 산화막 캐패시터 및 그 형성방법
US20050117273A1 (en) * 2003-12-01 2005-06-02 Yoshiro Shimojo Capacitor structure
CN1848411A (zh) * 2005-04-14 2006-10-18 英飞凌科技股份公司 制造电气元件的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728090A (zh) * 2017-10-27 2019-05-07 台湾积体电路制造股份有限公司 一种半导体器件及其形成方法
DE102018201383A1 (de) * 2018-01-30 2019-08-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensoranordnung und Verfahren zum Herstellen einer Sensoranordnung
CN108520878A (zh) * 2018-04-18 2018-09-11 湘潭大学 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法
CN111180445A (zh) * 2018-11-13 2020-05-19 财团法人工业技术研究院 铁电记忆体及其制造方法
CN111180445B (zh) * 2018-11-13 2022-02-25 财团法人工业技术研究院 铁电记忆体及其制造方法
CN113948520A (zh) * 2019-03-26 2022-01-18 湘潭大学 一种氧化铪基铁电电容及其制备方法
CN112185939A (zh) * 2019-07-03 2021-01-05 长鑫存储技术有限公司 电容组件及其制作方法、存储器
CN112185939B (zh) * 2019-07-03 2022-03-22 长鑫存储技术有限公司 电容组件及其制作方法、存储器
CN114937708A (zh) * 2022-05-25 2022-08-23 华中科技大学 一种全钙钛矿x射线间接探测器及其制备方法
CN114937708B (zh) * 2022-05-25 2024-04-16 华中科技大学 一种全钙钛矿x射线间接探测器及其制备方法

Also Published As

Publication number Publication date
CN107086214B (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
CN107086214B (zh) 电容及制备方法
JP4020364B2 (ja) 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法
Hyuk Park et al. The effects of crystallographic orientation and strain of thin Hf0. 5Zr0. 5O2 film on its ferroelectricity
TWI231572B (en) Method to deposit a stacked high-kappa gate dielectric for CMOS applications
JP4552973B2 (ja) 半導体装置の製造方法
JP2002543627A (ja) 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法
CN107134487A (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
TW436932B (en) Method for fabricating ferroelectric field effect transistor
Joh et al. Stress engineering as a strategy to achieve high ferroelectricity in thick Hafnia using interlayer
KR20170004274A (ko) 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
CN109935589A (zh) 一种氧化铪基铁电电容及其制备方法
JP3182909B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JPH07252664A (ja) ゾルーゲル法による強誘電体膜の形成方法、キャパシタの製造方法、その原料溶液の調製方法及びその原料溶液
JP3656031B2 (ja) キャッピング層を備える強誘電性デバイスおよびその作製方法
Xiong et al. Hydrogen-induced defects and degradation in oxide ferroelectrics
Zhong et al. Effect of Pb content and solution concentration of PbxTiO3 seed layer on {100}-texture and ferroelectric/dielectric behavior of PZT (52/48) thin films
Demkov et al. Integrated films of transition metal oxides for information technology
Cheng et al. Fabrication and study on one-transistor-capacitor structure of nonvolatile random access memory TFT devices using ferroelectric gated oxide film
Zhang et al. Low-temperature preparation of highly (100)-oriented Pb (ZrxTi1− x) O3 thin film by high oxygen-pressure processing
Zeng et al. Lead–zirconate–titanate thin films deposited on silicon using a novel technique at low temperature
Pandey et al. Effect of double doping in lead zirconate titanate (PZT) lattices by sol-gel technique for MEMS applications
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
KR100459018B1 (ko) 양호한 표면 매끄러움 및 균일성을 가지는 단일 ｃ-축ＰＧＯ박막 전극 및 그 제조방법
Chen et al. The A-site driven phase transition procedure of (Pb0. 97La0. 02)(Zr0. 42Sn0. 40Ti0. 18) O3 ceramics: An evidence from electronic structure variation
JP2007048765A (ja) 半導体記憶装置および絶縁体層の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant